JPH0244742A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0244742A JPH0244742A JP63196551A JP19655188A JPH0244742A JP H0244742 A JPH0244742 A JP H0244742A JP 63196551 A JP63196551 A JP 63196551A JP 19655188 A JP19655188 A JP 19655188A JP H0244742 A JPH0244742 A JP H0244742A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- insulating resin
- resin
- curing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011347 resin Substances 0.000 claims abstract description 58
- 229920005989 resin Polymers 0.000 claims abstract description 58
- 238000003825 pressing Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000008602 contraction Effects 0.000 abstract 4
- 239000000758 substrate Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- -1 boxy Polymers 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置、特に多端子狭ピッチの半導体装置
の製造方法に関するものである。
の製造方法に関するものである。
従来の技術
半導体素子をフェイスダウンで直接回路基板に面実装す
る技術としてマイクロバンプボンディング実装技術（Ｍ
、Ｂ、Ｂ、実装技術）がある。
る技術としてマイクロバンプボンディング実装技術（Ｍ
、Ｂ、Ｂ、実装技術）がある。
この技術の１例を第３図に示した工程図とともに説明す
る。まず第３図ａに示した様に導体配線２２を有する回
路基板２１の半導体素子２６を搭載する箇所にＵＶ線硬
化性の絶縁性樹脂２３を塗布する。導体配線２２はＯｒ
−Ａ ｕ ＋ ＡＪｉ ＋ Ｃｕ ｅ Ｉ Ｔ。
る。まず第３図ａに示した様に導体配線２２を有する回
路基板２１の半導体素子２６を搭載する箇所にＵＶ線硬
化性の絶縁性樹脂２３を塗布する。導体配線２２はＯｒ
−Ａ ｕ ＋ ＡＪｉ ＋ Ｃｕ ｅ Ｉ Ｔ。
等から成シ、回路基板２１はガラス、セラミック。
ガラスエポキシ等から成シ、絶縁性樹脂２３はエポキシ
系、シリコン系、アクリル系等のＵＶ線硬化性の樹脂を
用いる。次いで第３図すに示した様に突起電極２４を有
する半導体素子２５を、半導体素子２５の突起電極２４
と回路基板２１の導体配線２２を向き合わせて搭載し、
突起電極２４と導体配線２２とを位置合わせする。突起
電極２４はＡｕ、Ａ１等から成る。次に第３図Ｃに示す
様にして半導体素子２５を加圧治具２６を用いて回路基
板２１に加圧する。この際、突起電極２４と導体配線２
２との間の絶縁性樹脂２３は加圧により周囲に押し出さ
れ、突起電極２４と導体配線２２とは電気的に接続する
。この状態のままＵＶ線を照射し、絶縁性樹脂２３を硬
化させる。ＵＶ線は回路基板２１がガラス等の透明基板
の場合は基板側から照射し、セラミック等の不透明基板
の場合は測面より照射する。絶縁性樹脂２３が硬化した
ら第３図ｄに示す様に加圧を除去する。加圧を除去して
も樹脂の硬化により半導体素子２６は回路基板２１に固
定されており、導体配線２２と突起電極２４との電気的
接続は保たれる。
系、シリコン系、アクリル系等のＵＶ線硬化性の樹脂を
用いる。次いで第３図すに示した様に突起電極２４を有
する半導体素子２５を、半導体素子２５の突起電極２４
と回路基板２１の導体配線２２を向き合わせて搭載し、
突起電極２４と導体配線２２とを位置合わせする。突起
電極２４はＡｕ、Ａ１等から成る。次に第３図Ｃに示す
様にして半導体素子２５を加圧治具２６を用いて回路基
板２１に加圧する。この際、突起電極２４と導体配線２
２との間の絶縁性樹脂２３は加圧により周囲に押し出さ
れ、突起電極２４と導体配線２２とは電気的に接続する
。この状態のままＵＶ線を照射し、絶縁性樹脂２３を硬
化させる。ＵＶ線は回路基板２１がガラス等の透明基板
の場合は基板側から照射し、セラミック等の不透明基板
の場合は測面より照射する。絶縁性樹脂２３が硬化した
ら第３図ｄに示す様に加圧を除去する。加圧を除去して
も樹脂の硬化により半導体素子２６は回路基板２１に固
定されており、導体配線２２と突起電極２４との電気的
接続は保たれる。
発明が解決しようとする課題
かかる構成で半導体素子を回路基板に実装する場合、絶
縁性樹脂の硬化の際に絶縁性樹脂の収縮により、半導体
装置内に内部応力が発生し、半導体装置の信頼性を低下
させる。
縁性樹脂の硬化の際に絶縁性樹脂の収縮により、半導体
装置内に内部応力が発生し、半導体装置の信頼性を低下
させる。
課題を解決するだめの手段
上記問題を解決するため、第１の発明では絶縁性樹脂の
硬化を２段階にわけ、突起電極を有する半導体素子を導
体配線を有する回路基板に搭載した後、まず第１の加重
で半導体素子を回路基板に第１の加圧を行い突起電極と
導体配線の電気的接続を行わせ、このままの状態で絶縁
性樹脂の内部を硬化させずに外周部の樹脂を硬化させた
後、第１の加重より高い第２の加重で半導体素子を回路
基板に第２の加圧を行い、突起電極を圧縮変形により高
さを縮めさせて半導体素子と回路基板との間隔を狭め、
絶縁性樹脂を圧縮させた状態で内部の未硬化部を硬化さ
せるものとし、また第２の発明では、硬化は一度に行い
、半導体素子を回路基板に搭載し第１の加重で第１の加
圧で突起電極と導体配線を電気的に接続した状態で絶縁
性樹脂を全部硬化させた後、第１の加重よυ高加重の第
２の加重による加圧を行い、第１の発明と同様に突起電
極を圧縮変形させ、半導体素子と回路基板との間隔を狭
めるものである。
硬化を２段階にわけ、突起電極を有する半導体素子を導
体配線を有する回路基板に搭載した後、まず第１の加重
で半導体素子を回路基板に第１の加圧を行い突起電極と
導体配線の電気的接続を行わせ、このままの状態で絶縁
性樹脂の内部を硬化させずに外周部の樹脂を硬化させた
後、第１の加重より高い第２の加重で半導体素子を回路
基板に第２の加圧を行い、突起電極を圧縮変形により高
さを縮めさせて半導体素子と回路基板との間隔を狭め、
絶縁性樹脂を圧縮させた状態で内部の未硬化部を硬化さ
せるものとし、また第２の発明では、硬化は一度に行い
、半導体素子を回路基板に搭載し第１の加重で第１の加
圧で突起電極と導体配線を電気的に接続した状態で絶縁
性樹脂を全部硬化させた後、第１の加重よυ高加重の第
２の加重による加圧を行い、第１の発明と同様に突起電
極を圧縮変形させ、半導体素子と回路基板との間隔を狭
めるものである。
作 用
第１の発明では第１の加圧の際絶縁性樹脂の外周部のみ
を硬化させて内部の樹脂を未硬化のまま第２の加圧によ
！ｌｌあらかじめ圧縮した状態で絶縁性樹脂を硬化させ
ることにより、絶縁性樹脂が硬化する際に発生する収縮
応力を緩和できる。また、第２の発明では、樹脂の硬化
収縮によりー度発生した内部応力を、第２の加圧により
突起電極を圧縮変形させて半導体素子と絶縁性基板との
間隔を狭めることにより低減できる。
を硬化させて内部の樹脂を未硬化のまま第２の加圧によ
！ｌｌあらかじめ圧縮した状態で絶縁性樹脂を硬化させ
ることにより、絶縁性樹脂が硬化する際に発生する収縮
応力を緩和できる。また、第２の発明では、樹脂の硬化
収縮によりー度発生した内部応力を、第２の加圧により
突起電極を圧縮変形させて半導体素子と絶縁性基板との
間隔を狭めることにより低減できる。
実施例
第１の発明の１実施例を第１図とともに説明する。まず
第１図ａに示した様に導体配線２を有する回路基板１の
半導体素子６を搭載する箇所にＵＶ線硬化性の絶縁性樹
脂３を塗布する。導体配線２はＣｒ−Ａｕ 、 Ａｌｌ
、 Ｃｕ 、 Ｉ Ｔｏ等から成υ、回路基板１はガ
ラス等の透明基板を用い絶縁性樹脂３は工ボキシ系、シ
リコン系、アクリル系等のＵＶ線硬化性の樹脂を用いる
。次いで第１図すに示した様に突起電極４を有する半導
体素子６を半導体素子５の突起電極４と回路基板１の導
体配線２を向き合わせて搭載し、突起電極４と導体配線
２を位置合わせをする。突起電極４はＡ ｕ 、 Ａ
ｌ ｅ等から成ム次に第１図Ｃに示す様にして半導体素
子６を回路基板１に加圧治具６を用いて第１の加重Ｆ１
で加圧をする。この際、突起電極４と導体配線２とは電
気的に接触する。この状態のまま半導体素子６の裏面側
からＵＶ線を照射し、絶縁性樹脂３のうち、加圧により
半導体素子６の周囲に押し出された周縁部の絶縁性樹脂
７を硬化させる。この際、絶縁性樹脂３のうち半導体素
子６と回路基板１とに挟まれた部分はＵＶ線が照射され
ず、未硬化のまま残される。半導体素子６の裏面側から
ＵＶ線を照射することは加圧治具６に石英等を用いて、
この石英越しにＵＶ線を照射させれば簡単に為し得る。
第１図ａに示した様に導体配線２を有する回路基板１の
半導体素子６を搭載する箇所にＵＶ線硬化性の絶縁性樹
脂３を塗布する。導体配線２はＣｒ−Ａｕ 、 Ａｌｌ
、 Ｃｕ 、 Ｉ Ｔｏ等から成υ、回路基板１はガ
ラス等の透明基板を用い絶縁性樹脂３は工ボキシ系、シ
リコン系、アクリル系等のＵＶ線硬化性の樹脂を用いる
。次いで第１図すに示した様に突起電極４を有する半導
体素子６を半導体素子５の突起電極４と回路基板１の導
体配線２を向き合わせて搭載し、突起電極４と導体配線
２を位置合わせをする。突起電極４はＡ ｕ 、 Ａ
ｌ ｅ等から成ム次に第１図Ｃに示す様にして半導体素
子６を回路基板１に加圧治具６を用いて第１の加重Ｆ１
で加圧をする。この際、突起電極４と導体配線２とは電
気的に接触する。この状態のまま半導体素子６の裏面側
からＵＶ線を照射し、絶縁性樹脂３のうち、加圧により
半導体素子６の周囲に押し出された周縁部の絶縁性樹脂
７を硬化させる。この際、絶縁性樹脂３のうち半導体素
子６と回路基板１とに挟まれた部分はＵＶ線が照射され
ず、未硬化のまま残される。半導体素子６の裏面側から
ＵＶ線を照射することは加圧治具６に石英等を用いて、
この石英越しにＵＶ線を照射させれば簡単に為し得る。
次いで加圧を第１の加重よりも高加重である第２の加重
Ｆ２に上げて半導体素子６を回路基板１に更に加圧する
。突起電極４は第１の加重による塑性変形によりすでに
その高さを低くしてはいるが、更に高加重である第２の
加重を加えることにより、更に塑性変形を起こし、更に
その高さを低くする。
Ｆ２に上げて半導体素子６を回路基板１に更に加圧する
。突起電極４は第１の加重による塑性変形によりすでに
その高さを低くしてはいるが、更に高加重である第２の
加重を加えることにより、更に塑性変形を起こし、更に
その高さを低くする。
今仮シに、加圧以前の突起電極４の高さをり、第１の加
重Ｆ、による突起電極４の変形量を１１人絶縁性樹脂３
の硬化の際の収縮率をαチとするなら、この際第２の加
重による加圧で半導体素子６とその周辺部の絶縁性樹脂
７と回路基板１とに囲まれ存在する未硬化の内部の絶縁
性樹脂８は圧縮されて応力のかかった状態となっている
。次にこのままの状態で第１図ｄに示した様に、回路基
板１側からＵＶ線を照射し、半導体素子６と回路基板１
との間に残留する絶縁性樹脂３の未硬化の部分を硬化さ
せる。
重Ｆ、による突起電極４の変形量を１１人絶縁性樹脂３
の硬化の際の収縮率をαチとするなら、この際第２の加
重による加圧で半導体素子６とその周辺部の絶縁性樹脂
７と回路基板１とに囲まれ存在する未硬化の内部の絶縁
性樹脂８は圧縮されて応力のかかった状態となっている
。次にこのままの状態で第１図ｄに示した様に、回路基
板１側からＵＶ線を照射し、半導体素子６と回路基板１
との間に残留する絶縁性樹脂３の未硬化の部分を硬化さ
せる。
従来のプロセスで作成した場合ではこの際、絶縁性樹脂
硬化収縮による応力が発生するが、本発明においては絶
縁性樹脂の硬化による収縮量だけあらかじめ絶縁性樹脂
を圧縮しであるので硬化収縮により調度つシ合いが取れ
、内部応力は発生しない。絶縁性樹脂３の未硬化部の硬
化終了後は第１図ｅに示す様に加圧を取り去る。加圧を
取シ去っても半導体素子６は絶縁性樹脂３により回路基
板１に固定されており両者の電気的接続は保持さＦ２＞
Ｆｌ で当プロセスを行いさえすれば少くとも絶縁性樹
脂１３の硬化収縮の際に発生する内部応力の低減には有
効である。
硬化収縮による応力が発生するが、本発明においては絶
縁性樹脂の硬化による収縮量だけあらかじめ絶縁性樹脂
を圧縮しであるので硬化収縮により調度つシ合いが取れ
、内部応力は発生しない。絶縁性樹脂３の未硬化部の硬
化終了後は第１図ｅに示す様に加圧を取り去る。加圧を
取シ去っても半導体素子６は絶縁性樹脂３により回路基
板１に固定されており両者の電気的接続は保持さＦ２＞
Ｆｌ で当プロセスを行いさえすれば少くとも絶縁性樹
脂１３の硬化収縮の際に発生する内部応力の低減には有
効である。
続いて第２の発明の実施例について第２図と共に説明す
る。まず第２図ａ −ｂに示した様にして第１の発明と
同様に突起電極１４を有する半導体素子１６をガラス等
から成る透明の回路基板１１に搭載し、加圧治具１６を
用いて第１の荷重Ｆ。
る。まず第２図ａ −ｂに示した様にして第１の発明と
同様に突起電極１４を有する半導体素子１６をガラス等
から成る透明の回路基板１１に搭載し、加圧治具１６を
用いて第１の荷重Ｆ。
により半導体素子１５を回路基板１１に加圧し、ついで
第２図Ｃに示した様にして回路基板１１側よｐＵＶ線を
照射し絶縁性樹脂１３を硬化させ、半導体素子１６の突
起電極１４と回路基板１１の導体配線１２とを接触によ
りミ気的に接続する。
第２図Ｃに示した様にして回路基板１１側よｐＵＶ線を
照射し絶縁性樹脂１３を硬化させ、半導体素子１６の突
起電極１４と回路基板１１の導体配線１２とを接触によ
りミ気的に接続する。
この際、絶縁性樹脂１３の硬化収縮により半導体装置内
に内部応力が発生する。本発明ではこの後第２図ｄに示
した様にして半導体素子１５及び回路基板１１に第１の
加重Ｆ１ より高加重の第２の荷重Ｆ２を加えること
により、第１の発明同様に突起電極１４を更に塑性変形
させてその高さを低くし、結果として絶縁性樹脂１３の
収縮を可能とし、内部応力を低減させることができる。
に内部応力が発生する。本発明ではこの後第２図ｄに示
した様にして半導体素子１５及び回路基板１１に第１の
加重Ｆ１ より高加重の第２の荷重Ｆ２を加えること
により、第１の発明同様に突起電極１４を更に塑性変形
させてその高さを低くし、結果として絶縁性樹脂１３の
収縮を可能とし、内部応力を低減させることができる。
この際、第る関係式を満たす分だけ第１の加重Ｆ１より
高く設Ｆ２〉Ｆｌ で当プロセスを行えば少くとも内部
応力の低減には効果がある。
高く設Ｆ２〉Ｆｌ で当プロセスを行えば少くとも内部
応力の低減には効果がある。
発明の効果
半導体素子と回路基板の接続に用いる絶縁性樹脂の硬化
収縮により半導体装置内に発生する内部応力を低減する
ことができ、半導体装置の信頼性を大幅に向上すること
が可能となる。
収縮により半導体装置内に発生する内部応力を低減する
ことができ、半導体装置の信頼性を大幅に向上すること
が可能となる。
第１図は第１の発明の実施例の工程断面図、第２図は第
２の発明の実施例の工程断面図、第３図は従来の方法の
工程断面図である。 １．１１・・・・・・回路基板、２．１２・・・・・・
導体配線、３．１３・・・・・・絶縁性樹脂、４，１４
・・・・・・突起電極、５．１５・・・・・・半導体素
子、６，１６・・・・・・加圧治具。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名／−
−−ロ罫４１坂 ＪｌｌｉＪＩＵｖ＆ １１１１１１ＵＶ課 回隊墓博
２の発明の実施例の工程断面図、第３図は従来の方法の
工程断面図である。 １．１１・・・・・・回路基板、２．１２・・・・・・
導体配線、３．１３・・・・・・絶縁性樹脂、４，１４
・・・・・・突起電極、５．１５・・・・・・半導体素
子、６，１６・・・・・・加圧治具。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名／−
−−ロ罫４１坂 ＪｌｌｉＪＩＵｖ＆ １１１１１１ＵＶ課 回隊墓博
Claims (4)
- （１）半導体素子を導体配線を有する回路基板に前記半
導体素子と前記回路基板との間に絶縁性樹脂を介して前
記半導体素子の電極と前記回路基板の前記導体配線が向
き合う様にして搭載する工程と、前記半導体素子と前記
回路基板に第１の加重で第１の加圧を行い前記半導体素
子の前記電極と前記回路基板の導体配線を電気的に接触
させる工程と、前記第１の加圧を行った状態で前記絶縁
性樹脂のうち前記半導体素子と前記回路基板との間に挟
まれた部分は硬化させずに、前記半導体素子の周囲に存
在する部分のみを硬化させる工程と、前記半導体素子と
前記回路基板を前記第１の加重より高い第２の加重で第
２の加圧を行い前記絶縁性樹脂を圧縮した状態で前記絶
縁性樹脂のうち前記半導体素子と前記回路基板との間に
挟まれた部分を硬化させ前記半導体素子の前記電極を前
記回路基板の前記導体配線を電気的に接続する工程を備
えてなることを特徴とする半導体装置の製造方法。 - （２）半導体素子を導体配線を有する回路基板に前記半
導体素子と前記回路基板との間に絶縁性樹脂を介して前
記半導体素子と前記回路基板の前記導体配線が向き合う
様にして搭載する工程と、前記半導体素子と前記回路基
板を第１の加重で第１の加圧を行い、前記半導体素子の
前記電極と前記回路基板の前記導体配線を電気的に接触
させる工程と前記第１の加圧で加圧した状態で前記絶縁
性樹脂を硬化させ、前記半導体素子と前記回路基板とを
電気的に接続する工程と、前記絶縁性樹脂の硬化終了後
前記半導体素子と前記回路基板を第１の加重より高い第
２の加重で第２の加圧を行い前記半導体素子と前記回路
基板との間隔を狭めさせる工程を備えてなることを特徴
とする半導体装置の製造方法。 - （３）絶縁性樹脂がＵＶ硬化性樹脂もしくはＥＢ硬化性
樹脂であることを特徴とする特許請求の範囲第１項又は
第２項記載の半導体装置の製造方法。 - （４）半導体素子の電極又は回路基板の電極が突起電極
であることを特徴とする特許請求の範囲第１項又は第２
項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196551A JPH0797596B2 (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196551A JPH0797596B2 (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0244742A true JPH0244742A (ja) | 1990-02-14 |
| JPH0797596B2 JPH0797596B2 (ja) | 1995-10-18 |
Family
ID=16359618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196551A Expired - Fee Related JPH0797596B2 (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797596B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03290936A (ja) * | 1990-03-20 | 1991-12-20 | Sharp Corp | 半導体装置の実装方法 |
| JPH0475381A (ja) * | 1990-07-17 | 1992-03-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びそれを用いたイメージセンサー |
| US5811317A (en) * | 1995-08-25 | 1998-09-22 | Texas Instruments Incorporated | Process for reflow bonding a semiconductor die to a substrate and the product produced by the product |
-
1988
- 1988-08-05 JP JP63196551A patent/JPH0797596B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03290936A (ja) * | 1990-03-20 | 1991-12-20 | Sharp Corp | 半導体装置の実装方法 |
| JPH0475381A (ja) * | 1990-07-17 | 1992-03-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びそれを用いたイメージセンサー |
| US5811317A (en) * | 1995-08-25 | 1998-09-22 | Texas Instruments Incorporated | Process for reflow bonding a semiconductor die to a substrate and the product produced by the product |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0797596B2 (ja) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01160028A (ja) | 電極の接続方法 | |
| JPH036828A (ja) | 半導体装置 | |
| JPH0244742A (ja) | 半導体装置の製造方法 | |
| JPS63151033A (ja) | 半導体装置の製造方法 | |
| JPH07302973A (ja) | 電子部品の製造方法 | |
| JPH02122531A (ja) | 電子部品の実装装置 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH03209840A (ja) | 半導体装置の製造方法 | |
| JPH0558660B2 (ja) | ||
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| DE69015563T2 (de) | Verfahren für den Verschluss einer Halbleiteranordnung. | |
| JPH02155257A (ja) | 半導体実装装置 | |
| JPH0519306B2 (ja) | ||
| JP2558512B2 (ja) | 半導体装置 | |
| JPH02256252A (ja) | 電子部品の実装方法 | |
| JPH01160029A (ja) | 半導体装置 | |
| JPH05259621A (ja) | 面実装型パッケージの実装方法 | |
| JPH0228946A (ja) | 半導体素子の実装方法 | |
| JPH0629349A (ja) | 半導体素子の実装方法 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| KR950010013Y1 (ko) | 리드온칩 패키지 | |
| JPH02209741A (ja) | 半導体装置の実装方法 | |
| US20050266592A1 (en) | Method of fabricating an encapsulated chip and chip produced thereby | |
| JP2569781B2 (ja) | ヒートシンク用加圧治具 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |