JPH03129843A - マルチチップ実装方法 - Google Patents
マルチチップ実装方法Info
- Publication number
- JPH03129843A JPH03129843A JP1268442A JP26844289A JPH03129843A JP H03129843 A JPH03129843 A JP H03129843A JP 1268442 A JP1268442 A JP 1268442A JP 26844289 A JP26844289 A JP 26844289A JP H03129843 A JPH03129843 A JP H03129843A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- electrodes
- substrate
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011347 resin Substances 0.000 claims abstract description 37
- 229920005989 resin Polymers 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83874—Ultraviolet [UV] curing
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明（Ｌ 半導体装置に関し特にマイクロコンピュ
ータ東 ゲートアレー等の多電楓 挟ピッチ電極の半導
体素子のマイクロバンプボンディング技術を用いたマル
チチップ実装に関するものであ翫 従来の技術 水出願人ζ戴 特願昭１−３０５８１号にマイクロバン
プ技術の改良方法を提供した これを第３図と共に説明
すも この技術Ｃ友 まず始めに導体配線３２Ａの形
成されたガラスよりなる配線基板３１く アクリル等よ
りなる光硬化性絶縁樹脂３３を塗布すａ 次ぎに第３図
（ｂ）に示すよう各ζバンブ３５Ａを有した第一のＬＳ
Ｉチップ３４Ａをバンブ３５Ａと導体配線３２Ａが一致
するよう飄配線基板３１に設置しその抵 加圧ツール３
６を用い加圧すも この詠 バンブ３５Ａと導体配線３
２Ａζ上 接触すａ この状態℃ 光ファイバー７より
得た紫外線３８を、第一のＬＳＩチップ３４Ａのほぼ半
分の領域に照射し 約半分の光硬化性樹脂３３を硬化さ
せ後に第二のＬＳＩチップを搭載する側の光硬化性樹脂
３３Ａは未硬化の状態とす４次ぎに第３図（Ｃ）に示す
ようζ 第二のＬＳＩチップ３４Ｂを第一のＬＳＩチッ
プ３４＾と同様く配線基板３１に搭載し加圧ツール３６
六 第−及び、第二のＬＳＩチップ３４Ａ、３４Ｂを、
加圧すも この状態弘 紫外線８を、第一のＬＳＩチッ
プ３４Ａの残り半分と第二のＬＳＩチップ３４ＢＱ約半
分の領域に照射すも 前述の工程を複数回繰り返すこと
により複数のＬＳＩを挟ギャップで実装するものであも 発明が解決しようとする課題 この技術では以下に示す課題があも （１）配線基板力（ガラス等のように透明な場合は 有
効な方法であるがセラミックやシリコンの様へ 不透明
な場合は光照射が基板側から行えないため挟ギャップで
のマルチチップ実装は困難であも （２）従来の技術はＬＳＩチップを一列に実装する場合
は非常に有効である力（例えばコンピュータのＣＰＵボ
ード東 メモリーボードのようにＬＳＩチップを、マト
リクス状に実装する場合は高密度化が図れな−節板 第
４図に示すようへ 配線基板３１に実装されたＬＳＩチ
ップ３４の横方向の密度＆友 ギャップＡ（１０ミクロ
ン）を小さくすることが出来るため高くすることが出来
る力（ＬＳＩチップ３４の周囲にはみ出した樹脂３３の
影響により縦方向のギャップＢ：ヨ 約２ｍ５１程度
に太きくなり、縦方向のチップ実装密度は非常に低いも
のであム したがって、本発明は高密度なマルチチップ実装の可能
な方法を提供することを目的とすも課題を解決するため
の手段 本発明のマルチチップ実装方法番友 導体配線が形成さ
れた絶縁性基板の後へ 半導体素子を設置する領域へ
絶縁性樹脂を塗布する１弘 前記導体配線と半導体素子
の電極力（一致するように前記半導体素子を前記絶縁性
基板に設置し 前記絶縁性樹脂を前記半導体素子の周辺
にはみ出させる１弘 前記半導体素子の周囲にはみでた
前記絶縁性樹脂に光照射を行なｔ、Ｘ 前記絶縁性樹
脂の粘度を上げ前記半導体素子を前記絶縁性基板に仮固
定する１毘 前述した各工程を複数回繰り返し 所望の
数の半導体素子を、前記絶縁性基板に仮固定する工＋ｉ
前記仮固定された半導体素子を加圧し前記半導体素
子の電極と前記導体配線を接触させた状態で前記絶縁性
樹脂を硬化させ、前記半導体素子を前記絶縁性基板に固
着するとともｔＱ 前記半導体素子の電極と前記導体
配線を電気的に接続した工程を有してなるものであａ 作用 本発明によれ４；ＵＬＳＩチップの周囲にはみ出した樹
脂３友 わずかな光照射により粘度が上がっただけであ
り硬化していな賎 さらにその粘度上昇によりＬＳＩチ
ップが仮固定されも そして隣接するＬＳＩチップを、
非常に狭いい間隔で搭載しても先に搭載したＬＳＩチッ
プの位置ずれがなく、且つ全てのＬＳＩチップの搭載が
終了した後の加圧でＬＳＩチップのバンブと基板の配線
は完全に接触し高密度なマルチチップ実装が実現できも 実施例 本発明の一実施例を第１は 第２図とともに説明すも
まず始めに第１図（ａ）に示すようく セラミツ久 シ
リコン等よりなる配線基板１の導体配線２を有する面の
第１のＬＳＩチップが搭載される領域凶 接続樹脂３Ａ
を塗布すも 配線基板１（友 内部にも導体配線を有す
る多層基板弘 厚み４１ ０、 ５〜１． ５ｍｍ程度
であ翫 導体配線２は基板がセラミックの場合はタング
ステン或はモリブデン等であり、シリコンの場合はＣｕ
、 Ａｕ等であ４ 接続樹脂３Ａの塗布（友 ディスベ
ン入 スタンピング法等を用いも 接続樹脂３ＡｉＬ
アクリＡｔ。
ータ東 ゲートアレー等の多電楓 挟ピッチ電極の半導
体素子のマイクロバンプボンディング技術を用いたマル
チチップ実装に関するものであ翫 従来の技術 水出願人ζ戴 特願昭１−３０５８１号にマイクロバン
プ技術の改良方法を提供した これを第３図と共に説明
すも この技術Ｃ友 まず始めに導体配線３２Ａの形
成されたガラスよりなる配線基板３１く アクリル等よ
りなる光硬化性絶縁樹脂３３を塗布すａ 次ぎに第３図
（ｂ）に示すよう各ζバンブ３５Ａを有した第一のＬＳ
Ｉチップ３４Ａをバンブ３５Ａと導体配線３２Ａが一致
するよう飄配線基板３１に設置しその抵 加圧ツール３
６を用い加圧すも この詠 バンブ３５Ａと導体配線３
２Ａζ上 接触すａ この状態℃ 光ファイバー７より
得た紫外線３８を、第一のＬＳＩチップ３４Ａのほぼ半
分の領域に照射し 約半分の光硬化性樹脂３３を硬化さ
せ後に第二のＬＳＩチップを搭載する側の光硬化性樹脂
３３Ａは未硬化の状態とす４次ぎに第３図（Ｃ）に示す
ようζ 第二のＬＳＩチップ３４Ｂを第一のＬＳＩチッ
プ３４＾と同様く配線基板３１に搭載し加圧ツール３６
六 第−及び、第二のＬＳＩチップ３４Ａ、３４Ｂを、
加圧すも この状態弘 紫外線８を、第一のＬＳＩチッ
プ３４Ａの残り半分と第二のＬＳＩチップ３４ＢＱ約半
分の領域に照射すも 前述の工程を複数回繰り返すこと
により複数のＬＳＩを挟ギャップで実装するものであも 発明が解決しようとする課題 この技術では以下に示す課題があも （１）配線基板力（ガラス等のように透明な場合は 有
効な方法であるがセラミックやシリコンの様へ 不透明
な場合は光照射が基板側から行えないため挟ギャップで
のマルチチップ実装は困難であも （２）従来の技術はＬＳＩチップを一列に実装する場合
は非常に有効である力（例えばコンピュータのＣＰＵボ
ード東 メモリーボードのようにＬＳＩチップを、マト
リクス状に実装する場合は高密度化が図れな−節板 第
４図に示すようへ 配線基板３１に実装されたＬＳＩチ
ップ３４の横方向の密度＆友 ギャップＡ（１０ミクロ
ン）を小さくすることが出来るため高くすることが出来
る力（ＬＳＩチップ３４の周囲にはみ出した樹脂３３の
影響により縦方向のギャップＢ：ヨ 約２ｍ５１程度
に太きくなり、縦方向のチップ実装密度は非常に低いも
のであム したがって、本発明は高密度なマルチチップ実装の可能
な方法を提供することを目的とすも課題を解決するため
の手段 本発明のマルチチップ実装方法番友 導体配線が形成さ
れた絶縁性基板の後へ 半導体素子を設置する領域へ
絶縁性樹脂を塗布する１弘 前記導体配線と半導体素子
の電極力（一致するように前記半導体素子を前記絶縁性
基板に設置し 前記絶縁性樹脂を前記半導体素子の周辺
にはみ出させる１弘 前記半導体素子の周囲にはみでた
前記絶縁性樹脂に光照射を行なｔ、Ｘ 前記絶縁性樹
脂の粘度を上げ前記半導体素子を前記絶縁性基板に仮固
定する１毘 前述した各工程を複数回繰り返し 所望の
数の半導体素子を、前記絶縁性基板に仮固定する工＋ｉ
前記仮固定された半導体素子を加圧し前記半導体素
子の電極と前記導体配線を接触させた状態で前記絶縁性
樹脂を硬化させ、前記半導体素子を前記絶縁性基板に固
着するとともｔＱ 前記半導体素子の電極と前記導体
配線を電気的に接続した工程を有してなるものであａ 作用 本発明によれ４；ＵＬＳＩチップの周囲にはみ出した樹
脂３友 わずかな光照射により粘度が上がっただけであ
り硬化していな賎 さらにその粘度上昇によりＬＳＩチ
ップが仮固定されも そして隣接するＬＳＩチップを、
非常に狭いい間隔で搭載しても先に搭載したＬＳＩチッ
プの位置ずれがなく、且つ全てのＬＳＩチップの搭載が
終了した後の加圧でＬＳＩチップのバンブと基板の配線
は完全に接触し高密度なマルチチップ実装が実現できも 実施例 本発明の一実施例を第１は 第２図とともに説明すも
まず始めに第１図（ａ）に示すようく セラミツ久 シ
リコン等よりなる配線基板１の導体配線２を有する面の
第１のＬＳＩチップが搭載される領域凶 接続樹脂３Ａ
を塗布すも 配線基板１（友 内部にも導体配線を有す
る多層基板弘 厚み４１ ０、 ５〜１． ５ｍｍ程度
であ翫 導体配線２は基板がセラミックの場合はタング
ステン或はモリブデン等であり、シリコンの場合はＣｕ
、 Ａｕ等であ４ 接続樹脂３Ａの塗布（友 ディスベ
ン入 スタンピング法等を用いも 接続樹脂３ＡｉＬ
アクリＡｔ。
エポキシ等の光硬化型樹脂を用いも 次ぎに第１図（ｂ
）に示すようにバンプ５を有した第一のＬＳＩチップ４
Ａを、導体配線２とバンブ５を位置合わせし配線基板ｌ
に搭載すも 位置合わせの方法は２台のカメラを用いた
パターン認識東 ハーフミラ−による方法を用いも バ
ンプ５ ｇ友Ａｕ、Ｃｕ等よりなりその厚みは３〜２０
ミクロン程度であもこの状態でＬＳＩチップの周囲には
み出した樹脂に光照射６を行ない接続樹脂の粘度を少し
あげも接続樹脂の粘度は初期では１０００〜２０００ｃ
ｐＳ程度であり、光照射を行なうことにより３０００〜
ｌ ００００ ｃｐｓ程度になり完全硬化にはいたらな
（〜 光照射の時間は０．５〜２ 、０ ｓｅｃ程度で
あａ次ぎに第２図（Ｃ）に示すように第二のＬＳＩチッ
プ４Ｂを第一のＬＳＩチップ４Ａと同様の方法で搭載す
ム この時第−のＬＳＩチップの周囲にはみ出していた
接続樹脂３Ａ’ は少し流動する力（粘度が上がってい
るためＬＳＩチップが動くことはな（Ｘｏ 従って第
一のＬＳＩチップ４Ａと第二のＬＳＩチップ４Ｂの間隔
を非常に狭くすることが出！５〜２０ミクロン程度が可
能であも またこの時接続樹脂３Ａ”は未硬化である為
後の加圧により容易にバンブ５Ａと導体配線は接続樹脂
３Ａを押し退は接触す翫 次ぎに第二のＬＳＩチップの
周囲にはみ出した樹脂３Ｂに光照射６を行ない第二のＬ
ＳＩチップ４Ｂを配線基板に仮固定すａ 次ぎに第１図
（ｄ）に示すように以上の工程を複数回繰り返し複数個
のＬＳＩチップを配線基板ｌに仮固定すムこの状態での
上面図を第２図に示も 複数個のＬＳＩチップがマトリ
クス状に配線基板に仮固定されたものであも 次ぎに第
１図（ｅ）に示すようにＬＳＩチップ４の裏面にシート
７を設置しその上から加圧ツール８で加圧すも この時ＬＳＩチップ４のバンプ５はわずかに変形し且つ
全てのバンブ５が完全に導体配線２と接触すも この状
態で接続樹脂３を硬化ＬＡ ＬＳＩチップ４を配線基板
１に固着し バンブ５と導体配線２を電気的に接続する
ものであも シート７はＬＳＩチップ４の厚みのばらつ
きを吸収するものでテフロン或はシリコンゴムなどを用
いその厚みは２５〜１００ミクロン程度であも 接続樹
脂３の硬化は 加熱硬化 常温硬４１． 光硬化のい
ずれの方法を用いてもよし〜 光硬化を用いる場合は加
圧ツール８を石英ガラスなどのように透明なものとし
加圧ツール８側より照射す本 発明の効果 本発明によれば以下に示す効果があも （１）ＬＳＩチップをマトリクス状に非常に狭い間隔で
、搭載することが出来るム 非常に高密度なマルチチッ
プ実装バ 実現できも （２）配線基板がセラミックやシリコンのように熱伝導
性が良好で不透明な基板でも非常に高密度にマルチチッ
プ実装を実現することができるた電熱放散の良好なモジ
ュールが実現できも（３）１． の理由によりコンビ
二一部のＣＰυボードや、メモリーボードが非常に高密
度に且つ容易に実現できも
）に示すようにバンプ５を有した第一のＬＳＩチップ４
Ａを、導体配線２とバンブ５を位置合わせし配線基板ｌ
に搭載すも 位置合わせの方法は２台のカメラを用いた
パターン認識東 ハーフミラ−による方法を用いも バ
ンプ５ ｇ友Ａｕ、Ｃｕ等よりなりその厚みは３〜２０
ミクロン程度であもこの状態でＬＳＩチップの周囲には
み出した樹脂に光照射６を行ない接続樹脂の粘度を少し
あげも接続樹脂の粘度は初期では１０００〜２０００ｃ
ｐＳ程度であり、光照射を行なうことにより３０００〜
ｌ ００００ ｃｐｓ程度になり完全硬化にはいたらな
（〜 光照射の時間は０．５〜２ 、０ ｓｅｃ程度で
あａ次ぎに第２図（Ｃ）に示すように第二のＬＳＩチッ
プ４Ｂを第一のＬＳＩチップ４Ａと同様の方法で搭載す
ム この時第−のＬＳＩチップの周囲にはみ出していた
接続樹脂３Ａ’ は少し流動する力（粘度が上がってい
るためＬＳＩチップが動くことはな（Ｘｏ 従って第
一のＬＳＩチップ４Ａと第二のＬＳＩチップ４Ｂの間隔
を非常に狭くすることが出！５〜２０ミクロン程度が可
能であも またこの時接続樹脂３Ａ”は未硬化である為
後の加圧により容易にバンブ５Ａと導体配線は接続樹脂
３Ａを押し退は接触す翫 次ぎに第二のＬＳＩチップの
周囲にはみ出した樹脂３Ｂに光照射６を行ない第二のＬ
ＳＩチップ４Ｂを配線基板に仮固定すａ 次ぎに第１図
（ｄ）に示すように以上の工程を複数回繰り返し複数個
のＬＳＩチップを配線基板ｌに仮固定すムこの状態での
上面図を第２図に示も 複数個のＬＳＩチップがマトリ
クス状に配線基板に仮固定されたものであも 次ぎに第
１図（ｅ）に示すようにＬＳＩチップ４の裏面にシート
７を設置しその上から加圧ツール８で加圧すも この時ＬＳＩチップ４のバンプ５はわずかに変形し且つ
全てのバンブ５が完全に導体配線２と接触すも この状
態で接続樹脂３を硬化ＬＡ ＬＳＩチップ４を配線基板
１に固着し バンブ５と導体配線２を電気的に接続する
ものであも シート７はＬＳＩチップ４の厚みのばらつ
きを吸収するものでテフロン或はシリコンゴムなどを用
いその厚みは２５〜１００ミクロン程度であも 接続樹
脂３の硬化は 加熱硬化 常温硬４１． 光硬化のい
ずれの方法を用いてもよし〜 光硬化を用いる場合は加
圧ツール８を石英ガラスなどのように透明なものとし
加圧ツール８側より照射す本 発明の効果 本発明によれば以下に示す効果があも （１）ＬＳＩチップをマトリクス状に非常に狭い間隔で
、搭載することが出来るム 非常に高密度なマルチチッ
プ実装バ 実現できも （２）配線基板がセラミックやシリコンのように熱伝導
性が良好で不透明な基板でも非常に高密度にマルチチッ
プ実装を実現することができるた電熱放散の良好なモジ
ュールが実現できも（３）１． の理由によりコンビ
二一部のＣＰυボードや、メモリーボードが非常に高密
度に且つ容易に実現できも
第１図は本発明の一実施例の実装工程別断面医第２図は
第１図の工程途上り平面図 第３図は本発明者らの提供
した実装工程断面医 第４図は第３図の工程途上の平面
図であ翫 ｌ・・・配線基板 ２・ ・導体配ＩＬ ３・・・接続
樹脂 ４・・・ＬＳＩチップ、５・・・バンプ、 ６・
・・紫外線 ７・・・シート、 ８・・・加圧ツーノ１
第１図の工程途上り平面図 第３図は本発明者らの提供
した実装工程断面医 第４図は第３図の工程途上の平面
図であ翫 ｌ・・・配線基板 ２・ ・導体配ＩＬ ３・・・接続
樹脂 ４・・・ＬＳＩチップ、５・・・バンプ、 ６・
・・紫外線 ７・・・シート、 ８・・・加圧ツーノ１
Claims (3)
- （１）導体配線が形成された、絶縁性基板の後に半導体
素子を設置する領域に、絶縁性樹脂を塗布する工程、前
記導体配線と半導体素子の電極が一致するように、前記
半導体素子を前記絶縁性基板に設置し、前記絶縁性樹脂
を前記半導体素子の周辺にはみ出させる工程、前記半導
体素子の周囲にはみでた前記絶縁性樹脂に、光照射を行
ない前記絶縁性樹脂の粘度を上げ、前記半導体素子を前
記絶縁性基板に仮固定する工程、前述した各工程を複数
回繰り返し、所望の数の半導体素子を、前記絶縁性基板
に仮固定する工程、前記仮固定された半導体素子を加圧
し前記半導体素子の電極と、前記導体配線を接触させた
状態で前記絶縁性樹脂を硬化させ、前記半導体素子を前
記絶縁性基板に固着するとともに前記半導体素子の電極
と前記導体配線を電気的に接続した工程を有してなるマ
ルチチップ実装方法。 - （２）半導体素子の周囲にはみ出した絶縁性樹脂への光
照射を、前記半導体素子を加圧した状態で行なう特許請
求の範囲第１項記載のマルチチップ実装方法。 - （３）半導体素子の電極が突起電極よりなる特許請求の
範囲第１項記載のマルチチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268442A JP2663649B2 (ja) | 1989-10-16 | 1989-10-16 | マルチチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268442A JP2663649B2 (ja) | 1989-10-16 | 1989-10-16 | マルチチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03129843A true JPH03129843A (ja) | 1991-06-03 |
| JP2663649B2 JP2663649B2 (ja) | 1997-10-15 |
Family
ID=17458560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1268442A Expired - Fee Related JP2663649B2 (ja) | 1989-10-16 | 1989-10-16 | マルチチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663649B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05144889A (ja) * | 1991-11-20 | 1993-06-11 | Fujitsu Ltd | 半導体チツプ搭載フイルムの接続方法 |
| WO2007102482A1 (ja) * | 2006-03-07 | 2007-09-13 | Sony Chemical & Information Device Corporation | 実装方法、電気部品付き基板及び電気装置 |
| JP2012195440A (ja) * | 2011-03-16 | 2012-10-11 | Toshiba Corp | 半導体装置 |
-
1989
- 1989-10-16 JP JP1268442A patent/JP2663649B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05144889A (ja) * | 1991-11-20 | 1993-06-11 | Fujitsu Ltd | 半導体チツプ搭載フイルムの接続方法 |
| WO2007102482A1 (ja) * | 2006-03-07 | 2007-09-13 | Sony Chemical & Information Device Corporation | 実装方法、電気部品付き基板及び電気装置 |
| JP2007242752A (ja) * | 2006-03-07 | 2007-09-20 | Sony Chemical & Information Device Corp | 実装方法、電気部品付き基板及び電気装置 |
| JP2012195440A (ja) * | 2011-03-16 | 2012-10-11 | Toshiba Corp | 半導体装置 |
| US8873265B2 (en) | 2011-03-16 | 2014-10-28 | Kabushiki Kaisha Toshiba | Semiconductor memory system |
| US9312215B2 (en) | 2011-03-16 | 2016-04-12 | Kabushiki Kaisha Toshiba | Semiconductor memory system |
| US9437533B2 (en) | 2011-03-16 | 2016-09-06 | Kabushiki Kaisha Toshiba | Semiconductor memory system |
| CN105957855A (zh) * | 2011-03-16 | 2016-09-21 | 株式会社东芝 | 半导体装置和存储器系统 |
| US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
| US9859264B2 (en) | 2011-03-16 | 2018-01-02 | Toshiba Memory Corporation | Semiconductor memory system |
| US10388640B2 (en) | 2011-03-16 | 2019-08-20 | Toshiba Memory Corporation | Semiconductor memory system |
| US10607979B2 (en) | 2011-03-16 | 2020-03-31 | Toshiba Memory Corporation | Semiconductor memory system |
| US11063031B2 (en) | 2011-03-16 | 2021-07-13 | Toshiba Memory Corporation | Semiconductor memory system |
| US11705444B2 (en) | 2011-03-16 | 2023-07-18 | Kioxia Corporation | Semiconductor memory system |
| US12094866B2 (en) | 2011-03-16 | 2024-09-17 | Kioxia Corporation | Semiconductor memory system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2663649B2 (ja) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5037780A (en) | Method for attaching semiconductors to a transparent substrate using a light-curable resin | |
| JPH07297227A (ja) | 半導体装置の製造方法 | |
| JP3914431B2 (ja) | 半導体装置の製造方法 | |
| JPH05291351A (ja) | 半導体装置とその製造方法 | |
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JPH03129843A (ja) | マルチチップ実装方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| JP2903697B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP2532496B2 (ja) | 半導体装置の実装方法 | |
| KR920002075B1 (ko) | 반도체장치의 제조방법 | |
| JP2003197662A (ja) | 電子部品、電子部品の製造方法および装置 | |
| JP2827565B2 (ja) | 半導体装置の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP2841846B2 (ja) | Ｉｃ半導体素子の接合方法 | |
| JPS63240036A (ja) | 半導体装置の製造方法 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 | |
| JP3019899B2 (ja) | マルチチップモジュールの製造方法 | |
| JPH02209741A (ja) | 半導体装置の実装方法 | |
| JP2712654B2 (ja) | 電子部品の実装構造及び製造方法 | |
| JPH10340927A (ja) | 半導体装置の製造方法およびボンディング装置 | |
| JPH0629349A (ja) | 半導体素子の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |