JP2532496B2 - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JP2532496B2
JP2532496B2 JP62198508A JP19850887A JP2532496B2 JP 2532496 B2 JP2532496 B2 JP 2532496B2 JP 62198508 A JP62198508 A JP 62198508A JP 19850887 A JP19850887 A JP 19850887A JP 2532496 B2 JP2532496 B2 JP 2532496B2
Authority
JP
Japan
Prior art keywords
chip
substrate
main surface
mounting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62198508A
Other languages
English (en)
Other versions
JPS6442183A (en
Inventor
美子 美濃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62198508A priority Critical patent/JP2532496B2/ja
Publication of JPS6442183A publication Critical patent/JPS6442183A/ja
Application granted granted Critical
Publication of JP2532496B2 publication Critical patent/JP2532496B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の実装方法に関し、特にファック
スに用いる発光ダイオード（LED）とこれを駆動する駆
動用集積回路（Dr）のように多種の半導体チップを多数
実装して成る半導体装置の実装方法に関するものであ
る。
従来の技術 一般に多品種のチップをひとつのパッケージに実装す
る方法としては、フリップチップなどが知られている。
これはひとつのパッケージ内に多品種のチップを寄せ集
めてダイボンドしたものであり、電極引き出したワイヤ
ボンド法が用いられている。一方今までのワイヤボンド
法にかわり、チップ上に絶縁膜を形成したのち、この絶
縁膜上に一括電極配線を形成する蒸着法や印刷法があ
る。
発明が解決しようとする問題点 ワイヤボンド法の場合、自動とはいえ１本１本ワイヤ
ボンドすることから、大変時間がかかる上、チップ厚が
異なるとワイヤボンディングのストローク差が生じてワ
イヤボンド強度にも影響をおよぼす。
一方蒸着配線法や印刷配線法の場合、問題となるのは
チップ厚やダイボンド時のチップ傾きによるチップ間や
チップと基板との段差である。この段差が大きいと、後
工程の絶縁膜形成において絶縁不良を起こし、さらには
電極配線工程において段切れを起こす原因となる。
問題点を解決するための手段 問題点を解決するための手段としては、本発明はチッ
プ厚の差を吸収するための凹部を有するチップ搭載用基
板を用いて、蒸着配線法と印刷配線法を検討した。ダイ
ボンドには紫外線熱硬化型樹脂を用いた。本発明は、前
記基板の主面には前記樹脂を全面もしくは部分塗布し、
前記基板の凹部にチップを搭載したのち、このダイボン
ドにおいて生じるチップ傾きによるチップ間段差や基板
間段差を矯正するために加圧法を用いた。これはチップ
の位置に対応する遮光部を有する透明基板を前記基板主
面に設して加圧するものである。加圧固定したまま前記
基板を介して紫外線を照射し、さらには紫外線の達しな
い部分、例えばチップ裏面の前記樹脂を硬化させるもの
で、前記透明基板を除し電極を除く全面に絶縁膜を形成
したのち、蒸着法もしくは印刷法を用いて電極配線を行
うものである。
作用 凹部を有するチップ搭載用基板はチップ厚の差を吸収
し、加圧法にてダイボンド時のチップ傾きや、チップ，
基板間段差を矯正することによりチップ，基板面を平面
に保ち実装の際の電極配線を蒸着法や印刷法を用いて基
板単位で一括処理することができる。
実 施 例 本発明の一実施例について第１図，第２図を用いて説
明する。チップ搭載用基板１の主面にはあらかじめチッ
プをダイボンドするための凹部を設けている。チップ搭
載用基板１の主面に適量の紫外線熱硬化型樹脂２を全面
もしくは部分塗布したのち、チップ厚の異なった半導体
チップ3aおよび3bを前記凹部へ搭載する（第２図Ａ）。
次に前記チップ搭載用基板１の主面に透明基板４を搭載
する（第２図Ｂ）。その後透明基板側もしくはチップ搭
載用基板の主面と反する面側から加圧し、チップ表面を
透明基板に添わせて平坦にし固定する。このとき押し出
された紫外線硬化型樹脂は、基板凹部やチップ間に納ま
る。チップ電極を露出しておく必要上、透明基板のチッ
プと接する面側には遮光部５を設けておく。
次に透明基板４とチップ搭載用基板１を加圧固定した
まま、透明基板４を介して紫外線６を照射する（第２図
Ｃ）。次に加圧を解除し、透明基板４をとりはずし、遮
光による未硬化部分を除去するために現像を行う。この
ようにして得たものは、チップ厚の差がチップ搭載用基
板の凹部に吸収され、紫外線によって硬化した膜面と半
導体チップ面もしくは半導体チップ面とチップ搭載用基
板面とが平面で隣接する。
半導体チップによって遮光されたチップ裏面、すなわ
ちチップ搭載用基板凹部の底面に溜まった樹脂は、未硬
化状態にあるためこれを硬化するために熱処理を行う。
平坦化したチップ搭載基板上に電極配線形成のための
保護膜を形成する。この工程について第２図Ｄ〜Ｉを用
いて以下に説明する。
チップ搭載基板１の表面に紫外線硬化型樹脂７を全面
塗布する（第２図Ｄ）。ガラスマスク８を介して紫外線
６を照射、露光現像によって所定パターンの保護膜９を
得る（第２図Ｅ）。チップ電極上部を除くほぼ全域に形
成した前記膜は絶縁保護膜となる（第２図Ｆ）。
次に電極配線材として例えばCr−Cuを全面蒸着する
（第２図Ｇ）。このときの基板温度はダイボンド用紫外
線熱硬化樹脂，平坦化樹脂，保護膜樹脂の耐熱性から20
0℃以下とする。次に蒸着膜10のパターン形成を行なう
ためエッチング保護膜としてネガまたはポジ型のレジス
トで膜11形成を行う（第２図Ｈ）。次にCr−Cuをエッチ
ング除去し、前記エッチング用保護膜であるレジスト膜
11を除去する（第２図Ｉ）。このようにして電極間配線
12を一括処理で得ることができる。なお蒸着法の場合、
前記に示す全面蒸着法ではなく、あらかじめ蒸着前に電
極配線パターンが打ち抜かれたメタルマスクを多数の半
導体チップが搭載された基板上に位置を合わせ設置して
から行なう部分蒸着法でもよい。
第二の実施例を第３図Ａ〜Ｃに示す。
第二の実施例は前記第一の実施例に示すうにチップ段
差を吸収するための凹部を有するチップ搭載用基板にそ
れぞれチップ厚の異った半導体チップを、チップ表面が
平坦になるようにダイボンドし、それらの表面に絶縁保
護膜を形成する。そののち、電極配線パターンが打ち抜
かれたメタルマスク13を多数の半導体チップが搭載され
た基板上に位置を合わせて設置し（第３図Ａ）、それを
介して導電性樹脂14を印刷する（第３図Ｂ）。前記メタ
ルマスク13を取り除し、光照射あるいは加熱処理にてパ
ターン状に形成された前記導電性樹脂14を硬化させる
（第３図Ｃ）。このようにして電極間配線12を一括処理
で得ることができる。
次に第４図に示すようにチップ搭載用基板１を切断，
分割することによってDr,LED,Drを１セットにした実装
セルを得る。実装セルの断面図を第１図に示す。
発明の効果 従来多数のDr,LEDをそれぞれ位置合わせを行ないなが
らダイボンドを行なっていたが、本発明のようにチップ
搭載用基板にDr,LED相関の位置決めとチップ厚吸収のた
めの凹部を設けてそれに組み込みセル状にすることで容
易に精度よくパッケージングすることができる。また凹
部を有する基板を用いることで従来１本づつワイヤボン
ドを行なっていた電極間配線を基板単位で一括処理にて
得ることができる。また従来の超音波や加熱，加圧法ワ
イヤボンドに比べ密着強度にチップ段差の影響を受けな
い。なお、本発明では基板収納チップとしてファックス
用LED,Drを例にあげているが、基板にチップ厚の異なる
ものを複数収納するものであれば、同効果が得られるこ
とは言うまでもない。
【図面の簡単な説明】
第１図は本発明の一実施例の実装セルの断面図、第２図
は本実施例の実装セルの製造工程図、第３図は本発明の
他の実施例の実装セルの製造工程図、第４図は本発明の
実装による基板の上面図である。 １……チップ搭載基板、２……紫外線熱硬化型樹脂、３
……半導体チップ、４……透明基板、６……紫外線、９
……絶縁保護膜、12……電極間配線。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】主面に凹部を有するチップ搭載用基板の前
    記主面に紫外線熱硬化型樹脂を全面塗布する工程と、前
    記凹部に半導体チップを搭載する工程と、前記基板主面
    と前記半導体チップの主面とが平坦になるように位置を
    合わせ、前記半導体チップに対応する位置に遮光部を有
    する透明基板を前記基板主面に接触させて加圧する工程
    と、前記加圧を行なった状態で前記透明基板を介して前
    記紫外線熱硬化型樹脂に紫外線を照射する工程と、前記
    加圧を解除し、前記透明基板を除去したのち前記遮光部
    下の不要樹脂を現像除去する工程と、前記チップ搭載基
    板を加熱する工程と、さらにそれぞれの前記主面上の電
    極部を除いた全面に絶縁保護膜を形成する工程と、前記
    半導体チップ間の電極や、前記基板の電極とチップ電極
    とを接続するための蒸着配線する工程とを備えてなる半
    導体装置の実装方法。
  2. 【請求項２】主面に凹部を有するチップ搭載用基板の前
    記主面に紫外線熱硬化型樹脂を全面塗布する工程と、前
    記凹部に半導体チップを搭載する工程と、前記基板主面
    と前記半導体チップの主面とが平坦になるように位置を
    合わせ、前記半導体チップに対応する位置に遮光部を有
    する透明基板を前記基板主面に接触させて加圧する工程
    と、前記加圧を行なった状態で前記透明基板を介して前
    記紫外線熱硬化型樹脂に紫外線を照射する工程と、前記
    加圧を解除し、前記透明基板を除去したのち前記遮光部
    下の不要樹脂を現像除去する工程と、前記チップ搭載基
    板を加熱する工程と、さらにそれぞれの前記主面上の電
    極部を除いた全面に絶縁保護膜を形成する工程と、前記
    半導体チップ間の電極や、前記基板の電極とチップ電極
    とを接続するために、導電性樹脂を印刷配線する工程と
    を備えてなる半導体装置の実装方法。
JP62198508A 1987-08-07 1987-08-07 半導体装置の実装方法 Expired - Fee Related JP2532496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62198508A JP2532496B2 (ja) 1987-08-07 1987-08-07 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62198508A JP2532496B2 (ja) 1987-08-07 1987-08-07 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPS6442183A JPS6442183A (en) 1989-02-14
JP2532496B2 true JP2532496B2 (ja) 1996-09-11

Family

ID=16392302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62198508A Expired - Fee Related JP2532496B2 (ja) 1987-08-07 1987-08-07 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2532496B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004184797A (ja) * 2002-12-05 2004-07-02 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP2013093453A (ja) * 2011-10-26 2013-05-16 Nippon Dempa Kogyo Co Ltd 電子モジュールとその製造方法
JP2017092092A (ja) * 2015-11-04 2017-05-25 豊田合成株式会社 発光装置の製造方法
KR102019252B1 (ko) * 2016-09-15 2019-11-14 일룩스 아이엔씨. 광 관리 시스템을 구비하는 발광 디스플레이
CN111640708B (zh) * 2020-06-22 2022-08-05 武汉华星光电半导体显示技术有限公司 显示模组及其制作方法以及电子设备

Also Published As

Publication number Publication date
JPS6442183A (en) 1989-02-14

Similar Documents

Publication Publication Date Title
US5286679A (en) Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
TWI234253B (en) Semiconductor device and manufacturing method thereof
US7443022B2 (en) Board-on-chip packages
US7208340B2 (en) Semiconductor device manufacturing method
US7163846B2 (en) Method for manufacturing circuit devices
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
JP2004095836A (ja) 半導体装置およびその製造方法
KR20090029660A (ko) 반도체 장치의 제조 방법
JP2002076196A (ja) チップ型半導体装置及びその製造方法
US20120013006A1 (en) Chip scale package and fabrication method thereof
JP2532496B2 (ja) 半導体装置の実装方法
JPS5965490A (ja) 半導体発光素子アレイの製造方法
JP2007150038A (ja) 光学半導体装置及びその製造方法
JPS62281360A (ja) 半導体装置の製造方法
JPH09306934A (ja) チップ型半導体装置の製造方法
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
JP2010062514A (ja) 粘着性保護層を有する半導体ウェハ
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2000124168A (ja) 半導体装置の製造方法
JP2663649B2 (ja) マルチチップ実装方法
JPH03109760A (ja) 半導体装置
JPH0563112A (ja) 半導体装置
JP3706082B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JPS6259910B2 (ja)
JP4507473B2 (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees