JP2013093453A - 電子モジュールとその製造方法 - Google Patents

電子モジュールとその製造方法 Download PDF

Info

Publication number
JP2013093453A
JP2013093453A JP2011234943A JP2011234943A JP2013093453A JP 2013093453 A JP2013093453 A JP 2013093453A JP 2011234943 A JP2011234943 A JP 2011234943A JP 2011234943 A JP2011234943 A JP 2011234943A JP 2013093453 A JP2013093453 A JP 2013093453A
Authority
JP
Japan
Prior art keywords
support substrate
electronic
wiring
resin
electronic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011234943A
Other languages
English (en)
Inventor
Toshimasa Tsuda
稔正 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2011234943A priority Critical patent/JP2013093453A/ja
Publication of JP2013093453A publication Critical patent/JP2013093453A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】外部振動や機械的衝撃に対して高い信頼性を確保した水晶発振器や表面弾性波デバイスを他の電子デバイスとともに搭載した電子モジュールを提供する。
【解決手段】複数の電子デバイス3a,3b、4a,4b、5a,5bの端子部を支持基板1とは反対側の面である上面に露出させて同一平面となるように配置した状態で樹脂6を用いて埋設し、各電子デバイスの露出面にある各電子部品の接続電極あるいは接続端子と接続する配線/回路パターン8を形成する。配線/回路パターン8の一部に設けた外部接続端子を半田ボール9を用いて実装機器のマザーボードに実装する。
【選択図】図1

Description

本発明は、電子モジュールに係り、特に水晶発振器や表面弾性波デバイス等をICチップ、抵抗器や容量などの他の電子部品とともに共通の支持基板に搭載して樹脂で一体化して小型・低背化した電子モジュールとその製造方法に関する。
携帯端末やカーナビ機器等の移動体通信端末の小型化、高機能化に伴い、搭載部品の小型・薄型化が求められている。このような小型・薄型化を実現するため、高周波回路部等の機能部を構成する電子デバイスを共通の支持基板にモジュール化して一体の部品とする傾向にある。この種の回路部のモジュール化では、特に当該回路部の機能部を構成する各種の電子デバイスの低背化が求められている。例えば、高周波回路部を構成する必須の電子デバイスとしては、水晶発振器(COデバイス)や表面弾性波素子(SAWデバイス)、およびこれらデバイスと共に各種の信号処理を実行するための回路を構成するICチップなどの電子部品がある。
移動体通信端末等の機器の筐体に収容する各種の電子デバイスからなる電子モジュールは、共通の支持基板に複数種の電子デバイスを搭載し、これらを樹脂により一体化して構成される。なお、この種の従来技術を開示したものとしては、特許文献1を挙げることができる。
特開平08−321567号公報
前記したように、移動体端末やカーナビ機器等にはCOデバイスやSAWデバイスが搭載される。このような移動体端末やカーナビ機器等は、その使用形態を考慮して外部振動や機械的衝撃に対して高い信頼性を確保しなければならない。共通基板に半田を用いた接続で上記COデバイスやSAWデバイスと共に、ICチップや抵抗部品あるいは容量部品およびインダクタンス部品など、異なる縦横及び高さサイズの電子部品を基板に搭載するだけでは、所要の信頼性を担保できず、筐体内スペースの利用も制限される。特に、COデバイスやSAWデバイスはデバイス内部にキャビティを保持する必要から、ICチップなどの部品に比べてより強固な接続を確保する必要があり、その高さ寸法(背サイズ)の低背化には限界がある。従来技術におけるモジュール化では、基板に形成した配線あるいは回路パターンに各電子部品を半田で接続し、これを樹脂にて一体にモールドするものが一般的である。
本発明の目的は、上記従来技術の課題を解決することにあり、高さ寸法が異なる複数種の電子デバイスを搭載する共通の支持基板と各電子デバイスの間を半田に頼ることなく強固に接続する構成を採用することで、外部振動や機械的衝撃に対して高い信頼性を確保した水晶発振器や表面弾性波デバイスを他の電子デバイスとともに搭載した電子モジュールを提供することにある。
上記目的を達成するため、本発明は、水晶発振器や表面弾性波デバイスを含む複数種の電子デバイスの端子部を、支持基板とは反対側の面である上面に露出させて配置することを基本構造とし、この上面が同一平面となるように共通の支持基板の上に配置し、当該上面を露出させた状態に樹脂を用いて埋設して固定し、各電子部品の露出面に前記各電子部品の接続電極あるいは接続端子と接続した配線パターンあるいは回路パターン(以下、配線/回路パターンとも称する)を直接設けることによって達成される。なお、水晶発振器や表面弾性波デバイスを除く一部の電子デバイスの端子部を、共通の基板と対向する面に設けて、当該基板に形成した配線パターンあるいは回路パターンに半田接続あるいは異方性導電膜等の既知の手段で接続することを妨げるものではない。
絶縁材からなる支持基板に搭載した複数種の電子デバイスの端子部を有する上面を同一平面にして樹脂で埋めることで各電子デバイスの配置が固定され、これら電子デバイスの上面を覆って所要の配線/回路パターンを設けることにより、電子デバイスの電気的および機械的接続が半田に頼ることなく強固に接続され、外部振動や機械的衝撃に対して高い信頼性を確保した電子モジュールが得られる。
本発明による電子モジュールの実施例1を説明する断面図である。 本発明による電子モジュールの製造方法の実施例1を説明する断面図である。 本発明による電子モジュールの製造方法の実施例1を図2Aに続いて説明する断面図である。 本発明による電子モジュールの製造方法の実施例1を図2Bに続いて説明する断面図である。 本発明による電子モジュールの製造方法の実施例1を図2Cに続いて説明する断面図である。 本発明による電子モジュールの製造方法の実施例1を図2Dに続いて説明する断面図である。 本発明による電子モジュールの製造方法の実施例1を図2Eに続いて説明する断面図である。 本発明による電子モジュールの製造方法の実施例1を図2Fに続いて説明する断面図である。 本発明による電子モジュールの製造方法の実施例1を図2Gに続いて説明する断面図である。 本発明による電子モジュールの実施例2を説明する断面図である。 本発明による電子モジュールの実施例2を説明する支持基板の断面図である。 本発明による電子モジュールの実施例3を説明する支持基板の断面図である。
以下、本発明の最良の実施形態について、実施例の図面を参照して詳細に説明する。
図1は、本発明による電子モジュールの実施例1を説明する断面図である。本実施例の電子モジュールは、支持基板1の一方の面に異なる厚み(デバイスの背の高さ)を持つ複数種の電子デバイスを搭載して一体化してある。図1では、複数種の電子デバイスとして、SAWデバイス3a、3b、ICチップ4a,4b、抵抗部品5a、容量部品5bが搭載されている。支持基板1は絶縁材であるガラスエポキシシートあるいはグリーンシートとも呼ばれるセラックスシートの何れかを用いることができる。本実施例ではセラミックスシートを用いた。この支持基板1とは別体に樹脂膜あるいは樹脂含浸繊維シート(所謂、プリプレグ)を所要枚数積層して厚み調整層2a,2b,2c,2dとしている。
支持基板1に搭載されたSAWデバイス3a、3b、ICチップ4a,4b、抵抗部品5a、容量部品5bの上面(支持基盤と反対面)には、各電子デバイスの端子を接続する所定の配線/回路パターン8が形成されている。この配線/回路パターン8により、この電子モジュールとしての機能が組織される。配線/回路パターン8の一部には外部接続端子が形成され、半田ボール9あるいは金バンプで図示しない適用対象機器に組み込むマザーボード(図示せず)に実装される。
SAWデバイス3a、3bは、圧電基板に櫛型電極(IDT)を形成し、この櫛型電極の設置領域の上方にキャビティと称する中空の空間を封止する蓋体が設置されている。通常、SAWデバイスを単体部品とするものでは、この蓋体には金属板を用いるが、本発明では、樹脂板で封止している。本発明では、このSAWデバイス3a、3bの蓋体側に端子が形成されている。そして、この樹脂板からなる蓋体上に前記配線/回路パターン8が形成される。
図2A乃至図2Hは、図1に示した電子モジュールの製造方法の工程を順に説明する断面図である。図2Aは支持基板1を示す。この支持基板1はセラミックスの単一シートで構成される。支持基板1の一表面のICチップ搭載位置に厚み調整層2a,2dを、抵抗部品と容量部品の搭載位置に厚み調整層2b,2cをそれぞれ設ける(図2B)。厚み調整層2a,2b,2c,2dとしては、厚みの異なる樹脂シートでもよいが、本実施例ではプリプレグを用いている。プリプレグの積層枚数、あるいは厚みが異なるプリプレグで厚み調整層の厚みを調整する。
そして、先ず、この実施例では最も厚みが大きいSAWデバイス3a、3bを支持基板1の表面の所定の箇所に厚み調整層なしに直接搭載する(図2C)。このとき、SAWデバイス3a、3bを少量の接着剤で支持基板の所定位置に仮固定するのが望ましい。次に、厚み調整層2a,2dの上にICチップ4a,4bを搭載する。続いて、厚み調整層2b,2cの上に抵抗部品5a、容量部品5bを搭載する(図2D)。プリプレグは若干の加熱で接着効果があるので、ICチップ4a,4b、抵抗部品5a、容量部品5bの仮固定が可能である。なお、SAWデバイス3a、3bについても、前記した接着剤を塗布しないで、プリプレグによる接着効果を利用してもよい。
全ての必要な電子デバイスを搭載した支持基板は、樹脂充填工程において搭載した電子デバイスの隙間にエポキシ樹脂を好適とする熱硬化性の樹脂6を充填し、硬化させてモールドする。樹脂6が硬化してモールドが全電子デバイスを支持基板上に固定した状態では、全ての電子デバイスの上面(支持基板とは反対面)は同一平面からなるモールド面となるように樹脂の充填量を当該樹脂の硬化後の寸法を予測して精密に制御する(図2E)。各電子デバイスの端子はこの同一平面上に位置する。
電子デバイスを搭載して樹脂を充填してモールドした支持基板は、配線/回路パターンの形成工程に移る。配線/回路パターンの形成工程では、様々な方法で各電子デバイスの個々の機能を有機的に結合して一つの電子モジュールとしての総合的機能を実現させるための配線/回路パターンをモールド面上に形成する。
同一平面としたモールド面に配線/回路パターンを形成する方法として複数考えられる。ここでは2つの方法を説明する。先ず、一つの方法による配線/回路パターンの形成は以下のとおりである。当該一つの方法ではホトリソグラフィー手法を利用する。この手法では、先ず、同一平面としたモールド面の上に感光性樹脂膜(ホトレジスト)7を塗布する。感光性樹脂膜7として、ここではネガティブ型を用いることにする。この感光性樹脂膜7を配線/回路パターンの露光パターンに対応する開口パターンを備えたホトマスクを介して紫外線等で露光し、現像して、露光された部分を除去する。これにより、硬化した感光性樹脂7に配線/回路パターンに相当する開口のパターンが形成される。
次に、開口のパターンを形成した感光性樹脂7の全ての上面にメッキあるいは蒸着で金属膜を形成する(図2G)。この金属には、銅、銀あるいは金を用いるのが望ましい。ここでは、銅を用いた。そして、感光性樹脂7をその上の金属膜と共に剥離することで、開口パターンにのみ金属膜が残り、配線/回路パターン8が形成される(図2H)。この上にさらにメッキを施してもよい。形成した配線/回路パターン8の所要の部分に半田ボール9(図1参照)あるいは金バンプを形成して対象機器のマザーボード(図示せず)に実装する。
配線/回路パターンを形成する他の方法として、インクジェットを用いた方法を説明する。インクジェット法には、対象物に所要のパターンを直接描画する直描法がある。このインクジェット直描法では、ミクロン単位での精細なパターン形成が可能である。本実施例において、インクジェット直描法を用いる場合、導電性の超微粒子(ナノペーストとも称する)を溶媒に分散したものをインクとして用い、上記モールド面に配線/回路パターン8を描画して形成する。なお、インクジェット法には、感光性樹脂を用いたホトリソグラフィー手法で配線/回路パターンに対応する溝を形成し、感光性樹脂の撥親液性を利用して当該溝に導電性インクを充填することで必要な配線/回路パターンを得ることもできる。
上記の導電性の超微粒子としては、銀(Ag)や銅(Cu)、金(Au)などが好適である。この導電性の超微粒子を適宜の溶媒に分散し、インクジェット用のインクとする。このインクジェット直描法で形成した第1段階の配線/回路パターンにニッケル(Ni)、金(Au)などの金属メッキを施して最終的な配線/回路パターン8を得る(図2H)。形成した配線/回路パターン8の所要の部分に半田ボール9(図1参照)あるいは金バンプを形成して対象機器のマザーボード(図示せず)に実装する。
本実施例の製造方法により、電子デバイスの電気的および機械的接続を半田に頼ることなく強固に接続され、外部振動や機械的衝撃に対して高い信頼性を確保した電子モジュールが得られる
図3は、本発明による電子モジュールの実施例2を説明する断面図である。本実施例の電子モジュールは、支持基板1にセラミックスシートを用いた。この支持基板1としては、基本層1aに上層1bを貼り合わせた構造のものを用いる。支持基板1の上層1bの表面(上面)に成型されている凸面部20a,20b,20c,20dに、SAWデバイス3a、3bと異なる厚みを持つ他の複数種の電子デバイスであるICチップ4a,4b、抵抗部品5a、容量部品5bが搭載されている。
図4は、本発明による電子モジュールの実施例2を説明する支持基板の断面図である。支持基板1の上層1bの表面(上面)には異なる厚み(デバイスの背の高さ)を持つ複数種の電子デバイスの搭載上面が同一平面となるように厚み調整層を構成する凸面部20a,20b,20c,20dが一体成型されている。
支持基板1に搭載されたSAWデバイス3a、3b、ICチップ4a,4b、抵抗部品5a、容量部品5bの上面には、各電子デバイスの端子を接続する所定の配線/回路パターン8が形成されている。この配線/回路パターン8は前記した実施例1と同様の方法で形成される。この配線/回路パターン8の一部には外部接続端子が形成され、半田ボール9あるいは金バンプで図示しない適用対象機器に組み込むマザーボード(図示せず)に実装される。
図5は、本発明による電子モジュールの実施例3を説明する支持基板の断面図である。本実施例の支持基板1は全体として単一のセラッミクス基板であり、その上面には異なる厚み(デバイスの背の高さ)を持つ複数種の電子デバイスの搭載上面が同一平面となるように厚み調整層を構成する凸面部200a,200b,200c,200dが一体成型されている。
この支持基板1には、前記各実施例と同様に、SAWデバイス3a、3b、ICチップ4a,4b、抵抗部品5a、容量部品5bが搭載され、その上面には、各電子デバイスの端子を接続する所定の配線/回路パターン8が形成されている。この配線/回路パターン8は前記した各実施例と同様の方法で形成される。この配線/回路パターン8の一部には外部接続端子が形成され、半田ボール9あるいは金バンプで図示しない適用対象機器に組み込むマザーボード(図示せず)に実装される。
なお、上記した各実施例における支持基板はセラミックスの単一層としたが、多層のセラミックス基板、ガラスエポキシその他の基板材料で構成した多層基板であっても同様に構成できる。また、このような多層基板の場合には、搭載する電子デバイスの幾つかの端子について、多層基板に有する配線/回路パターンとの端子とをスルーホールあるいはビアホールを介して電気的に接続することもできる。
また、上記の各実施例では、SAWデバイス3a、3b、ICチップ4a,4b、抵抗部品5a、容量部品5bを支持基板にモールドして電子モジュールとしたが、本発明はこれに限定されるものではなく、上記の各実施例、特許請求の範囲に記述された構成に限定されるものではなく、本発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
1・・・支持基板、1a・・・基本層、1b・・・上層、2(2a、2b,2c,2d)・・・厚み調整層、3(3a、3b)・・・表面弾性波デバイス、4(4a、4b)・・・ICチップ、5・・・受動部品、6・・・樹脂、7・・・感光性樹脂、8・・・・配線/回路パターン、9・・・・半田ボール。

Claims (8)

  1. 支持基板と、該支持基板の一つの面に搭載された厚みの異なる複数種の電子デバイスを樹脂モールドで一体化した電子モジュールであって、
    前記支持基板は、厚みが異なる前記複数種の電子デバイスを、その端子部を有する上面を前記支持基板とは反対側に向けて露出した状態で搭載し、前記端子部を有する上面が同一平面となるよう電子デバイスの搭載位置ごとに厚みを設定して設けられた厚み調整部を有し、
    前記複数種の電子デバイスの前記端子部に亘って直接形成された配線/回路パターンを有することを特徴とする電子モジュール。
  2. 請求項1において、
    前記電子デバイスに中空空間を樹脂板で封止した表面弾性波デバイスを含み、当該表面弾性波デバイスの前記樹脂板上に前記配線/回路パターンが形成されていることを特徴とする電子モジュール。
  3. 請求項1又は2において、
    前記支持基板に有する前記厚み調整部が、当該支持基板とは別体で、対応する前記電子デバイスごとに厚みを設定して設けられたものであることを特徴とする電子モジュール。
  4. 請求項1又は2において、
    前記支持基板に有する前記厚み調整部が、対応する前記電子デバイスごとに厚みを設定して当該支持基板と一体に成型されたものであることを特徴とする電子モジュール。
  5. 支持基板と、該支持基板の一方の面に搭載された厚みの異なる複数種の電子デバイスを樹脂モールドで一体化した電子モジュールの製造方法であって、
    前記一方の面に搭載する最大の厚みを持つ電子デバイスを除いて当該電子デバイスの厚みの異なりを調整する厚み調整層で調整した絶縁性の支持基板を用意する工程と、
    前記厚みが異なる複数種の電子デバイスを前記支持基板の対応位置に、それらの端子部を有する上面を前記支持基板と反対側に露出させて搭載する工程と、
    搭載した前記複数種の電子デバイスの前記上面と共に同一平面の高さで当該電子デバイスの周囲と周縁に樹脂を充填して硬化させる工程と、
    前記複数種の電子デバイスの上面と前記充填した樹脂の上面に亘って、前記複数種の電子デバイスの端子に接続する配線/回路パターンを形成する工程を含むことを特徴とする電子モジュールの製造方法。
  6. 請求項5において、
    前記支持基板を用意する工程に、前記厚み調整層を前記支持基板とは別体に設ける工程を有することを特徴とする電子モジュールの製造方法。
  7. 請求項5において、
    前記支持基板を用意する工程に、前記厚み調整層を前記支持基板と一体成型する工程を有することを特徴とする電子モジュールの製造方法。
  8. 請求項5乃至7の何れかにおいて、
    前記配線/回路パターンを形成する工程は、
    前記電子デバイスと前記充填した樹脂の上面に感光性樹脂を塗布する工程と、
    前記配線/回路パターンに対応する開口を持つ露光マスクを介して露光・現像して、当該開口パターンに相当する樹脂に開口パターンを形成する工程と、
    前記樹脂開口パターンを含めた前記上面に導電膜を形成する工程と、
    前記樹脂をその上の導電膜と共に除去して前記配線/回路パターンを形成する工程を含むことを特徴とする電子モジュールの製造方法。
JP2011234943A 2011-10-26 2011-10-26 電子モジュールとその製造方法 Pending JP2013093453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011234943A JP2013093453A (ja) 2011-10-26 2011-10-26 電子モジュールとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011234943A JP2013093453A (ja) 2011-10-26 2011-10-26 電子モジュールとその製造方法

Publications (1)

Publication Number Publication Date
JP2013093453A true JP2013093453A (ja) 2013-05-16

Family

ID=48616360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011234943A Pending JP2013093453A (ja) 2011-10-26 2011-10-26 電子モジュールとその製造方法

Country Status (1)

Country Link
JP (1) JP2013093453A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195322A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 電子装置およびその製造方法
CN114340208A (zh) * 2021-12-29 2022-04-12 无锡鸿睿电子科技有限公司 一种连续式电路板smt贴装工业生产线工艺系统
WO2023167101A1 (ja) * 2022-03-01 2023-09-07 株式会社村田製作所 電子モジュール

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442183A (en) * 1987-08-07 1989-02-14 Matsushita Electric Ind Co Ltd Method of packaging semiconductor device
JPH0786502A (ja) * 1993-06-23 1995-03-31 Omron Corp マルチチップicの製造方法
JP2001339042A (ja) * 2000-05-30 2001-12-07 Japan Radio Co Ltd 半導体装置及び半導体装置の製造方法
JP2002261582A (ja) * 2000-10-04 2002-09-13 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2004047617A (ja) * 2002-07-10 2004-02-12 Sony Corp 電子部品の実装構造及びその製造方法
JP2004128002A (ja) * 2002-09-30 2004-04-22 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
JP2007157879A (ja) * 2005-12-02 2007-06-21 Sony Corp 半導体装置及びその製造方法、並びに半導体ウェーハ
US20070254411A1 (en) * 2006-05-01 2007-11-01 The Charles Stark Draper Laboratory, Inc. Systems and methods for high density multi-component modules
JP2010123592A (ja) * 2008-11-17 2010-06-03 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
US8030770B1 (en) * 2008-09-09 2011-10-04 Triquint Semiconductor, Inc. Substrateless package

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442183A (en) * 1987-08-07 1989-02-14 Matsushita Electric Ind Co Ltd Method of packaging semiconductor device
JPH0786502A (ja) * 1993-06-23 1995-03-31 Omron Corp マルチチップicの製造方法
JP2001339042A (ja) * 2000-05-30 2001-12-07 Japan Radio Co Ltd 半導体装置及び半導体装置の製造方法
JP2002261582A (ja) * 2000-10-04 2002-09-13 Matsushita Electric Ind Co Ltd 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2004047617A (ja) * 2002-07-10 2004-02-12 Sony Corp 電子部品の実装構造及びその製造方法
JP2004128002A (ja) * 2002-09-30 2004-04-22 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
JP2007157879A (ja) * 2005-12-02 2007-06-21 Sony Corp 半導体装置及びその製造方法、並びに半導体ウェーハ
US20070254411A1 (en) * 2006-05-01 2007-11-01 The Charles Stark Draper Laboratory, Inc. Systems and methods for high density multi-component modules
US8030770B1 (en) * 2008-09-09 2011-10-04 Triquint Semiconductor, Inc. Substrateless package
JP2010123592A (ja) * 2008-11-17 2010-06-03 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195322A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 電子装置およびその製造方法
CN114340208A (zh) * 2021-12-29 2022-04-12 无锡鸿睿电子科技有限公司 一种连续式电路板smt贴装工业生产线工艺系统
CN114340208B (zh) * 2021-12-29 2024-04-12 无锡鸿睿电子科技有限公司 一种连续式电路板smt贴装工业生产线工艺系统
WO2023167101A1 (ja) * 2022-03-01 2023-09-07 株式会社村田製作所 電子モジュール

Similar Documents

Publication Publication Date Title
US10714822B2 (en) Wireless module and method for manufacturing wireless module
JP5088138B2 (ja) 実装基板および電子機器
US20150373854A1 (en) Electronic component, method for manufacturing the electronic component, and circuit board
US20090046436A1 (en) Micro-electro-mechanical-system package and method for manufacturing the same
JP4576849B2 (ja) 集積回路装置
JP5660260B2 (ja) 電子部品内蔵モジュール及び通信端末装置
JP2019040901A (ja) 回路基板
JP2008118075A (ja) 電子部品の実装方法、電子基板、及び電子機器
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
EP2389049B1 (en) Multilayer printed circuit board using flexible interconnect structure, and method of making same
JP2013093453A (ja) 電子モジュールとその製造方法
JP5056885B2 (ja) 集積回路装置
JP2006351590A (ja) マイクロデバイス内蔵基板およびその製造方法
US20080044043A1 (en) Condenser microphone
JP2018201248A (ja) 無線モジュール
JP5874546B2 (ja) 半導体装置の実装構造
JP2014155132A (ja) 回路基板およびその製造方法
US20120266463A1 (en) Method for manufacturing printed circuit board
JP2005129752A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008113894A (ja) 半導体装置及び、電子装置
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
JP2013093456A (ja) 電子モジュールとその製造方法
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
JP2011003961A (ja) 撮像素子モジュール
JP2008041693A (ja) 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151006