JPH0482240A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0482240A JPH0482240A JP2196637A JP19663790A JPH0482240A JP H0482240 A JPH0482240 A JP H0482240A JP 2196637 A JP2196637 A JP 2196637A JP 19663790 A JP19663790 A JP 19663790A JP H0482240 A JPH0482240 A JP H0482240A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- optical fiber
- insulating resin
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000011347 resin Substances 0.000 claims abstract description 55
- 229920005989 resin Polymers 0.000 claims abstract description 55
- 239000013307 optical fiber Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 238000001723 curing Methods 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 3
- 210000003298 dental enamel Anatomy 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- ILBBNQMSDGAAPF-UHFFFAOYSA-N 1-(6-hydroxy-6-methylcyclohexa-2,4-dien-1-yl)propan-1-one Chemical compound CCC(=O)C1C=CC=CC1(C)O ILBBNQMSDGAAPF-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造とくに半導体装置の実装方法
に関するものであム 従来の技術 多端子、挟ピッチの電極を有する半導体チップを光硬化
性絶縁樹脂で回路基板に直接実装する方法としてＭｉｃ
ｒｏ Ｂｕｍｐ Ｂｏｎｄｉｎｇ実装技術（ＭＢＢ
実装技術）がある。本発明に関連した従来例を第３図に
示した工程図により説明すも 第３図（Ａ）において、
半導体チ・ンプの突起電極と相対する配線電極１が形成
された回路基板２上に光硬化型絶縁樹脂３を塗布する。
に関するものであム 従来の技術 多端子、挟ピッチの電極を有する半導体チップを光硬化
性絶縁樹脂で回路基板に直接実装する方法としてＭｉｃ
ｒｏ Ｂｕｍｐ Ｂｏｎｄｉｎｇ実装技術（ＭＢＢ
実装技術）がある。本発明に関連した従来例を第３図に
示した工程図により説明すも 第３図（Ａ）において、
半導体チ・ンプの突起電極と相対する配線電極１が形成
された回路基板２上に光硬化型絶縁樹脂３を塗布する。
回路基板２にはガラス等の光透過性基板が用いられ 光
硬化型絶縁樹脂３にはエポキシ系やアクリル系等の樹脂
が用いられる。次に 前記光硬化型絶縁樹脂３を塗布し
た回路基板２上に突起電極を形成した半導体チップをフ
ェイスダウンで搭載し 半導体チップ５の突起電極６と
回路基板２の配線電極１とを位置合わせを行う（第３図
−（Ｂ））。位置合わせ後、加圧治具４で半導体チップ
５を回路基板２に加圧する。この際 光硬化性絶縁樹脂
３は加圧により半導体チップ５の周囲に押し出され半導
体チップ５の突起電極６と回路基板２の配線電極ｌは接
触し 電気的に接続する。この状態において回路基板２
の裏面より紫外線７を照射して光硬化性絶縁樹脂を硬化
させる（第３図−（Ｃ））。光硬化性絶縁樹脂の硬化後
、加圧を解除しても半導体チップ５の接続電極６と回路
基板２との配線電極１と１よ お互いの電極同志を接触
させたまま、光硬化型絶縁樹脂３の硬化収縮により両者
電極の電気的接続は保持され 半導体チップ５は回路基
板２に搭載されるものであった（第３図−（Ｄ））。
硬化型絶縁樹脂３にはエポキシ系やアクリル系等の樹脂
が用いられる。次に 前記光硬化型絶縁樹脂３を塗布し
た回路基板２上に突起電極を形成した半導体チップをフ
ェイスダウンで搭載し 半導体チップ５の突起電極６と
回路基板２の配線電極１とを位置合わせを行う（第３図
−（Ｂ））。位置合わせ後、加圧治具４で半導体チップ
５を回路基板２に加圧する。この際 光硬化性絶縁樹脂
３は加圧により半導体チップ５の周囲に押し出され半導
体チップ５の突起電極６と回路基板２の配線電極ｌは接
触し 電気的に接続する。この状態において回路基板２
の裏面より紫外線７を照射して光硬化性絶縁樹脂を硬化
させる（第３図−（Ｃ））。光硬化性絶縁樹脂の硬化後
、加圧を解除しても半導体チップ５の接続電極６と回路
基板２との配線電極１と１よ お互いの電極同志を接触
させたまま、光硬化型絶縁樹脂３の硬化収縮により両者
電極の電気的接続は保持され 半導体チップ５は回路基
板２に搭載されるものであった（第３図−（Ｄ））。
発明が解決しようとする課題
しかしなか板 前記のような構成で（よ 回路基板がセ
ラミツ久 ホーロー等の不透明な場合、回路基板を透過
させて紫外線を光硬化性絶縁樹脂に照射すること出来ず
、従来方法の回路基板裏面から紫外線照射による光硬化
性絶縁樹脂の硬化は不可能である。従って、紫外線照射
は回路基板の半導体チップ搭載面すなわ板 半導体チッ
プの裏面から行う必要があり、そのため光硬化性絶縁樹
脂は半導体チップの周囲から押し出された光硬化性絶縁
樹脂のみが硬化され 回路基板間に介在した光硬化性絶
縁樹脂には紫外線が及ばないたム 未硬化状態となる。
ラミツ久 ホーロー等の不透明な場合、回路基板を透過
させて紫外線を光硬化性絶縁樹脂に照射すること出来ず
、従来方法の回路基板裏面から紫外線照射による光硬化
性絶縁樹脂の硬化は不可能である。従って、紫外線照射
は回路基板の半導体チップ搭載面すなわ板 半導体チッ
プの裏面から行う必要があり、そのため光硬化性絶縁樹
脂は半導体チップの周囲から押し出された光硬化性絶縁
樹脂のみが硬化され 回路基板間に介在した光硬化性絶
縁樹脂には紫外線が及ばないたム 未硬化状態となる。
そのたべ 回路基板と半導体チップ間に介在した光硬化
性絶縁樹脂を硬化させるための加熱工程が必要となム
それにより半導体装置の製造工程数が増加し 製造コス
トが著しく上昇すも また 加熱工程で半導体チップ上
に形成した半導体素子特性が劣化し 半導体装置の信頼
性を著しく低下させるなどの問題点かあっ總このたべ
ガラス等に比べて熱伝導性等の特性に優れたセラミック
や、ホーロー等の不透明基板を用いることが困難となり
、発熱量が大きい半導体チップへの適用が制限されるな
どの問題点があっち 本発明はかかる点に鑑へ 半導体チップと回路基板間に
介在する光硬化型絶縁樹脂を加熱硬化させることなく、
従来工程の紫外線照射によって完全硬化させることによ
り工程数を増加することなく、信頼性が極めて高い半導
体装置の製造方法を提供することにあム 課題を解決するための手段 本発明は 半導体チップと回路基板間に介在する未硬化
の光硬化型絶縁樹脂を硬化させる手段として、回路基板
に半導体チップを搭載する際に光ファイバーを半導体チ
ップと回路基板間に挟み込へ 前記光フアイバー内に紫
外線を透過させて半導体チップと回路基板間に介在した
光硬化型絶縁樹脂を同時に硬化させ、未硬化の光硬化性
絶縁樹脂を加熱硬化させることなく、従来工程の紫外線
照射によって完全硬化させることにより工程数を増加さ
せることなく、不透明な回路基板であっても適用が可能
となり、加熱による半導体素子特性の劣化がない信頼性
が極めて高い半導体装置を極めて低コストに実現可能と
なる。
性絶縁樹脂を硬化させるための加熱工程が必要となム
それにより半導体装置の製造工程数が増加し 製造コス
トが著しく上昇すも また 加熱工程で半導体チップ上
に形成した半導体素子特性が劣化し 半導体装置の信頼
性を著しく低下させるなどの問題点かあっ總このたべ
ガラス等に比べて熱伝導性等の特性に優れたセラミック
や、ホーロー等の不透明基板を用いることが困難となり
、発熱量が大きい半導体チップへの適用が制限されるな
どの問題点があっち 本発明はかかる点に鑑へ 半導体チップと回路基板間に
介在する光硬化型絶縁樹脂を加熱硬化させることなく、
従来工程の紫外線照射によって完全硬化させることによ
り工程数を増加することなく、信頼性が極めて高い半導
体装置の製造方法を提供することにあム 課題を解決するための手段 本発明は 半導体チップと回路基板間に介在する未硬化
の光硬化型絶縁樹脂を硬化させる手段として、回路基板
に半導体チップを搭載する際に光ファイバーを半導体チ
ップと回路基板間に挟み込へ 前記光フアイバー内に紫
外線を透過させて半導体チップと回路基板間に介在した
光硬化型絶縁樹脂を同時に硬化させ、未硬化の光硬化性
絶縁樹脂を加熱硬化させることなく、従来工程の紫外線
照射によって完全硬化させることにより工程数を増加さ
せることなく、不透明な回路基板であっても適用が可能
となり、加熱による半導体素子特性の劣化がない信頼性
が極めて高い半導体装置を極めて低コストに実現可能と
なる。
作用
光ファイバーに紫外線を通過させて、半導体チップと回
路基板間に介在した光硬化型絶縁樹脂に照射させること
により光硬化性絶縁樹脂の加熱硬化工程が不要となる。
路基板間に介在した光硬化型絶縁樹脂に照射させること
により光硬化性絶縁樹脂の加熱硬化工程が不要となる。
実施例
本発明の実施例を第１図を用いて詳しく説明すも 第１
図（Ａ）において、実装する半導体チップの突起電極と
相対する配線電極１１が形成された回路基板１２上に光
硬化性絶縁樹脂１３を塗布すム 光硬化性絶縁樹脂１３
にはエポキシ系やアクリル系等の絶縁樹脂を用いること
が出来 前記光硬化性絶縁樹脂１３の塗布後、半導体チ
ップ搭載領域に光ファイバー１４を位置固定させる。前
記光硬化性絶縁樹脂１３および、光ファイバー１４を位
置固定させた回路基板１２上に半導体チップ１６をフェ
ースダウンで搭載し 半導体チップ１６の突起電極１７
と回路基板１２の配線電極ｌｌとを位置合わせを行う（
第１図（Ｂ））。両者電極の位置合わせ終了紘 加圧治
具１５で半導体チップ１６を回路基板１２へ加圧する。
図（Ａ）において、実装する半導体チップの突起電極と
相対する配線電極１１が形成された回路基板１２上に光
硬化性絶縁樹脂１３を塗布すム 光硬化性絶縁樹脂１３
にはエポキシ系やアクリル系等の絶縁樹脂を用いること
が出来 前記光硬化性絶縁樹脂１３の塗布後、半導体チ
ップ搭載領域に光ファイバー１４を位置固定させる。前
記光硬化性絶縁樹脂１３および、光ファイバー１４を位
置固定させた回路基板１２上に半導体チップ１６をフェ
ースダウンで搭載し 半導体チップ１６の突起電極１７
と回路基板１２の配線電極ｌｌとを位置合わせを行う（
第１図（Ｂ））。両者電極の位置合わせ終了紘 加圧治
具１５で半導体チップ１６を回路基板１２へ加圧する。
この除光硬化性絶縁樹脂３は加圧により半導体チップ１
６の周囲に押し出され 半導体チップ１６の突起電極１
７と回路基板１２の配線電極１１は接触し電気的に接続
する一人 光ファイバーは半導体チップ１６と回路基板
１２の間に光硬化性絶縁樹脂１３と共に挟まれ かつ光
硬化性絶縁樹脂内１３に埋め込まれた状態となる。 （
第１図（Ｃ））。
６の周囲に押し出され 半導体チップ１６の突起電極１
７と回路基板１２の配線電極１１は接触し電気的に接続
する一人 光ファイバーは半導体チップ１６と回路基板
１２の間に光硬化性絶縁樹脂１３と共に挟まれ かつ光
硬化性絶縁樹脂内１３に埋め込まれた状態となる。 （
第１図（Ｃ））。
この状態において半導体チップ１２の裏面より紫外線１
８を照射させ半導体チップ１６の周囲に押し出された光
硬化型絶縁樹脂１３を硬化させる（第１図（Ｄ））。次
く 前記半導体チップ１６と回路基板１２間の光硬化型
絶縁樹脂１３内に埋め込まれた光フアイバー１４内に紫
外線１８を通過させ、半導体チップ１６と回路基板１２
間に介在する未硬化の光硬化型絶縁樹脂１３に紫外線１
８を照射させ、硬化させる。な耘 光ファイバーへの紫
外線の透過は前記 半導体チップ１２の裏面から紫外線
１８を照射させると同時でもよいことは言うまでもない
（第１図（Ｅ））。光硬化性絶縁樹脂の硬化後加圧治具
１５による加圧を解除し 半導体チップ１６と回路基板
１２間の光硬化型絶縁樹脂１３に埋め込まれた光ファイ
バー１４を除去する（第１図（Ｆ））。
８を照射させ半導体チップ１６の周囲に押し出された光
硬化型絶縁樹脂１３を硬化させる（第１図（Ｄ））。次
く 前記半導体チップ１６と回路基板１２間の光硬化型
絶縁樹脂１３内に埋め込まれた光フアイバー１４内に紫
外線１８を通過させ、半導体チップ１６と回路基板１２
間に介在する未硬化の光硬化型絶縁樹脂１３に紫外線１
８を照射させ、硬化させる。な耘 光ファイバーへの紫
外線の透過は前記 半導体チップ１２の裏面から紫外線
１８を照射させると同時でもよいことは言うまでもない
（第１図（Ｅ））。光硬化性絶縁樹脂の硬化後加圧治具
１５による加圧を解除し 半導体チップ１６と回路基板
１２間の光硬化型絶縁樹脂１３に埋め込まれた光ファイ
バー１４を除去する（第１図（Ｆ））。
光ファイバーの除去方法は 光ファイバーに第２図（Ａ
）に示すとおり、光ファイバー１４の表面の外装皮膜１
９をふっ素樹脂にすることにより容易に光硬化性絶縁樹
脂１３から引き抜くことが可能となる。又 光ファイバ
ー１４を半導体チップ周辺部から切断工具（図示せず）
を用いて切断し 先端部のみを光硬化性絶縁樹脂１３中
に埋め込んだ状態で半導体チップ１６の周辺部より除去
することも可能である（第１図（Ｇ））。光硬化性絶縁
樹脂１３を光硬化後、半導体チップ１６の突起電極１７
と回路基板１２との配線電極１１とは お互いの電極同
志を接触させたまま、光硬化性絶縁樹脂１３の硬化収縮
により両者電極の電気的接続が保持され 半導体チップ
１６は回路基板１２に搭載されるものであも 一方、半
導体チップ１６と回路基板１２間に介在した光硬化性絶
縁樹脂１３を効果的に硬化させるための光ファイバー１
４の先端形状として、第２図に示す形状を用いることが
可能であ４ 第２図（Ａ）は光フアイバー群１４の一本
一本の先端が斜めのテーパー状２０にカットされている
もので、カットされた断面から広範囲に紫外線１８を照
射出来るものであも 同様にして第２図（Ｂ）も先端形
状を球面状２１に成形することにより広範囲な紫外線１
８照射を可能とすし 極めて効果的か−短時間に光硬化
性絶縁樹脂の硬化を行うことが出来るものであａ さら
く 第２図（Ｃ）は先端部から所定の領域のみに外装皮
膜の未形成領域２２を設置す、これにより先端部以外か
らでも紫外線１８の照射が可能となり、極めて広範囲に
照射させることが出来 光硬化性絶縁樹脂１３の光硬化
短時間に行うことが可能となも 発明の効果 以上の説明で明らかなとおり、本発明によれば光硬化性
絶縁樹脂を塗布した回路基板上に紫外線を通過させる光
ファイバーを半導体チップ搭載領域に位置させることで
、前記光フアイバー上に半導体チップを圧接、光硬化性
絶縁樹脂に紫外線照射での硬化時、前記光フアイバー内
にも紫外線を通過させて半導体チップと回路基板間に介
在した光硬化性絶縁樹脂を同時に硬化させることで、半
導体チップ及び、回路基板間の未硬化の光硬化性絶縁樹
脂の加熱硬化が不要となり、工程数を増加させることな
く、信頼性が極めて高い半導体装置を低コストで得るこ
とが出来も 又 ガラス等に比べて熱伝導性等の特性に
優れたセラミックや、ホーロー等の不透明で熱放散性か
つ誘電率の優れた高機能な回路基板の使用が可能となり
、動作速度が高速で大電力かつ大面積な半導体チップの
適用が行え 高性能・高機能な半導体装置の実現が可能
となり、電子機器の小型高機能化が容易となム
）に示すとおり、光ファイバー１４の表面の外装皮膜１
９をふっ素樹脂にすることにより容易に光硬化性絶縁樹
脂１３から引き抜くことが可能となる。又 光ファイバ
ー１４を半導体チップ周辺部から切断工具（図示せず）
を用いて切断し 先端部のみを光硬化性絶縁樹脂１３中
に埋め込んだ状態で半導体チップ１６の周辺部より除去
することも可能である（第１図（Ｇ））。光硬化性絶縁
樹脂１３を光硬化後、半導体チップ１６の突起電極１７
と回路基板１２との配線電極１１とは お互いの電極同
志を接触させたまま、光硬化性絶縁樹脂１３の硬化収縮
により両者電極の電気的接続が保持され 半導体チップ
１６は回路基板１２に搭載されるものであも 一方、半
導体チップ１６と回路基板１２間に介在した光硬化性絶
縁樹脂１３を効果的に硬化させるための光ファイバー１
４の先端形状として、第２図に示す形状を用いることが
可能であ４ 第２図（Ａ）は光フアイバー群１４の一本
一本の先端が斜めのテーパー状２０にカットされている
もので、カットされた断面から広範囲に紫外線１８を照
射出来るものであも 同様にして第２図（Ｂ）も先端形
状を球面状２１に成形することにより広範囲な紫外線１
８照射を可能とすし 極めて効果的か−短時間に光硬化
性絶縁樹脂の硬化を行うことが出来るものであａ さら
く 第２図（Ｃ）は先端部から所定の領域のみに外装皮
膜の未形成領域２２を設置す、これにより先端部以外か
らでも紫外線１８の照射が可能となり、極めて広範囲に
照射させることが出来 光硬化性絶縁樹脂１３の光硬化
短時間に行うことが可能となも 発明の効果 以上の説明で明らかなとおり、本発明によれば光硬化性
絶縁樹脂を塗布した回路基板上に紫外線を通過させる光
ファイバーを半導体チップ搭載領域に位置させることで
、前記光フアイバー上に半導体チップを圧接、光硬化性
絶縁樹脂に紫外線照射での硬化時、前記光フアイバー内
にも紫外線を通過させて半導体チップと回路基板間に介
在した光硬化性絶縁樹脂を同時に硬化させることで、半
導体チップ及び、回路基板間の未硬化の光硬化性絶縁樹
脂の加熱硬化が不要となり、工程数を増加させることな
く、信頼性が極めて高い半導体装置を低コストで得るこ
とが出来も 又 ガラス等に比べて熱伝導性等の特性に
優れたセラミックや、ホーロー等の不透明で熱放散性か
つ誘電率の優れた高機能な回路基板の使用が可能となり
、動作速度が高速で大電力かつ大面積な半導体チップの
適用が行え 高性能・高機能な半導体装置の実現が可能
となり、電子機器の小型高機能化が容易となム
第１図は本発明の一実施例における半導体装置の製造方
法の工程断面図 第２図は本発明の半導体装置の製造方
法で用いる光フアイバー群の先端形状医 第３図は従来
の半導体装置の製造方法の工程断面図であも １１・・・突起電極 １２・・・回路基板 １３・・・
光硬化性絶縁樹脂 １４・・・光ファイパス １５・・
・加圧治具 １６・・・半導体チップ、 １７・・・接
続電極 １８・・・紫外ＩＬ １９・・・外装皮罠
２０・・・テーパー皿２１・・・球皿 ２２・・・外装
皮膜未形成領篤代理人の氏名 弁理士 粟野 重孝 は
か１名（Ｇ） ｌ？回務本板
法の工程断面図 第２図は本発明の半導体装置の製造方
法で用いる光フアイバー群の先端形状医 第３図は従来
の半導体装置の製造方法の工程断面図であも １１・・・突起電極 １２・・・回路基板 １３・・・
光硬化性絶縁樹脂 １４・・・光ファイパス １５・・
・加圧治具 １６・・・半導体チップ、 １７・・・接
続電極 １８・・・紫外ＩＬ １９・・・外装皮罠
２０・・・テーパー皿２１・・・球皿 ２２・・・外装
皮膜未形成領篤代理人の氏名 弁理士 粟野 重孝 は
か１名（Ｇ） ｌ？回務本板
Claims (4)
- （１）半導体チップの接続電極と相対する配線電極を形
成した回路基板上に光硬化性絶縁樹脂を塗布する工程と
、前記回路基板の半導体チップの搭載領域に光ファイバ
ーを設置する工程と、前記絶縁樹脂が塗布された回路基
板上に前記半導体チップの接続電極を下面にして保持し
、前記回路基板の配線電極と前記半導体チップの接続電
極とを位置合わせする工程と前記半導体チップを加圧し
、前記半導体チップの接続電極と前記回路基板の配線電
極とを接触させる工程と、前記半導体チップを回路基板
に加圧した状態で少なくとも半導体チップの裏面もしく
は周縁より紫外線を照射させ、前記光硬化型絶縁樹脂を
硬化されると同時に、前記光ファイバーから紫外線を照
射させて前記半導体チップと回路基板間に介在する光硬
化型絶縁樹脂を硬化させる工程と、前記光ファイバーを
前記半導体チップと前記回路基板間から除去する工程と
を供えてなることを特徴とする半導体装置の製造方法。 - （２）半導体チップと回路基板間から導出する光ファイ
バーを半導体チップ側面で切断することを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。 - （３）光ファイバーの先端形状がテーパーあるいは球面
であることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 - （４）光ファイバーの外装皮膜としてフッ素樹脂が形成
されたことを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196637A JPH0482240A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196637A JPH0482240A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482240A true JPH0482240A (ja) | 1992-03-16 |
Family
ID=16361082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2196637A Pending JPH0482240A (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482240A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526563A (en) * | 1994-03-10 | 1996-06-18 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing an electronic component |
| JP2006135248A (ja) * | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | 半導体チップのフリップチップ実装方法およびその実装装置 |
| WO2013052415A1 (en) * | 2011-10-07 | 2013-04-11 | Corning Incorporated | Systems and methods for performing photoreactions using light-diffusing optical fiber |
-
1990
- 1990-07-24 JP JP2196637A patent/JPH0482240A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526563A (en) * | 1994-03-10 | 1996-06-18 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing an electronic component |
| JP2006135248A (ja) * | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | 半導体チップのフリップチップ実装方法およびその実装装置 |
| JP4644469B2 (ja) * | 2004-11-09 | 2011-03-02 | 富士通株式会社 | 半導体チップのフリップチップ実装方法およびその実装装置 |
| WO2013052415A1 (en) * | 2011-10-07 | 2013-04-11 | Corning Incorporated | Systems and methods for performing photoreactions using light-diffusing optical fiber |
| US8492448B2 (en) | 2011-10-07 | 2013-07-23 | Corning Incorporated | Systems and methods for performing photoreactions using light-diffusing optical fiber |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010537B1 (ko) | 반도체 소자를 설치하는 방법 | |
| KR920010425B1 (ko) | 전극의 접속방법 | |
| JP2003197853A5 (ja) | ||
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| JP2903697B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPH0793343B2 (ja) | 半導体装置の製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| KR970053725A (ko) | 반도체 장치 | |
| JP2532825B2 (ja) | 半導体装置の製造方法 | |
| JPH04322439A (ja) | 半導体装置の製造方法 | |
| JPH01160029A (ja) | 半導体装置 | |
| JPH02155257A (ja) | 半導体実装装置 | |
| JPH01160030A (ja) | 半導体素子の実装方法 | |
| JPH0629349A (ja) | 半導体素子の実装方法 | |
| JP2986636B2 (ja) | マルチチップモジュールの実装方法 | |
| JPH02209741A (ja) | 半導体装置の実装方法 | |
| JPS63293840A (ja) | 実装体 | |
| JP2558512B2 (ja) | 半導体装置 | |
| JPH05259621A (ja) | 面実装型パッケージの実装方法 |