JP2986636B2 - マルチチップモジュールの実装方法 - Google Patents
マルチチップモジュールの実装方法Info
- Publication number
- JP2986636B2 JP2986636B2 JP5027709A JP2770993A JP2986636B2 JP 2986636 B2 JP2986636 B2 JP 2986636B2 JP 5027709 A JP5027709 A JP 5027709A JP 2770993 A JP2770993 A JP 2770993A JP 2986636 B2 JP2986636 B2 JP 2986636B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- electrode
- semiconductor
- pressing jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電極の一括接続方法に関
し、特に複数の半導体素子をフェイスダウンで接続する
実装方法に関するものである。
し、特に複数の半導体素子をフェイスダウンで接続する
実装方法に関するものである。
【０００２】
【従来の技術】近年、多くの電気製品にマイコンが内蔵
され、高機能化と自動化が進み、より使いやすくなって
きている。この背景には、半導体加工技術の著しい進歩
で、半導体素子の高集積化、１チップ化で、コストダウ
ンが進んでいることが大きな機動力になっている。これ
により、半導体素子は大型化、多ピン化され、これに伴
い半導体素子の接続方法も狭ピッチ化、多ピン化が求め
られるようになってきた。
され、高機能化と自動化が進み、より使いやすくなって
きている。この背景には、半導体加工技術の著しい進歩
で、半導体素子の高集積化、１チップ化で、コストダウ
ンが進んでいることが大きな機動力になっている。これ
により、半導体素子は大型化、多ピン化され、これに伴
い半導体素子の接続方法も狭ピッチ化、多ピン化が求め
られるようになってきた。
【０００３】その中で最もこのニーズに答える接続方法
として、半導体素子をフェイスダウンで一括接続するい
わゆるフリップチップ方式が挙げられる。その中でも半
導体素子と配線基板間に光硬化性絶縁樹脂を介在させ、
半導体素子を加圧することにより電気的接続を行うＭＢ
Ｂ（マイクロバンプボンディング）法が最も高密度な接
続方式である。
として、半導体素子をフェイスダウンで一括接続するい
わゆるフリップチップ方式が挙げられる。その中でも半
導体素子と配線基板間に光硬化性絶縁樹脂を介在させ、
半導体素子を加圧することにより電気的接続を行うＭＢ
Ｂ（マイクロバンプボンディング）法が最も高密度な接
続方式である。
【０００４】最近では、さらに実装密度を上げる方法と
して、一枚の配線基板に多数の半導体素子を実装し、そ
の基板を一つのモジュールとして扱うマルチチップモジ
ュール（ＭＣＭ）も実用化の段階に来ている。
して、一枚の配線基板に多数の半導体素子を実装し、そ
の基板を一つのモジュールとして扱うマルチチップモジ
ュール（ＭＣＭ）も実用化の段階に来ている。
【０００５】以下に従来のＭＣＭの接続方法の一例につ
いて説明する。図３はＭＢＢ実装の断面構造を示してい
る。図３において、１は半導体素子、３は配線基板、７
は光硬化性絶縁樹脂（以下樹脂）、９は加圧治具、１０
は照射光である。電極２を有する半導体素子１と電極４
を有する配線基板３との間に樹脂７を塗布して、加圧治
具９により半導体素子１を加圧し、照射光１０により樹
脂７を硬化させ、その後加圧を解除する事により、半導
体素子１の電極２と配線基板３の電極４とを、上記樹脂
７の硬化の際に発生する収縮応力によって圧接、電気的
に接続する。マルチチップモジュールとするには、さら
に前記の工程を繰り返し行い、複数の半導体素子を実装
していく。通常マルチチップモジュールには、複数の品
種の半導体素子が使用されるが、品種毎に形状や大きさ
が異なる。
いて説明する。図３はＭＢＢ実装の断面構造を示してい
る。図３において、１は半導体素子、３は配線基板、７
は光硬化性絶縁樹脂（以下樹脂）、９は加圧治具、１０
は照射光である。電極２を有する半導体素子１と電極４
を有する配線基板３との間に樹脂７を塗布して、加圧治
具９により半導体素子１を加圧し、照射光１０により樹
脂７を硬化させ、その後加圧を解除する事により、半導
体素子１の電極２と配線基板３の電極４とを、上記樹脂
７の硬化の際に発生する収縮応力によって圧接、電気的
に接続する。マルチチップモジュールとするには、さら
に前記の工程を繰り返し行い、複数の半導体素子を実装
していく。通常マルチチップモジュールには、複数の品
種の半導体素子が使用されるが、品種毎に形状や大きさ
が異なる。
【０００６】図４はその従来例のマルチチップモジュー
ルの実装工程断面図を示している。半導体素子１ａ、１
ｂ、１ｃのいずれよりも大きな加圧面を持つ加圧治具９
で半導体素子１ａ、１ｂ、１ｃを順次実装していく。図
４（ｂ）において、半導体素子１ａを実装した後、半導
体素子１ｂを加圧する際、加圧治具９に半導体素子１ａ
が接触し、半導体素子１ｂは加圧不良を生じてしまう。
一般的に半導体素子の厚みは１０〜２０μｍのばらつき
を持っているためである。これを対策する為、加圧治具
は品種毎に合わせて作られる。
ルの実装工程断面図を示している。半導体素子１ａ、１
ｂ、１ｃのいずれよりも大きな加圧面を持つ加圧治具９
で半導体素子１ａ、１ｂ、１ｃを順次実装していく。図
４（ｂ）において、半導体素子１ａを実装した後、半導
体素子１ｂを加圧する際、加圧治具９に半導体素子１ａ
が接触し、半導体素子１ｂは加圧不良を生じてしまう。
一般的に半導体素子の厚みは１０〜２０μｍのばらつき
を持っているためである。これを対策する為、加圧治具
は品種毎に合わせて作られる。
【０００７】図５はその従来例のマルチチップモジュー
ルの実装工程断面図を示している。半導体素子１ａを実
装する場合には半導体素子１ａと同じ大きさの加圧面を
持つ加圧治具９ａを使用し、半導体素子１ｂを実装する
場合には半導体素子１ｂと同じ大きさの加圧面を持つ加
圧治具９ｂを使用する。すなわち、半導体素子１品種に
１つの加圧治具を必要とし、加圧治具の交換に伴う生産
性の低下で、設備コストの増加を招き大変コストの高い
ものになる。
ルの実装工程断面図を示している。半導体素子１ａを実
装する場合には半導体素子１ａと同じ大きさの加圧面を
持つ加圧治具９ａを使用し、半導体素子１ｂを実装する
場合には半導体素子１ｂと同じ大きさの加圧面を持つ加
圧治具９ｂを使用する。すなわち、半導体素子１品種に
１つの加圧治具を必要とし、加圧治具の交換に伴う生産
性の低下で、設備コストの増加を招き大変コストの高い
ものになる。
【０００８】
【発明が解決しようとする課題】したがって上記の構成
では、加圧治具は品種毎に合わせて作られ、実装装置は
品種数だけの加圧治具と保持部材を備えていなければな
らなく、実装装置が大がかりで高額になるという問題点
を有していた。本発明はこれら上記の従来の問題点を解
決するもので、１台の実装装置に１組の加圧治具と保持
部材で複数の品種に対応するマルチチップモジュールの
実装方法を提供することを目的とする。
では、加圧治具は品種毎に合わせて作られ、実装装置は
品種数だけの加圧治具と保持部材を備えていなければな
らなく、実装装置が大がかりで高額になるという問題点
を有していた。本発明はこれら上記の従来の問題点を解
決するもので、１台の実装装置に１組の加圧治具と保持
部材で複数の品種に対応するマルチチップモジュールの
実装方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の実装方法は、配線基板あるいは半導体素子
表面に、絶縁性樹脂を塗布し、配線基板の電極と半導体
素子の電極を一致させ、半導体素子を配線基板に設置す
る工程Ａと、半導体素子を加圧治具で加圧し、半導体素
子の電極を配線基板の電極を電気的に接続させ、半導体
素子を加圧した状態で絶縁性樹脂を硬化し、その後加圧
を除去し、半導体素子を配線基板に固定すると共に、電
気的に接続する工程Ｂにて、工程Ａ、工程Ｂの繰り返し
により、厚みの異なる複数の半導体素子を厚みの薄い半
導体素子より順に同一の加圧治具で配線基板に接続する
という構成を備えたものである。
めに本発明の実装方法は、配線基板あるいは半導体素子
表面に、絶縁性樹脂を塗布し、配線基板の電極と半導体
素子の電極を一致させ、半導体素子を配線基板に設置す
る工程Ａと、半導体素子を加圧治具で加圧し、半導体素
子の電極を配線基板の電極を電気的に接続させ、半導体
素子を加圧した状態で絶縁性樹脂を硬化し、その後加圧
を除去し、半導体素子を配線基板に固定すると共に、電
気的に接続する工程Ｂにて、工程Ａ、工程Ｂの繰り返し
により、厚みの異なる複数の半導体素子を厚みの薄い半
導体素子より順に同一の加圧治具で配線基板に接続する
という構成を備えたものである。
【００１０】
【作用】本発明は上記の構成によって、隣接する半導体
素子のうち、先に実装された半導体素子の厚みより後で
実装する半導体素子の厚みの方が厚く、後で実装する半
導体素子を加圧する際に、加圧治具が先に実装された半
導体素子に接触し加圧不良を起こすことなく、大きさ形
状の異なる複数の品種の半導体素子をいずれの半導体素
子よりも大きな加圧面を持つ同一の加圧治具で加圧する
という目的が達成できる。
素子のうち、先に実装された半導体素子の厚みより後で
実装する半導体素子の厚みの方が厚く、後で実装する半
導体素子を加圧する際に、加圧治具が先に実装された半
導体素子に接触し加圧不良を起こすことなく、大きさ形
状の異なる複数の品種の半導体素子をいずれの半導体素
子よりも大きな加圧面を持つ同一の加圧治具で加圧する
という目的が達成できる。
【００１１】
【実施例】以下本発明の実装方法の一実施例について、
図面を参照しながら説明する。
図面を参照しながら説明する。
【００１２】図１は本発明の実施例における実装方法の
工程断面図を示すものである。図１（ａ）において、１
は半導体素子、２は半導体素子に形成された電極で例え
ばAu突起電極、３は配線基板、４は配線基板に形成され
た電極、７は樹脂、８は配線基板の保持部材、９は加圧
治具、１０は照射光である。
工程断面図を示すものである。図１（ａ）において、１
は半導体素子、２は半導体素子に形成された電極で例え
ばAu突起電極、３は配線基板、４は配線基板に形成され
た電極、７は樹脂、８は配線基板の保持部材、９は加圧
治具、１０は照射光である。
【００１３】配線基板３上の半導体素子１ａの実装領域
に樹脂７を塗布し、半導体素子１ａの電極２と配線基板
３の電極４とを位置合わせし、半導体素子１ａを半導体
素子１ａ、１ｂ、１ｃのいずれよりも大きな加圧面を持
つ加圧治具９を用いて加圧する。この時、樹脂７は半導
体素子１の側へ塗布しても良い。この加圧により樹脂７
は、半導体素子１ａの電極２と配線基板３の電極４の間
から押し出され、電極２と電極４は直接接触し、電気的
に接続される。
に樹脂７を塗布し、半導体素子１ａの電極２と配線基板
３の電極４とを位置合わせし、半導体素子１ａを半導体
素子１ａ、１ｂ、１ｃのいずれよりも大きな加圧面を持
つ加圧治具９を用いて加圧する。この時、樹脂７は半導
体素子１の側へ塗布しても良い。この加圧により樹脂７
は、半導体素子１ａの電極２と配線基板３の電極４の間
から押し出され、電極２と電極４は直接接触し、電気的
に接続される。
【００１４】次に、この加圧を維持し、電極２と電極４
が電気的に接続された状態で、照射光１０を配線基板側
もしくは半導体素子側から照射し、樹脂７を硬化させる
と、半導体素子１と配線基板３は樹脂７の接着力で固定
され、電極２と電極４は樹脂７の硬化反応時の収縮力で
電気的な接続が維持される。硬化後加圧治具９を除去し
ても、樹脂７の接着力と収縮力により、電極２と電極４
は電気的な接続が維持される。半導体素子１の電極２は
たとえばAu突起電極であるが、あるいはこの突起電極は
配線基板３の電極４に設けても良い。
が電気的に接続された状態で、照射光１０を配線基板側
もしくは半導体素子側から照射し、樹脂７を硬化させる
と、半導体素子１と配線基板３は樹脂７の接着力で固定
され、電極２と電極４は樹脂７の硬化反応時の収縮力で
電気的な接続が維持される。硬化後加圧治具９を除去し
ても、樹脂７の接着力と収縮力により、電極２と電極４
は電気的な接続が維持される。半導体素子１の電極２は
たとえばAu突起電極であるが、あるいはこの突起電極は
配線基板３の電極４に設けても良い。
【００１５】次に、図１（ｂ）において、半導体素子１
ａに隣接した半導体素子１ｂを同一の加圧治具９を用い
て同様に加圧し樹脂７を硬化する。この時、半導体素子
１ｂの厚みは半導体素子１ａよりも厚くしておく。
ａに隣接した半導体素子１ｂを同一の加圧治具９を用い
て同様に加圧し樹脂７を硬化する。この時、半導体素子
１ｂの厚みは半導体素子１ａよりも厚くしておく。
【００１６】図２は、半導体素子１ａ、１ｂ、１ｃのそ
れぞれの厚みの関係を示したものである。ここでは、半
導体素子１ａ、１ｂ、１ｃの順番で実装していくが、半
導体素子の厚みは、１ａ、１ｂ，１ｃの順番で厚くなっ
ている。一般に半導体素子を製造する時に用いられるシ
リコンウエハの厚み１１は、ウエハ状態での機械的強度
を確保するために厚く設定されるが、実際に使用する場
合には、実装厚を薄くするために半導体素子の裏面を研
磨する。半導体素子の厚みは、半導体素子裏面の研磨の
際に、半導体素子の品種毎に研磨量を変化させることに
より実現できる。
れぞれの厚みの関係を示したものである。ここでは、半
導体素子１ａ、１ｂ、１ｃの順番で実装していくが、半
導体素子の厚みは、１ａ、１ｂ，１ｃの順番で厚くなっ
ている。一般に半導体素子を製造する時に用いられるシ
リコンウエハの厚み１１は、ウエハ状態での機械的強度
を確保するために厚く設定されるが、実際に使用する場
合には、実装厚を薄くするために半導体素子の裏面を研
磨する。半導体素子の厚みは、半導体素子裏面の研磨の
際に、半導体素子の品種毎に研磨量を変化させることに
より実現できる。
【００１７】一例を挙げると、通常裏面研磨後の半導体
素子の厚みのばらつきは、１０〜２０μｍあるため、実
施例においては半導体素子１ｂは半導体素子１ａより３
０〜４０μｍ研磨量を少なくし、結果として半導体素子
１ｂの厚み１１ｂは半導体素子１ａの厚み１１ａより３
０〜４０μｍ厚くなる。
素子の厚みのばらつきは、１０〜２０μｍあるため、実
施例においては半導体素子１ｂは半導体素子１ａより３
０〜４０μｍ研磨量を少なくし、結果として半導体素子
１ｂの厚み１１ｂは半導体素子１ａの厚み１１ａより３
０〜４０μｍ厚くなる。
【００１８】このように半導体素子の厚みに差異を設け
ることにより、図１（ｂ）において、半導体素子１ｂを
加圧する際に半導体素子１ａに加圧治具９が接触しない
ため、半導体素子１ｂは加圧不良を起こさずに済む。以
降も同様に、半導体素子１ｂに隣接した半導体素子１ｃ
を同一の加圧治具９を用いて加圧し樹脂７を硬化してい
く。したがって、加圧治具９は半導体素子の品種間で大
きさや形状がどのように変わっても、同一の治具で対応
できるわけである。
ることにより、図１（ｂ）において、半導体素子１ｂを
加圧する際に半導体素子１ａに加圧治具９が接触しない
ため、半導体素子１ｂは加圧不良を起こさずに済む。以
降も同様に、半導体素子１ｂに隣接した半導体素子１ｃ
を同一の加圧治具９を用いて加圧し樹脂７を硬化してい
く。したがって、加圧治具９は半導体素子の品種間で大
きさや形状がどのように変わっても、同一の治具で対応
できるわけである。
【００１９】
【発明の効果】以上のように本発明は、下記の効果があ
る。 （ａ）１台の実装装置に１組の加圧治具と保持部材があ
るだけで大きさ形状の異なる複数の品種の半導体素子の
実装ができることから、実装装置はシンプルで安価にす
ることができる。また、加圧治具と保持部材は１組しか
ないため、その維持管理も最小限で済む。 （ｂ）１つのマルチチップモジュールを完成させるあた
り、加圧治具の交換をせずに異なる品種の半導体素子を
連続的に実装できるため、実装装置のタクトを向上させ
ることができる。 （ｃ）加圧治具の加圧面は使用する半導体素子の大きさ
より大きければよいので、大きめの加圧面を持つ加圧治
具を設計しておけば、機種切り替えや品種切り替えによ
る加圧治具の調整をいっさい必要としない。
る。 （ａ）１台の実装装置に１組の加圧治具と保持部材があ
るだけで大きさ形状の異なる複数の品種の半導体素子の
実装ができることから、実装装置はシンプルで安価にす
ることができる。また、加圧治具と保持部材は１組しか
ないため、その維持管理も最小限で済む。 （ｂ）１つのマルチチップモジュールを完成させるあた
り、加圧治具の交換をせずに異なる品種の半導体素子を
連続的に実装できるため、実装装置のタクトを向上させ
ることができる。 （ｃ）加圧治具の加圧面は使用する半導体素子の大きさ
より大きければよいので、大きめの加圧面を持つ加圧治
具を設計しておけば、機種切り替えや品種切り替えによ
る加圧治具の調整をいっさい必要としない。
【図１】本発明のマルチチップモジュールの実装方法の
一実施例を示す工程断面図
一実施例を示す工程断面図
【図２】同実施例において用いる半導体素子の断面図
【図３】モジュールの実装状態を示す断面図
【図４】従来の実装方法を示す工程断面図
【図５】従来の実装方法における課題の説明図
１ 半導体素子 ２ 電極 ３ 配線基板 ４ 電極 ７ 光硬化性絶縁樹脂 ８ 保持部材 ９ 加圧治具 １０ 照射光
Claims (2)
- 【請求項１】配線基板あるいは半導体素子の表面に、絶
縁性樹脂を塗布し、前記配線基板の電極と前記半導体素
子の電極を一致させ、前記半導体素子を前記配線基板に
設置する工程Ａ、 前記半導体素子を加圧治具で加圧し、前記半導体素子の
電極と前記配線基板の電極を電気的に接続させ、前記半
導体素子を前記加圧治具で加圧した状態で前記絶縁性樹
脂を硬化し、その後、前記加圧を除去し、前記半導体素
子を前記配線基板に固定すると共に、前記半導体素子の
電極と前記配線基板の電極を電気的に接続する工程Ｂを
具備し、 前記工程Ａ、前記工程Ｂの繰り返しにより、厚みの異な
る複数の半導体素子を前記半導体素子の中で厚みの薄い
半導体素子より順に同一の加圧治具で前記配線基板に接
続することを特徴とするマルチチップモジュールの実装
方法。 - 【請求項２】半導体素子の裏面をあらかじめ研磨により
削り、前記半導体素子の厚さに差異を設けることを特徴
とする請求項１記載のマルチチップモジュールの実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5027709A JP2986636B2 (ja) | 1993-02-17 | 1993-02-17 | マルチチップモジュールの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5027709A JP2986636B2 (ja) | 1993-02-17 | 1993-02-17 | マルチチップモジュールの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244238A JPH06244238A (ja) | 1994-09-02 |
| JP2986636B2 true JP2986636B2 (ja) | 1999-12-06 |
Family
ID=12228530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5027709A Expired - Fee Related JP2986636B2 (ja) | 1993-02-17 | 1993-02-17 | マルチチップモジュールの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2986636B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3936191B2 (ja) * | 1999-12-10 | 2007-06-27 | 株式会社ルネサステクノロジ | 半導体モジュール |
| JP3878430B2 (ja) | 2001-04-06 | 2007-02-07 | 株式会社ルネサステクノロジ | 半導体装置 |
-
1993
- 1993-02-17 JP JP5027709A patent/JP2986636B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244238A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7112467B2 (en) | Structure and method for temporarily holding integrated circuit chips in accurate alignment | |
| US7618886B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN101355857A (zh) | 电子部件内置基板及其制造方法 | |
| JPH1041694A (ja) | 半導体素子の基板実装構造及びその実装方法 | |
| US20230369283A1 (en) | Manufacturing method of semiconductor package using jig | |
| JPH01160028A (ja) | 電極の接続方法 | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JP3914431B2 (ja) | 半導体装置の製造方法 | |
| JP4034468B2 (ja) | 半導体装置の製造方法 | |
| JP2986636B2 (ja) | マルチチップモジュールの実装方法 | |
| KR20040014166A (ko) | 회로장치의 연결 방법 및 이 회로장치의 어셈블리 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP4062305B2 (ja) | 半導体装置の製造方法 | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| JPH0671032B2 (ja) | 電子部品の実装装置 | |
| JP4943959B2 (ja) | 半導体装置 | |
| JPH0793343B2 (ja) | 半導体装置の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JP2827565B2 (ja) | 半導体装置の製造方法 | |
| JPH0629349A (ja) | 半導体素子の実装方法 | |
| JP2002026250A (ja) | 積層回路モジュールの製造方法 | |
| JP2002009111A (ja) | 半導体フリップ・チップの実装方法 | |
| JPH0864639A (ja) | 半導体装置の製造方法 | |
| JPH0637144A (ja) | 電極の接続方法 | |
| JPH0228946A (ja) | 半導体素子の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |