JPH0637144A - 電極の接続方法 - Google Patents
電極の接続方法Info
- Publication number
- JPH0637144A JPH0637144A JP19042692A JP19042692A JPH0637144A JP H0637144 A JPH0637144 A JP H0637144A JP 19042692 A JP19042692 A JP 19042692A JP 19042692 A JP19042692 A JP 19042692A JP H0637144 A JPH0637144 A JP H0637144A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- substrate
- jig
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の多ピン化に適したＭＢＢ方式に
おいて、小さな加圧力でも十分な接続特性が得られる接
続方法を提供することを目的とする。 【構成】 半導体素子２の電極１と配線基板４の電極３
との間に絶縁樹脂５を塗布し、加圧治具６により加圧接
触させた状態で、前記加圧治具６もしくは配線基板３の
保持部材８をＸ−Ｙ平面方向に移動させることにより、
前記加圧力７は従来より小さくできる。さらに、加圧力
７を維持した状態で、前記絶縁樹脂５を硬化させ、前記
加圧治具６を取去れば、前記配線基板４の電極３に半導
体素子２の電極１は従来通りの電気的接続が得られる。 【効果】 加圧力を小さくできることから、ボンディン
グ装置の変形を小さく抑えることができ、より高精度の
接続を実現できるばかりでなく、配線基板の平面度や電
極の厚さのばらつきの許容範囲を大きくして歩留り向上
を実現できる。
おいて、小さな加圧力でも十分な接続特性が得られる接
続方法を提供することを目的とする。 【構成】 半導体素子２の電極１と配線基板４の電極３
との間に絶縁樹脂５を塗布し、加圧治具６により加圧接
触させた状態で、前記加圧治具６もしくは配線基板３の
保持部材８をＸ−Ｙ平面方向に移動させることにより、
前記加圧力７は従来より小さくできる。さらに、加圧力
７を維持した状態で、前記絶縁樹脂５を硬化させ、前記
加圧治具６を取去れば、前記配線基板４の電極３に半導
体素子２の電極１は従来通りの電気的接続が得られる。 【効果】 加圧力を小さくできることから、ボンディン
グ装置の変形を小さく抑えることができ、より高精度の
接続を実現できるばかりでなく、配線基板の平面度や電
極の厚さのばらつきの許容範囲を大きくして歩留り向上
を実現できる。
Description
【０００１】
【産業上の利用分野】本発明は電極の一括接続方法に関
し、特に半導体素子をフェイスダウンで接続する方法に
関するものである。
し、特に半導体素子をフェイスダウンで接続する方法に
関するものである。
【０００２】
【従来の技術】近年、多くの電気製品にマイコンが内蔵
され、高機能化と自動化が進み、より使いやすくなって
きている。この背景には、半導体加工技術の著しい進歩
で、半導体素子の高集積化、１チップ化で、コストダウ
ンが進んでいることが大きな機動力になっている。これ
により、半導体素子は大型化、多ピン化され、これに伴
い半導体素子の接続方法も狭ピッチ化、多ピン化が求め
られるようになってきた。その中で最もこのニーズに答
える接続方法として、半導体素子をフェイスダウンで一
括接続するいわゆるフリップチップ方式が挙げられる。
その中でも半導体素子と配線基板間に絶縁樹脂を介在さ
せ、半導体素子を加圧することにより電気的接続を行う
ＭＢＢ（マイクロバンプボンディング）法といわれる半
導体素子の高密度接続方式が行われている。
され、高機能化と自動化が進み、より使いやすくなって
きている。この背景には、半導体加工技術の著しい進歩
で、半導体素子の高集積化、１チップ化で、コストダウ
ンが進んでいることが大きな機動力になっている。これ
により、半導体素子は大型化、多ピン化され、これに伴
い半導体素子の接続方法も狭ピッチ化、多ピン化が求め
られるようになってきた。その中で最もこのニーズに答
える接続方法として、半導体素子をフェイスダウンで一
括接続するいわゆるフリップチップ方式が挙げられる。
その中でも半導体素子と配線基板間に絶縁樹脂を介在さ
せ、半導体素子を加圧することにより電気的接続を行う
ＭＢＢ（マイクロバンプボンディング）法といわれる半
導体素子の高密度接続方式が行われている。
【０００３】以下に従来の接続方法の一例について説明
する。図４はその従来例の接続方法を示している。電極
２を有する半導体素子１と電極４を有する配線基板３と
の間に光硬化性絶縁樹脂５（以下絶縁樹脂）を塗布し
て、加圧治具６により半導体素子１を加圧力７により加
圧し、照射光９により上記絶縁樹脂５を硬化させ、その
後加圧力７を除去する事により、半導体素子１の電極２
と配線基板３の電極４とを、上記絶縁樹脂５の硬化の際
に発生する収縮応力によって圧接、接続する。この時加
圧力７は半導体素子１の電極２を変形させることで回路
基板３の平面度のばらつきや電極２ならびに電極４の厚
さのばらつきを吸収し、さらには電極２と電極４の間に
ある絶縁樹脂５を掃出して電極２と電極４との電気的接
続を十分取るものでなければならない。
する。図４はその従来例の接続方法を示している。電極
２を有する半導体素子１と電極４を有する配線基板３と
の間に光硬化性絶縁樹脂５（以下絶縁樹脂）を塗布し
て、加圧治具６により半導体素子１を加圧力７により加
圧し、照射光９により上記絶縁樹脂５を硬化させ、その
後加圧力７を除去する事により、半導体素子１の電極２
と配線基板３の電極４とを、上記絶縁樹脂５の硬化の際
に発生する収縮応力によって圧接、接続する。この時加
圧力７は半導体素子１の電極２を変形させることで回路
基板３の平面度のばらつきや電極２ならびに電極４の厚
さのばらつきを吸収し、さらには電極２と電極４の間に
ある絶縁樹脂５を掃出して電極２と電極４との電気的接
続を十分取るものでなければならない。
【０００４】
【発明が解決しようとする課題】しかしながら上記の構
成では、半導体素子１の多ピン化とともに大きな加圧力
７を必要とし、下記のような問題点を有していた。 1)ボンディング装置において、半導体素子１を加圧する
加圧治具６および配線基板３を支える保持部材８は加圧
力７が加わった状態でも、図５（ａ）のようにその平行
度が傾いたり、図５（ｂ）のように加圧治具６および保
持部材８が凹状に変形したりすることですべての半導体
素子１の電極２と配線基板３の電極４が均一に圧接接続
されない状態に陥る。これを防止するために、ボンディ
ング装置は加圧治具６および保持部材８をはじめとして
高剛性の構造を余儀なくされ、ボンディング装置のコス
トアップの一要因となっていた。 2)上記の課題解決の一手段として加圧力７とともに超音
波を併用する方法が従来技術の応用として考えられる
が、半導体素子１の多ピン化に比例して大容量の超音波
発生装置が必要となり、結局コストアップにつながって
しまう。 3)さらに上記課題解決の一手段として加圧力７とともに
加熱を併用する方法が従来技術の応用として考えられる
が、半導体素子１の大サイズ化に比例して加圧治具６お
よび保持部材８がその温度で変形しやはり均一に圧接接
続されない状態に陥ったり、また高温接合時に加わるス
トレスで加圧治具７の平面度を維持できる寿命が非常に
短くなってしまい、ボンディング装置の維持コストのア
ップにつながっていた。
成では、半導体素子１の多ピン化とともに大きな加圧力
７を必要とし、下記のような問題点を有していた。 1)ボンディング装置において、半導体素子１を加圧する
加圧治具６および配線基板３を支える保持部材８は加圧
力７が加わった状態でも、図５（ａ）のようにその平行
度が傾いたり、図５（ｂ）のように加圧治具６および保
持部材８が凹状に変形したりすることですべての半導体
素子１の電極２と配線基板３の電極４が均一に圧接接続
されない状態に陥る。これを防止するために、ボンディ
ング装置は加圧治具６および保持部材８をはじめとして
高剛性の構造を余儀なくされ、ボンディング装置のコス
トアップの一要因となっていた。 2)上記の課題解決の一手段として加圧力７とともに超音
波を併用する方法が従来技術の応用として考えられる
が、半導体素子１の多ピン化に比例して大容量の超音波
発生装置が必要となり、結局コストアップにつながって
しまう。 3)さらに上記課題解決の一手段として加圧力７とともに
加熱を併用する方法が従来技術の応用として考えられる
が、半導体素子１の大サイズ化に比例して加圧治具６お
よび保持部材８がその温度で変形しやはり均一に圧接接
続されない状態に陥ったり、また高温接合時に加わるス
トレスで加圧治具７の平面度を維持できる寿命が非常に
短くなってしまい、ボンディング装置の維持コストのア
ップにつながっていた。
【０００５】本発明は上記の従来の問題点を解決するも
ので、相対する電極の間から絶縁樹脂５を効率よく掃出
し、加圧力７を小さくしてボンディング装置の変形を軽
減することでボンディング装置のコストダウンをすると
ともに接続精度を向上し、しかも接続の歩留まりおよび
信頼性を損なわない接続方法を提供することを目的とす
る。
ので、相対する電極の間から絶縁樹脂５を効率よく掃出
し、加圧力７を小さくしてボンディング装置の変形を軽
減することでボンディング装置のコストダウンをすると
ともに接続精度を向上し、しかも接続の歩留まりおよび
信頼性を損なわない接続方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の接続方法は、半導体素子の電極と配線基板
の電極との間に絶縁樹脂を塗布し、前記半導体素子の電
極に前記配線基板の電極を加圧治具により加圧接触させ
た状態で、前記加圧治具もしくは配線基板の保持部材を
Ｘ−Ｙ平面方向に移動させた後、前記絶縁樹脂を硬化さ
せ、前記加圧治具を取去り、前記配線基板の電極に前記
半導体素子の電極を電気的に接続するというものであ
る。また、本発明は、半導体素子の電極に配線基板の電
極を加圧治具により加圧接触させた状態で、前記加圧治
具もしくは配線基板の保持部材をＸ−Ｙ平面方向に移動
させた後、前記半導体素子と前記配線基板との間に絶縁
樹脂を注入し、前記絶縁樹脂を硬化させた後前記加圧治
具を取去り、前記半導体素子の電極に前記配線基板の電
極を電気的に接続するというものである。
めに本発明の接続方法は、半導体素子の電極と配線基板
の電極との間に絶縁樹脂を塗布し、前記半導体素子の電
極に前記配線基板の電極を加圧治具により加圧接触させ
た状態で、前記加圧治具もしくは配線基板の保持部材を
Ｘ−Ｙ平面方向に移動させた後、前記絶縁樹脂を硬化さ
せ、前記加圧治具を取去り、前記配線基板の電極に前記
半導体素子の電極を電気的に接続するというものであ
る。また、本発明は、半導体素子の電極に配線基板の電
極を加圧治具により加圧接触させた状態で、前記加圧治
具もしくは配線基板の保持部材をＸ−Ｙ平面方向に移動
させた後、前記半導体素子と前記配線基板との間に絶縁
樹脂を注入し、前記絶縁樹脂を硬化させた後前記加圧治
具を取去り、前記半導体素子の電極に前記配線基板の電
極を電気的に接続するというものである。
【０００７】
【作用】本発明は上記の構成によって、半導体素子１つ
当たりの加圧力を小さくすることでボンディング装置の
変形を軽減することができ、ボンディング装置のコスト
ダウンと接続精度向上の目的が達成できる。
当たりの加圧力を小さくすることでボンディング装置の
変形を軽減することができ、ボンディング装置のコスト
ダウンと接続精度向上の目的が達成できる。
【０００８】
【実施例】（実施例１）以下本発明の接続方法の一実施
例について、図面を参照しながら説明する。
例について、図面を参照しながら説明する。
【０００９】図１は本発明の実施例における接続方法の
工程別断面図を示すものである。図１において、１は半
導体素子、２は半導体素子に形成された電極でたとえば
Au突起電極、３は配線基板、４は配線基板に形成された
電極、５は絶縁樹脂、６は加圧治具、８は配線基板の保
持部材である。配線基板３の少なくとも半導体素子１の
実装領域上に絶縁樹脂５を塗布し、半導体素子１の電極
２と配線基板３の電極４とを位置合わせし、半導体素子
１を加圧治具６を用いて加圧力７で加圧する。この時、
絶縁樹脂５は半導体素子１の側へ塗布しても良い。次
に、前記加圧力７を維持しながら保持部材８を水平方向
すなわちＸ方向もしくはＹ方向へ移動１０を行わせる。
この時図３（ａ）に示すように、電極２と電極４のズレ
によって電極２の傾斜面１１が絶縁樹脂５を押出し電極
２と電極４に挟まれた絶縁樹脂５が効率よく掃出され
る。図３（ｂ）のように電極２ならびに電極４の互いに
接続しようとしている面が平面の場合には、電極２のエ
ッジ部１２が樹脂を掃出し、この効果が一層発揮され
る。さらに電極２と電極４との間の絶縁樹脂５がすべて
排出された後電極２と電極４が直接接触するが、図３
（ｃ）に示すように保持部材８の移動１０によって生じ
るせん断応力の作用で電極２の変形は加圧力７だけの場
合よりより大きなものになり、配線基板３の平面度のば
らつきや電極２ならびに電極４の厚さのばらつきをより
吸収することができる。見方を変えると、この構成では
加圧力７が小さくて従来通りの効果が得られる訳で、移
動１０の量が１０μｍから３０μｍの時加圧力は従来の
３０％から７０％であった。この時、移動方向はＸ−Ｙ
平面上であればどの方向でも良く、また移動回数は１往
復以上の往復移動でも片道１回の移動でも良い。しかる
後、前記加圧力７を維持しながら照射光９を配線基板側
もしくは半導体素子側から照射し、絶縁樹脂５を硬化さ
せる。この光硬化をさせる直前に、加圧力を更に高めた
状態を形成しても良い。硬化後加圧治具６を除去すれ
ば、電極２と電極４は各々電気的接続がなされると同時
に、半導体素子１と配線基板３は絶縁樹脂５によって接
着固定される。半導体素子１の電極２はたとえばAu突起
電極であるが、あるいはこの突起電極は配線基板３の電
極４に設けても良い。
工程別断面図を示すものである。図１において、１は半
導体素子、２は半導体素子に形成された電極でたとえば
Au突起電極、３は配線基板、４は配線基板に形成された
電極、５は絶縁樹脂、６は加圧治具、８は配線基板の保
持部材である。配線基板３の少なくとも半導体素子１の
実装領域上に絶縁樹脂５を塗布し、半導体素子１の電極
２と配線基板３の電極４とを位置合わせし、半導体素子
１を加圧治具６を用いて加圧力７で加圧する。この時、
絶縁樹脂５は半導体素子１の側へ塗布しても良い。次
に、前記加圧力７を維持しながら保持部材８を水平方向
すなわちＸ方向もしくはＹ方向へ移動１０を行わせる。
この時図３（ａ）に示すように、電極２と電極４のズレ
によって電極２の傾斜面１１が絶縁樹脂５を押出し電極
２と電極４に挟まれた絶縁樹脂５が効率よく掃出され
る。図３（ｂ）のように電極２ならびに電極４の互いに
接続しようとしている面が平面の場合には、電極２のエ
ッジ部１２が樹脂を掃出し、この効果が一層発揮され
る。さらに電極２と電極４との間の絶縁樹脂５がすべて
排出された後電極２と電極４が直接接触するが、図３
（ｃ）に示すように保持部材８の移動１０によって生じ
るせん断応力の作用で電極２の変形は加圧力７だけの場
合よりより大きなものになり、配線基板３の平面度のば
らつきや電極２ならびに電極４の厚さのばらつきをより
吸収することができる。見方を変えると、この構成では
加圧力７が小さくて従来通りの効果が得られる訳で、移
動１０の量が１０μｍから３０μｍの時加圧力は従来の
３０％から７０％であった。この時、移動方向はＸ−Ｙ
平面上であればどの方向でも良く、また移動回数は１往
復以上の往復移動でも片道１回の移動でも良い。しかる
後、前記加圧力７を維持しながら照射光９を配線基板側
もしくは半導体素子側から照射し、絶縁樹脂５を硬化さ
せる。この光硬化をさせる直前に、加圧力を更に高めた
状態を形成しても良い。硬化後加圧治具６を除去すれ
ば、電極２と電極４は各々電気的接続がなされると同時
に、半導体素子１と配線基板３は絶縁樹脂５によって接
着固定される。半導体素子１の電極２はたとえばAu突起
電極であるが、あるいはこの突起電極は配線基板３の電
極４に設けても良い。
【００１０】尚、絶縁樹脂５は、アクリル系、エポキシ
系等で光硬化する特性のみを用いても良いが、光と熱の
両方で硬化するもの、あるいは熱硬化する特性のみを用
いても良い。また更に、絶縁樹脂５は、導電性粒子がそ
の中に分散されていて、電極２と電極４との間に上記導
電性粒子を介して電気的接続がなされる構成であっても
良い。
系等で光硬化する特性のみを用いても良いが、光と熱の
両方で硬化するもの、あるいは熱硬化する特性のみを用
いても良い。また更に、絶縁樹脂５は、導電性粒子がそ
の中に分散されていて、電極２と電極４との間に上記導
電性粒子を介して電気的接続がなされる構成であっても
良い。
【００１１】（実施例２）以下本発明の第２の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００１２】図２は第２の実施例における接続方法の工
程別断面図を示すものである。図１のプロセスと異なる
のは、加圧治具６によって加圧しさらに加圧治具６もし
くは保持治具８の移動の後に、絶縁樹脂５を半導体素子
１の電極２と配線基板３の電極４との間に注入する点で
ある。従って第１の実施例のように、加圧治具６もしく
は保持治具８の移動による絶縁樹脂５の掃出し効果は得
られないが、加圧力７に加え保持部材８の移動１０によ
って生ずるせん断応力の作用で電極２の変形は加圧力７
だけの場合よりより大きなものになり、配線基板３の平
面度のばらつきや電極２ならびに電極４の厚さのばらつ
きをより吸収することはできる。
程別断面図を示すものである。図１のプロセスと異なる
のは、加圧治具６によって加圧しさらに加圧治具６もし
くは保持治具８の移動の後に、絶縁樹脂５を半導体素子
１の電極２と配線基板３の電極４との間に注入する点で
ある。従って第１の実施例のように、加圧治具６もしく
は保持治具８の移動による絶縁樹脂５の掃出し効果は得
られないが、加圧力７に加え保持部材８の移動１０によ
って生ずるせん断応力の作用で電極２の変形は加圧力７
だけの場合よりより大きなものになり、配線基板３の平
面度のばらつきや電極２ならびに電極４の厚さのばらつ
きをより吸収することはできる。
【００１３】
【発明の効果】以上のように本発明は、加圧力を小さく
しても従来通りの接続特性が得られることから、ボンデ
ィング装置の変形を小さく抑えることができ、より高精
度の接続を実現できるばかりでなく、配線基板３の平面
度の許容範囲や電極２ならびに電極４の厚さのばらつき
の許容範囲を大きくして歩留まりを向上させることがで
きる。また加圧力が大きい場合には半導体素子の移載や
位置合せの際半導体素子を保持する治具と加圧治具を別
に設けなければならなかったが、加圧力が小さければ半
導体素子を保持する治具でそのまま加圧もできる。
しても従来通りの接続特性が得られることから、ボンデ
ィング装置の変形を小さく抑えることができ、より高精
度の接続を実現できるばかりでなく、配線基板３の平面
度の許容範囲や電極２ならびに電極４の厚さのばらつき
の許容範囲を大きくして歩留まりを向上させることがで
きる。また加圧力が大きい場合には半導体素子の移載や
位置合せの際半導体素子を保持する治具と加圧治具を別
に設けなければならなかったが、加圧力が小さければ半
導体素子を保持する治具でそのまま加圧もできる。
【図１】本発明の接続方法の第１の実施例における工程
別断面図
別断面図
【図２】本発明の接続方法の第２の実施例における工程
別断面図
別断面図
【図３】本発明の接続方法の実施例における動作説明図
【図４】従来の接続方法における工程別断面図
【図５】従来の接続方法における課題を示す断面図
１ 電極 ２ 半導体素子 ３ 電極 ４ 回路基板 ５ 光硬化性絶縁樹脂 ６ 加圧治具 ７ 加圧力 ８ 保持部材 ９ 光照射 １０ 保持部材の移動 １１ 電極の傾斜面 １２ 電極のエッジ部 １３ 治具
Claims (5)
- 【請求項１】第１の基板の電極と第２の基板の電極との
間に絶縁樹脂を塗布し、前記第１の基板の電極に第２の
基板の電極を加圧治具により加圧接触させた状態で、前
記加圧治具もしくは第２の基板の保持部材をＸ−Ｙ平面
方向に移動させた後、前記絶縁樹脂を硬化させ、前記加
圧治具を取去り、前記第２の基板の電極に第１の基板の
電極を電気的に接続することを特徴とする電極の接続方
法。 - 【請求項２】第１の基板の電極に第２の基板の電極を加
圧治具により加圧接触させた状態で、前記加圧治具もし
くは第２の基板の保持部材をＸ−Ｙ平面方向に移動させ
た後、前記第１の基板と第２の基板の間に絶縁樹脂を注
入し、前記絶縁樹脂を硬化させた後前記加圧治具を取去
り、前記第２の基板の電極に第１の基板の電極を電気的
に接続することを特徴とする電極の接続方法。 - 【請求項３】第１の基板の電極と第２の基板の電極との
間の絶縁樹脂に導電性粒子が分散してあることを特徴と
する請求項１記載の電極の接続方法。 - 【請求項４】第１の基板が半導体素子、第２の基板が配
線基板であることを特徴とする請求項１記載の電極の接
続方法。 - 【請求項５】半導体素子の電極もしくは配線基板の電極
が突起電極であることを特徴とする請求項４記載の電極
の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19042692A JPH0637144A (ja) | 1992-07-17 | 1992-07-17 | 電極の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19042692A JPH0637144A (ja) | 1992-07-17 | 1992-07-17 | 電極の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637144A true JPH0637144A (ja) | 1994-02-10 |
Family
ID=16257935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19042692A Pending JPH0637144A (ja) | 1992-07-17 | 1992-07-17 | 電極の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637144A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6981317B1 (en) | 1996-12-27 | 2006-01-03 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
-
1992
- 1992-07-17 JP JP19042692A patent/JPH0637144A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6981317B1 (en) | 1996-12-27 | 2006-01-03 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2000045431A1 (en) | Method of packaging semiconductor device using anisotropic conductive adhesive | |
| KR920010425B1 (ko) | 전극의 접속방법 | |
| JP3030201B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| US20030138993A1 (en) | Method and apparatus for manufacturing semiconductor device | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JPH0637144A (ja) | 電極の接続方法 | |
| JP4943959B2 (ja) | 半導体装置 | |
| JPH0671032B2 (ja) | 電子部品の実装装置 | |
| JPH03190238A (ja) | 半導体チップおよびそれを用いた実装構造体 | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JP2986636B2 (ja) | マルチチップモジュールの実装方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| JP2827565B2 (ja) | 半導体装置の製造方法 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JP3347911B2 (ja) | 半導体装置の実装方法 | |
| JP3032111B2 (ja) | 表示装置の実装構造 | |
| JPH02110951A (ja) | 半導体装置の製造方法および装置 | |
| JPH0521520A (ja) | Ｉｃ実装方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP2712654B2 (ja) | 電子部品の実装構造及び製造方法 | |
| JPH0629349A (ja) | 半導体素子の実装方法 | |
| JP2004128259A (ja) | 接合構造とこの接合構造を備えた電子機器 |