JPH03190238A - 半導体チップおよびそれを用いた実装構造体 - Google Patents

半導体チップおよびそれを用いた実装構造体

Info

Publication number
JPH03190238A
JPH03190238A JP1330504A JP33050489A JPH03190238A JP H03190238 A JPH03190238 A JP H03190238A JP 1330504 A JP1330504 A JP 1330504A JP 33050489 A JP33050489 A JP 33050489A JP H03190238 A JPH03190238 A JP H03190238A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bump electrodes
protruding electrodes
mounting structure
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1330504A
Other languages
English (en)
Inventor
Izumi Okamoto
岡本　泉
Tomohiko Suzuki
知彦 鈴木
Kazuo Takeda
竹田　和男
Masayoshi Mihata
御幡　正芳
Kenzo Hatada
畑田　賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1330504A priority Critical patent/JPH03190238A/ja
Publication of JPH03190238A publication Critical patent/JPH03190238A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータ、ゲートアレイ、各種
のドライバＩＣ等の半導体チップおよびそれを用いた実
装構造体に関する。
従来の技術 近年、マイクロコンピュータ、ゲートアレイ。
サーマルヘッドドライバ、液晶ドライバ等の半導体チッ
プの電極は、狭ピッチ化、多電極化の傾向にあり、従来
の半導体チップの実装方式であるワイヤボンディング方
式やフリップチップ方式は、限界に致っている。これを
解決するための手段として、絶縁性光硬化型樹脂接着剤
を用いた半導体チップ実装技術が提案されている。
以下に従来の半導体チップおよびそれを用いた実装構造
体について説明する。
第３図（ａ）は従来の突起電極付半導体チップの平面図
、同図（ｂ）はその正面図、第４図は同半導体チップを
用いた従来の実装構造体の製造工程を示す断面図である
。
従来の突起電極付半導体チップにおいては、突起電極２
が第３図（ａ）に示すように辺に沿って配置され、その
形状も同図（ｂ）に示すように全ての突起電極又は同一
であった。
次に第４図（ａ）〜ω）に示す工程断面図により従来の
突起電極付半導体チップ１を用いた実装構造体の製造方
法について説明する。
まず、第４図（ａ）に示すように、セラミック、ガラス
等からなる配線基板３を基台４上に設置する。次に配線
基板３上の導体配線５が形成された面に少なくとも紫外
線硬化型樹脂を含む接着樹脂６を塗布する。一般に導体
配線５はクロム−金（Ｃｒ−Ａｕ）、アルミニウム（Ａ
ｔり、アイティーオー（ＩＴＯ）または厚膜Ａｕペース
ト等で構成されている。次に半導体チップ１のＡｕ等よ
りなる突起電極２と導体配線５とを第４図（ｂ）のよう
に一致させて配線基板３の接着樹脂６が塗布された領域
に配置する。次に第４図（Ｃ）に示すように、ガラス、
金属等よりなる加圧ツール７で半導体デツプ１を加圧す
る。この時、突起電極２は圧縮変形し、導体配線５上の
接着樹脂６は周囲に押し出され、半導体チップ１の突起
電極２と導体配線５は接触する。この状態で配線基板３
および基台４の裏面または加圧ツール７側より紫外線８
を照射することにより、第４図（ｄ）に示すように、半
導体チップ１が配線基板３へ固着され、突起電極２と導
体配線５とが電気的に接続された構造、すなわち実装構
造体９が得られる。
発明が解決しようとする課題 しかしながら、上記従来の構成では、半導体チップ１を
加圧ツール７で加圧する際、半導体チップ１に加わる応
力の分布は均等にならず、その角部稈強くなるため、突
起電極２が全て同一形状の場合もしくは同一形状に近い
場合には、半導体チップ１の角部に近い突起電極程、圧
縮変形量が大きくなる。したがって第４図（ｄ）に示す
ように半導体チップ１は凸形状に変形して配線基板３に
固着されることになる。この状態では、半導体チップｌ
には常に復元力が働き、接着樹脂６の経時変化等による
接着力低下時に、半導体チップ１が復元し、突起電極２
と導体配線５との電気的接続が劣化するという信頼性上
の問題点があった。
本発明は上記従来の問題点を解決するもので、半導体チ
ップの主面が配線基板面に平行の状態で接着される半導
体チップおよびそれを用いた実装構造体を提供するもの
である。
課題を解決するための手段 この目的を達成するために本発明の半導体チップおよび
それを用いた実装構造体は半導体チップ上の複数個の突
起電極の面積を前記半導体チップの辺の中央部に近くな
る程または前記半導体チップの中央に近くなる程小さく
したものである。
作用 この構成によって、実装時の突起電極にががる応力分布
の不均一性をなくし、半導体チップの凸変形を防止する
ことができる。
実施例 以下、本発明の一実施例について図面を参照しながら説
明する。第１図（ａ）および（ｂ）は本発明の一実施例
による半導体チップの平面図および正面図、第２図（ａ
）〜（ｄ）は本発明の一実施例による実装構造体の製造
方法を説明するための図である。なお、第１図、第２図
において、第３図、第４図の箇所と同一箇所には同一番
号を付した。本発明では、半導体チップ１の周辺に配設
する突起電極２の形状を辺の中央部程小さくしている。
同様に半導体チップ１上で突起電極２が全面に分散して
形成される場合には、その半導体チップ１の中心部程小
さくすることで実装時に突起電極２にががる応力を均一
化できる。
以下、第２図に沿って本発明の実装構造体の製造方法に
ついて説明する。
まず、第２図（ａ）に示すように、セラミック、ガラス
等よりなる配線基板３を基台４上に設置する。次に配線
基板３の導体配線５が形成された面に、少な（とも紫外
線硬化型樹脂を含む絶縁性接着樹脂６を塗布する。導体
配線５はＣｕ−Ａ　ｕ　。
Ａ［、ＩＴＯ１厚膜Ａｕペースト等で構成されている。
次に第２図（ａ）　、　（ｂ）に示すようにＡｕ等より
なり、その辺の中央部に向かう程面積の小さい突起電極
２を周辺部に有する半導体チップ１を、第２図（ｂ）に
示すように突起電極２と導体配線５が一致するように配
線基板３の接着樹脂６が塗布された領域に設置する。次
に第２図（Ｃ）に示すように、ガラス、金属等よりなる
加圧ツール７で半導体チップ１を加圧する。本発明の半
導体チップ１では、突起電極２の面積を応力に応じてす
なわち辺の中央部に行く程小さく変えであるため、従来
のような応力の不均一性がなくなり、全ての突起電極２
の圧縮変形量は等しくなり、半導体チップ１が変形する
ことはない。以降の手順は従来の技術と全く同一である
ので省略するが、第２図（ｄ）は実装構造体としての完
成状態を示す断面図である。
なお、半導体チップ１の突起電極２の大きさを変えるだ
けでなく、端部の突起電極２の表面に凹部を設け、接着
樹脂６のとじ込めによる圧縮抵抗増大を利用すればさら
に効果がある。
発明の効果 以上のように本発明は、半導体チップ上の突起電極の大
きさを場所により変えることで、加圧ツールで加圧した
際の応力の場所による不均一性をな（し、半導体チップ
の変形を防ぐことができる。このことにより、接着樹脂
の経時変化等による接着力低下による半導体チップの突
起電極と導体配線との接続不良の発生を防止し、信頼性
の高い半導体装を可能とすることができる。
【図面の簡単な説明】
第１図（ａ）　、　（ｂ）は本発明の一実施例による半
導体チップの平面図と正面図、第２図（ａ）〜（ｄ）は
本発明による実装構造体の製造方法を説明するための工
程断面図、第３図（ａ）　、　（ｂ）は従来の半導体チ
ップの平面図と正面図、第４図（ａ）〜（ｄ）は従来の
実装構造体の製造方法を説明するための工程断面図であ
る。 １・・・・・・半導体チップ、２・・・・・・突起電極
、３・・・・・・配線基板、５・・・・・・導体配線、
６・・・・・・絶縁性接着樹脂、９・・・・・・実装構
造体。

Claims (3)

    【特許請求の範囲】
  1. （１）複数個の突起電極が主面の辺に沿って形成され、
    かつ前記突起電極の面積が前記辺の中央部になる程小さ
    くなるように構成してなる半導体チップ。
  2. （２）複数個の突起電極が主面上に分散して形成されて
    おり、かつ前記突起電極の面積が前記主面の中央部にな
    る程小さくなるように構成してなる半導体チップ。
  3. （３）請求項１または２記載の半導体チップの突起電極
    を配線基板の導体配線に一致させ、前記突起電極と導体
    配線の接合部を除いて前記半導体チップを前記配線基板
    に接着してなる半導体チップを用いた実装構造体。
JP1330504A 1989-12-20 1989-12-20 半導体チップおよびそれを用いた実装構造体 Pending JPH03190238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1330504A JPH03190238A (ja) 1989-12-20 1989-12-20 半導体チップおよびそれを用いた実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1330504A JPH03190238A (ja) 1989-12-20 1989-12-20 半導体チップおよびそれを用いた実装構造体

Publications (1)

Publication Number Publication Date
JPH03190238A true JPH03190238A (ja) 1991-08-20

Family

ID=18233366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1330504A Pending JPH03190238A (ja) 1989-12-20 1989-12-20 半導体チップおよびそれを用いた実装構造体

Country Status (1)

Country Link
JP (1) JPH03190238A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994008440A1 (en) * 1992-09-29 1994-04-14 Mcnc Variable size capture pads for multilayer ceramic substrates and connectors therefor
JPH08298264A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 電子回路装置
JPH098081A (ja) * 1995-06-20 1997-01-10 Fujitsu General Ltd Ｂｇａ型パッケージの実装構造
JP2005079435A (ja) * 2003-09-02 2005-03-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
EP2153460A1 (en) * 2007-06-07 2010-02-17 Silicon Works Co., Ltd. Pad layout structure of semiconductor chip
JP2012199314A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 半導体装置、印刷装置、及び製造方法
WO2013013204A3 (en) * 2011-07-21 2013-03-14 Qualcomm Incorporated Compliant interconnect pillars with orientation or geometry dependent on the position on a die or formed with a patterned structure between the pillar and a die pad for reduction of thermal stress
JP2018107371A (ja) * 2016-12-28 2018-07-05 日亜化学工業株式会社 発光装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994008440A1 (en) * 1992-09-29 1994-04-14 Mcnc Variable size capture pads for multilayer ceramic substrates and connectors therefor
US5315485A (en) * 1992-09-29 1994-05-24 Mcnc Variable size capture pads for multilayer ceramic substrates and connectors therefor
US5412537A (en) * 1992-09-29 1995-05-02 Mcnc Electrical connector including variably spaced connector contacts
JPH08298264A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 電子回路装置
JPH098081A (ja) * 1995-06-20 1997-01-10 Fujitsu General Ltd Ｂｇａ型パッケージの実装構造
JP2005079435A (ja) * 2003-09-02 2005-03-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
EP2153460A1 (en) * 2007-06-07 2010-02-17 Silicon Works Co., Ltd. Pad layout structure of semiconductor chip
JP2010529673A (ja) * 2007-06-07 2010-08-26 シリコン・ワークス・カンパニー・リミテッド 半導体チップのパッド配置構造
EP2153460A4 (en) * 2007-06-07 2014-05-07 Silicon Works Co Ltd PAD LAYOUT STRUCTURE OF A SEMICONDUCTOR CHIP
JP2012199314A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 半導体装置、印刷装置、及び製造方法
WO2013013204A3 (en) * 2011-07-21 2013-03-14 Qualcomm Incorporated Compliant interconnect pillars with orientation or geometry dependent on the position on a die or formed with a patterned structure between the pillar and a die pad for reduction of thermal stress
CN103748679A (zh) * 2011-07-21 2014-04-23 高通股份有限公司 具有取决于在裸片上的位置的定向或几何形状或在支柱与裸片垫片之间形成有图案化结构以用于减少热应力的顺应互连支柱
US9184144B2 (en) 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
JP2018107371A (ja) * 2016-12-28 2018-07-05 日亜化学工業株式会社 発光装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2596960B2 (ja) 接続構造
US5517752A (en) Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
US5422516A (en) Electronic parts loaded module including thermal stress absorbing projecting electrodes
JPH10209210A (ja) 半導体装置及びその製造方法並びにその検査方法
KR100349896B1 (ko) 집적회로칩의실장구조체및그실장방법
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JPH03190238A (ja) 半導体チップおよびそれを用いた実装構造体
JP5104315B2 (ja) 半導体パッケージ、電子部品、及び電子機器
US6802930B2 (en) Method of making a laminated structure
JPH06130408A (ja) 液晶表示装置
JP4520052B2 (ja) 半導体装置およびその製造方法
JPS63289844A (ja) 半導体装置のバンプ電極
JP2959215B2 (ja) 電子部品およびその実装方法
JPH02155257A (ja) 半導体実装装置
JPH02110950A (ja) 半導体装置
JP2000208907A (ja) 電子部品の実装方法
JPH07147298A (ja) 半導体装置の実装構造及びその実装方法
JP2998507B2 (ja) 半導体装置の製造方法
JP2002208613A (ja) 半導体装置
JPH04280036A (ja) フラット形表示装置
JP2000164619A (ja) 半導体装置及びその製造方法
JPH08186150A (ja) 集積回路チップの実装構造体及びその実装方法
JP2862081B2 (ja) Ｉｃチップの実装構造
JPH04364743A (ja) 半導体装置
JP2001051618A (ja) 表示パネル及びそれを用いた液晶表示装置、画像表示機器