JPH06130408A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH06130408A
JPH06130408A JP4282787A JP28278792A JPH06130408A JP H06130408 A JPH06130408 A JP H06130408A JP 4282787 A JP4282787 A JP 4282787A JP 28278792 A JP28278792 A JP 28278792A JP H06130408 A JPH06130408 A JP H06130408A
Authority
JP
Japan
Prior art keywords
semiconductor chip
liquid crystal
glass substrate
transparent glass
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4282787A
Other languages
English (en)
Inventor
Makoto Sasaki
誠 佐々木
Toshio Futami
利男 二見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP4282787A priority Critical patent/JPH06130408A/ja
Publication of JPH06130408A publication Critical patent/JPH06130408A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【構成】液晶表示素子(1)の下部透明ガラス基板
(3)の面上の電極(6)と、液晶駆動用の半導体チッ
プ(7)の下面の電極(8)とを導電性接着剤(10)
により電気的、機械的に接続したCOG方式の液晶表示
装置において、半導体チップ(7)の電極(8)を除く
下面に設けた絶縁層(9)を中央部が高い凸状の四角錐
状に形成し、かつ、下部透明ガラス基板(3)の電極
(6)と、半導体チップ(7)の電極(8)とが凹凸面
で嵌合している構成。 【効果】半導体チップの透明ガラス基板上への電気的、
機械的接続信頼性を向上でき、液晶表示装置の製品の製
品の信頼性を向上できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示素子を構成す
る透明ガラス基板上に、液晶駆動用の半導体チップ(駆
動用IC)を直接実装してなるCOG(チップ オン グ
ラス(Chip OnGlass))方式の液晶表示装置に係り、特
に、半導体チップの実装構造の改良技術に関する。
【0002】
【従来の技術】COG方式の液晶表示装置の液晶表示素
子(液晶表示パネル)は、透明導電膜からなる電極と配
向膜等を積層した面がそれぞれ対向するように所定の間
隔を隔てて2枚の透明ガラス基板を重ね合わせ、該両基
板間の縁周囲に設けたシール材により、両基板を貼り合
わせるとともに両基板間に液晶を封止し、さらに両基板
の外側に偏光板を貼り付けて構成される。この液晶表示
素子の上部透明ガラス基板が重ね合わされていない該上
部透明ガラス基板の周囲の駆動配線を設けた下部透明ガ
ラス基板の面上に、複数個の液晶駆動用の半導体チップ
を直接実装し、半導体チップの各電極と、これらに対応
する透明ガラス基板の各電極とを互いに電気的に接続し
ている。
【0003】透明ガラス基板の電極と半導体チップの電
極との電気的接続方法としては、 ワイヤボンディング:金等からなるボンディングワイ
ヤを用いて、熱圧着や超音波圧着により透明ガラス基板
の電極と半導体チップの上面の電極とを電気的に接続す
る方法であるが、ボンディングしやすいように透明ガラ
ス基板の電極を金めっきしておく必要があり、かつ、透
明ガラス基板との密着性を良くするための金めっきの下
地として、Cr−Ni膜、あるいはNi膜を蒸着、ある
いはスパッタなどの方法により設ける必要があるので、
製造コストが高いという問題がある。
【0004】CCB:半導体チップの電極上に半田バ
ンプを設け、ガラス基板の電極と半導体チップの電極と
を半田付けにより電気的、かつ、機械的に接続する方法
であるが、透明ガラス基板の半田付けされる電極におい
ては、Ni−Cr膜、あるいはCr膜の上にNi、C
r、Auなどの多層膜を設ける必要があるので、製造コ
ストが高いという問題がある。
【0005】紫外線硬化型接着剤を用いた接続方法:
硬化時に収縮する紫外線硬化型樹脂の接着剤を用いて、
透明ガラス基板の電極と半導体チップの半球形に設けた
電極とを接続する方法であるが、高精度のプロセスコン
トロールを必要とし、工業的に低コストで生産するまで
に至っていない。
【0006】スクリーン印刷した導電性粒子を用いた
フェースダウンボンディング:導電性粒子を透明ガラス
基板の電極上にスクリーン印刷し、半導体チップの下面
に設けた突起電極(バンプ)と透明ガラス基板の電極と
を電気的に接続する方法であるが、半導体チップの下面
と透明ガラス基板の平行度に高精度が要求され、傾きが
あると、隣接する端子間で短絡が生じる問題がある。
【0007】導電性接着剤を用いたフェースダウンボ
ンディング:透明ガラス基板の電極と半導体チップの電
極とを導電性粒子を含む樹脂からなる導電性接着剤(異
方性導電シートとも称す)を用いて、半導体チップを透
明ガラス基板上に熱圧着する方法である。この方法で
は、上記やのように透明ガラス基板の電極上に設け
る高価な多層膜が不要で、上記やのように高精度な
プロセス制御が不要で、平行度制御、温度制御、光制御
等が容易で、透明ガラス基板の電極と半導体チップの電
極とを電気的、機械的に容易に接続でき、かつ、高い接
続信頼性を確保できる。なお、この技術は、例えば特開
昭52−35548号公報や特開平3−18826号公
報等に記載されている。
【0008】
【発明が解決しようとする課題】しかし、上記の方法
でも、以下に述べるような問題がある。
【0009】a.半導体チップを透明ガラス基板上に実
装する際、熱により溶け、液化された導電性接着剤の樹
脂に含まれた気泡が半導体チップの電極と透明ガラス基
板の電極の近傍に存在すると、導通が取れなかったり、
あるいは短絡が生じたりし、接続信頼性が低下する問題
がある。また、樹脂に気泡が含まれていると、半導体チ
ップの密着力、樹脂封止性が低下する問題がある。
【0010】b.半導体チップを圧着ヘッドを用いて熱
圧着するときに、加熱により導電性接着剤が溶融、液化
し、かつ、圧着ヘッドにより半導体チップは下方(透明
ガラス基板側)に押されるので、導電性接着剤の樹脂が
流れ、半導体チップの位置ずれが生じ、非導通や短絡が
生じ、接続信頼性が低下する問題がある。
【0011】c.感圧紙の色で判断する圧着ヘッドの平
行度出し精度では半導体チップを透明ガラス基板に対し
て完全に平行にすることができず、圧着ヘッドの傾きに
よる半導体チップの位置ずれが生じ、同様に接続信頼性
が低下する問題がある。
【0012】本発明の目的は、上記のすべての課題を解
決し、安価に容易に接続信頼性高く半導体チップを透明
ガラス基板に実装できるCOG方式の液晶表示装置を提
供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、液晶表示素子を構成する透明ガラス基板
の面上に設けた電極と、液晶駆動用の半導体チップの下
面に設けた電極とを導電性接着剤を用いて電気的、機械
的に接続し、上記半導体チップを上記透明ガラス基板上
に直接実装してなるCOG方式の液晶表示装置におい
て、上記半導体チップの上記電極を除く下面に絶縁層を
設け、上記絶縁層を中央部が高い凸状にした液晶表示装
置を提供する。
【0014】また、上記半導体チップの上記電極を除く
下面に絶縁層を設け、上記絶縁層の高さが上記半導体チ
ップの上記電極の高さより高く、上記半導体チップの上
記電極と上記絶縁層との段差により形成された凹部に、
上記透明ガラス基板の上記電極が嵌合している液晶表示
装置を提供する。
【0015】さらに、上記透明ガラス基板の上記電極
と、上記半導体チップの上記電極とが凹凸面で嵌合して
いる液晶表示装置を提供する。
【0016】
【作用】本発明では、透明ガラス基板の電極と、半導体
チップの電極とを導電性接着剤を用いて電気的、機械的
に接続するので、上記ワイヤボンディングや上記C
CBのように透明ガラス基板の電極上に設ける高価な多
層膜が不要で、紫外線硬化型接着剤を用いた接続方法
やスクリーン印刷した導電性粒子を用いたフェースダ
ウンボンディングのように高精度なプロセス制御が不要
で、平行度制御、温度制御、光制御等が容易で、透明ガ
ラス基板の電極と半導体チップの電極とを電気的、機械
的に容易に接続でき、かつ、高い接続信頼性を確保でき
る。また、シート状の導電性接着剤を用いるので、圧着
ヘッドの平行度の制御が不要であり、かつ、接続された
半導体チップと透明ガラス基板間は導電性接着剤の樹脂
で封止されており、湿度に対して強く、上記従来の、
、に比べて大きな利点がある。
【0017】また、半導体チップの電極を除く下面に設
けた絶縁層を中央部が高い凸状にしたので、透明ガラス
基板上に半導体チップを熱圧着により実装する際、半導
体チップが圧着ヘッドにより下方に押されたときに加熱
され液化した導電性接着剤の樹脂に含まれる気泡が半導
体チップの外側に流れ出ていきやすく、半導体チップの
圧着後、透明ガラス基板の電極と半導体チップの電極の
近傍の気泡の存在による接続信頼性の低下を抑制でき
る。また、半導体チップの密着力、樹脂封止性も向上で
きる。
【0018】また、絶縁層の高さが半導体チップの電極
の高さより高く、半導体チップの電極と絶縁層との段差
により形成された凹部に、透明ガラス基板の電極が嵌合
しているので、半導体チップの圧着時、加熱され液化し
た導電性接着剤の樹脂の流れによる半導体チップの位置
ずれを抑制でき、接続信頼性の低下を抑制できる。
【0019】さらに、透明ガラス基板の電極と半導体チ
ップの電極とが凹凸面で嵌合しているので、半導体チッ
プの圧着時、加熱され液化した導電性接着剤の樹脂の流
れによる半導体チップの位置ずれを抑制でき、接続信頼
性の低下を抑制できる。
【0020】
【実施例】図8は、本発明が適用可能なCOG方式の液
晶表示装置の一実施例の分解斜視図である。
【0021】20は金属製の上シールドケース、21は
上シールドケース20に一体に設けた複数個の固定用
爪、22はゴム等から成る各部品固定用スペーサ、1は
液晶表示素子、2は液晶表示素子1を構成する上部透明
ガラス基板、3は液晶表示素子1を構成する下部透明ガ
ラス基板である。下部透明ガラス基板3上には上部透明
ガラス基板2が重ね合わせられ、両基板2、3間にはこ
こでは図示しない液晶が両基板2、3の縁周囲に設けた
シール材により封止してある。下部透明ガラス基板3は
図示のように上部透明ガラス基板2より外周が大きく、
上部透明ガラス基板2の4辺の外周部が液晶表示素子1
の駆動配線形成用領域となっている。7は下部透明ガラ
ス基板3上に直接実装した半導体チップ、23は下部透
明ガラス基板3の外周部に設けた半導体チップ7への駆
動用入力配線パターン、24は下部透明ガラス基板3の
外周部に設けた半導体チップ7からの駆動用出力配線パ
ターン、25a、25b、25c、25dはそれぞれ駆
動回路を有し、下部透明ガラス基板3の4辺の周囲に接
続されるFPC(フレキシブル プリンティド サーキッ
ト)、26は金属製の下シールドケース、27は下シー
ルドケース26に設けられ、上シールドケース20の固
定用爪21が挿入され、かしめられる固定用穴である。
【0022】実施例1 図1(a)は、本発明のCOG方式の液晶表示装置の第
1の実施例の要部平面図、図1(b)は、図1(a)の
A−A′切断線における拡大断面図、図1(c)は、図
1(a)、(b)の半導体チップの下面図(透明ガラス
基板と対向する面)である。
【0023】1は液晶表示素子、2は液晶表示素子1を
構成する上部透明ガラス基板、3は液晶表示素子1を構
成する下部透明ガラス基板、4はシール材、5は液晶、
23は駆動用入力配線パターン、24は駆動用出力配線
パターン、6は下部透明ガラス基板3の面上に設けた電
極、7は下部透明ガラス基板3の面上に実装される液晶
駆動用の半導体チップ、8は半導体チップ7の下面(下
部透明ガラス基板3と対向する面)に設けた電極(突起
電極:バンプ)、9は半導体チップ7の下面の電極8を
除く下面に設けた絶縁層、10は下部透明ガラス基板3
の電極6と半導体チップ7の電極8とを電気的、機械的
に接続し、かつ、半導体チップ7を固定し、樹脂封止す
る導電性接着剤(異方性導電シート)である。
【0024】本実施例では、半導体チップ7の下面の絶
縁層9は、四角錐の形状をなし、中心部が高い凸状にな
っている。
【0025】半導体チップ7を下部透明ガラス基板3上
に実装するには、まず、半導体チップ7を実装すべき下
部透明ガラス基板3の面上の所定の部分に導電性接着剤
10を塗布した後、この部分に半導体チップ7を置き、
半導体チップ7の電極8と下部透明ガラス基板3の電極
6とが重なるように半導体チップ7を位置決めし、図示
しない圧着ヘッドを半導体チップ7の上面に接触させ、
半導体チップ7を下方(下部透明ガラス基板3側。矢印
B方向)に押す。加熱された圧着ヘッドの圧着により、
圧着ヘッドの熱が半導体チップ7から導電性接着剤10
の樹脂に伝わり、導電性接着剤10の樹脂が軟化、可塑
化する。従来は、この樹脂が溶けたときに、樹脂に含ま
れる気泡が半導体チップ7の電極8付近に集まり、接続
信頼性の低下が問題となった。本実施例では、半導体チ
ップ7の下面の絶縁層9が中心部が高く周辺に向かって
徐々に低くなる四角錐状に形成されているので、半導体
チップ7が下方に押されると、樹脂と気泡には、半導体
チップ7の外側に押し出される力と気泡自体の浮力が働
いて、絶縁層9の斜めの面に沿って気泡が半導体チップ
7の外側に出ていく。したがって、気泡が半導体チップ
7の電極8近傍に溜らないので、非導通や短絡の発生を
抑制でき、接続信頼性を向上できる。また、樹脂に気泡
が含まれるのを抑制できるので、半導体チップ7の密着
力、樹脂封止性が向上し、これによっても接続信頼性を
向上できる。
【0026】なお、絶縁層9の形状は、上記四角錐の
他、円錐等や多角形錐、あるいは球の一部等でもよい。
要は、半導体チップ7を圧着するときに、液化した導電
性接着剤10の樹脂が半導体チップ7の外側に押し出さ
れるような、中央部が高い凸状になっており、周辺に向
かって徐々に低くなっている形状であれば本発明による
上記効果が得られる。また、徐々に低くなる面も必ずし
も、平滑でなくてもよく、次の実施例2で示すような階
段状でもよく、また凹凸があってもよい。
【0027】実施例2 図2(a)は、本発明の液晶表示装置の第2の実施例の
半導体チップの正面図、図2(b)は、図2(a)の半
導体チップの下面図である。
【0028】本実施例では、半導体チップ7の下面の絶
縁層9の形状が、面積がだんだん小さくなる例えばSi
2膜やポリイミド等からなるそれぞれ正方形状の膜を
中心が一致するように、公知の半導体製造技術(フォト
リソグラフィーとウェットまたはドライエッチング)を
用いて積層して設けたものである。
【0029】実施例3 図3は、本発明の液晶表示装置の第3の実施例の要部断
面図である。
【0030】本実施例では、図3に示すように、絶縁層
9の高さが半導体チップ7の電極8の高さより例えば数
μm高くなっており、電極8と絶縁層9との段差により
形成された凹部11に下部透明ガラス基板3の電極6が
嵌合している。
【0031】半導体チップ7を実装する際は、まず、下
部透明ガラス基板3の面上の導電性接着剤10の樹脂を
塗布した所定の部分に、電極6上に電極8が位置するよ
うに半導体チップ7を置く。次いで、図示しない圧着ヘ
ッドを半導体チップ7上に接触させ、半導体チップ7を
下方に押して電極8と電極6とを絶縁層9の凹部11を
介して嵌合させる。このとき、電極8と6との間には導
電性接着剤10の樹脂が確実に入り込み、電極8により
電極6が樹脂とともに押さえ込められる。この後、圧着
ヘッドの熱が半導体チップ7を介して導電性接着剤10
に伝わり、導電性接着剤10の樹脂が溶けて下方に押さ
れた半導体チップ7の外側に流れるが、半導体チップ7
の電極8と下部透明ガラス基板3の電極6とは絶縁層9
の凹部11を介して嵌合して電極8により電極6が押さ
えられているので、樹脂の流れによる半導体チップ7の
位置ずれが発生せず、また、電極8と電極6間に導電性
接着剤10が両者により押さえ込まれ確実に残るので、
接続信頼性を向上できる。
【0032】実施例4 図4(a)は、本発明の液晶表示装置の第4の実施例の
要部断面図、図4(b)は、図4(a)の要部拡大図で
ある。
【0033】本実施例は、実施例3とほぼ同様の実施例
で、図4に示すように、半導体チップ7の絶縁層9の高
さが半導体チップ7の電極8の高さより高くなってお
り、半導体チップ7の電極8と絶縁層9との段差により
形成された凹部11に下部透明ガラス基板3の電極6が
嵌合しているので、実施例3と同様に、接続信頼性向上
の効果がある。
【0034】実施例5 図5(a)は、本発明の液晶表示装置の第5の実施例の
要部断面図、図5(b)は、図5(a)の半導体チップ
の下面に設けた電極の拡大下面図である。
【0035】本実施例では、下部透明ガラス基板3の電
極6は凸状に形成され、半導体チップ7の電極8は凸状
の電極6に適合する凹状に形成され、電極6と8とが凹
凸面で嵌合している。なお、凹状の電極8の凹部の深さ
は数μmである。
【0036】半導体チップ7を実装するには、半導体チ
ップ7を下部透明ガラス基板3上の導電性接着剤10の
樹脂が塗布された所定の部分に位置決めして置いた後、
圧着ヘッドを半導体チップ7の上面に接触させ、半導体
チップ7を下方に押して、電極8と6とを凹凸面で嵌合
させる。すなわち、半導体チップ7の凹状の電極8が導
電性接着剤10の樹脂とともに下部透明ガラス基板3の
凸状の電極6を取り囲むようにして入り込む。電極8と
6とが嵌合し、電極8により電極6が押さえ込められる
ので、樹脂の流れによる半導体チップ7の位置ずれは起
きず、また、電極8と6間に導電性接着剤10が確実に
残るので、実施例3、4と同様に、接続信頼性を向上で
きる。
【0037】実施例6 図6(a)は、本発明の液晶表示装置の第6の実施例の
要部断面図、図6(b)は、図6(a)の要部拡大図、
図6(c)は、図6(a)、(b)の半導体チップの電
極の拡大下面図である。
【0038】本実施例は、実施例5の変形例で、図5の
実施例5とは下部透明ガラス基板3の電極6と半導体チ
ップ7の電極8の形状が異なる。すなわち、下部透明ガ
ラス基板3の電極は従来と同じ形状で、半導体チップ7
の電極8は、図6(b)、(c)に示すように、それぞ
れ内側のみに凸部をもち、鍵形(「)になっている。し
たがって、電極8と6とが凹凸面で嵌合するようになっ
ている。したがって、本実施例でも、実施例5と同様
に、接続信頼性向上の効果がある。
【0039】実施例7 図7(a)は、本発明の液晶表示装置の第7の実施例の
要部断面図、図7(b)は、図7(a)の要部(電極嵌
合部)拡大図、図7(c)は、図7(a)、(b)の半
導体チップの下面図である。
【0040】本実施例は、図1に示した実施例1と、図
5に示した実施例5とを組み合わせた実施例である。す
なわち、本実施例では、半導体チップ7の絶縁層9を中
央部が高い四角錐状に形成し、かつ、下部透明ガラス基
板3の電極6と、半導体チップ7の電極8とが凹凸面で
嵌合している。したがって、導電性接着剤10の樹脂中
に気泡が溜らず、かつ、樹脂の流れによる半導体チップ
7の位置ずれが起きないので、接続信頼性向上の効果が
大きい。
【0041】以上本発明を実施例に基づいて具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることは勿論である。すなわち、図には示さないが、
例えば、図1に示した実施例1と、図3に示した実施例
3とを組み合わせてもよい。また、図5に示した実施例
5では、半導体チップ7の電極8を凹状に形成し、下部
透明ガラス基板3の電極6を凸状に形成したが、逆に半
導体チップ7の電極8を凸状に形成し、下部透明ガラス
基板3の電極6を凹状に形成してもよい。また、図5、
図6、図7の実施例において、必ずしもすべての電極8
と6を凹凸面で嵌合させなくてもよく、例えば半導体チ
ップ7のコーナー部近傍の電極8と6のみのように一部
の電極を嵌合させてもよい。図3、図4の実施例におい
ても、一部の電極のみを絶縁層9の凹部11を介して嵌
合させてもよい。さらに、本発明は、単純マトリクス方
式の液晶表示装置にも、TFT(薄膜トランジスタ)等
をスイッチング素子として使用したアクティブ・マトリ
クス方式の液晶表示装置にも適用することができる。
【0042】
【発明の効果】以上説明したように、本発明では、液晶
駆動用の半導体チップを透明ガラス基板上に実装するC
OG方式の液晶表示装置において、半導体チップの透明
ガラス基板上への電気的、機械的接続信頼性を向上で
き、液晶表示装置の製品の製品の信頼性を向上できる。
【図面の簡単な説明】
【図1】(a)は、本発明のCOG方式の液晶表示装置
の第1の実施例の要部平面図、(b)は、(a)のA−
A′切断線における拡大断面図、(c)は、(a)、
(b)の半導体チップの下面図である。
【図2】(a)は、本発明の液晶表示装置の第2の実施
例の半導体チップの正面図、(b)は、(a)の半導体
チップの下面図である。
【図3】本発明の液晶表示装置の第3の実施例の要部断
面図である。
【図4】(a)は、本発明の液晶表示装置の第4の実施
例の要部断面図、(b)は、(a)の要部拡大図であ
る。
【図5】(a)は、本発明の液晶表示装置の第5の実施
例の要部断面図、(b)は、(a)の半導体チップの下
面に設けた電極の拡大下面図である。
【図6】(a)は、本発明の液晶表示装置の第6の実施
例の要部断面図、(b)は、(a)の要部拡大図、
(c)は、(a)、(b)の半導体チップの電極の拡大
下面図である。
【図7】(a)は、本発明の液晶表示装置の第7の実施
例の要部断面図、(b)は、(a)の要部(電極嵌合
部)拡大図、(c)は、(a)、(b)の半導体チップ
の下面図である。
【図8】本発明が適用可能なCOG方式の液晶表示装置
の一実施例の分解斜視図である。
【符号の説明】 1…液晶表示素子、2…上部透明ガラス基板、3…下部
透明ガラス基板、4…シール材、5…液晶、6…透明ガ
ラス基板の電極、7…半導体チップ、8…半導体チップ
の電極、9…絶縁層、10…導電性接着剤。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】液晶表示素子を構成する透明ガラス基板の
    面上に設けた電極と、液晶駆動用の半導体チップの下面
    に設けた電極とを導電性接着剤を用いて電気的、機械的
    に接続し、上記半導体チップを上記透明ガラス基板上に
    直接実装してなるCOG方式の液晶表示装置において、
    上記半導体チップの上記電極を除く下面に絶縁層を設
    け、上記絶縁層を中央部が高い凸状にしたことを特徴と
    する液晶表示装置。
  2. 【請求項2】液晶表示素子を構成する透明ガラス基板の
    面上に設けた電極と、液晶駆動用の半導体チップの下面
    に設けた電極とを導電性接着剤を用いて電気的、機械的
    に接続し、上記半導体チップを上記透明ガラス基板上に
    直接実装してなるCOG方式の液晶表示装置において、
    上記半導体チップの上記電極を除く下面に絶縁層を設
    け、上記絶縁層の高さが上記半導体チップの上記電極の
    高さより高く、上記半導体チップの上記電極と上記絶縁
    層との段差により形成された凹部に、上記透明ガラス基
    板の上記電極が嵌合していることを特徴とする液晶表示
    装置。
  3. 【請求項3】液晶表示素子を構成する透明ガラス基板の
    面上に設けた電極と、液晶駆動用の半導体チップの下面
    に設けた電極とを導電性接着剤を用いて電気的、機械的
    に接続し、上記半導体チップを上記透明ガラス基板上に
    直接実装してなるCOG方式の液晶表示装置において、
    上記透明ガラス基板の上記電極と、上記半導体チップの
    上記電極とが凹凸面で嵌合していることを特徴とする液
    晶表示装置。
JP4282787A 1992-10-21 1992-10-21 液晶表示装置 Pending JPH06130408A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4282787A JPH06130408A (ja) 1992-10-21 1992-10-21 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4282787A JPH06130408A (ja) 1992-10-21 1992-10-21 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH06130408A true JPH06130408A (ja) 1994-05-13

Family

ID=17657083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4282787A Pending JPH06130408A (ja) 1992-10-21 1992-10-21 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH06130408A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293980B1 (ko) * 1997-12-31 2001-07-12 윤종용 실에의해화소영역과격리된구동회로를갖는액정표시장치
JP2007108787A (ja) * 2007-01-09 2007-04-26 Kyocera Corp 液晶表示装置およびその製造方法
JP2008270639A (ja) * 2007-04-24 2008-11-06 Toppan Forms Co Ltd 導電接続構造およびその製造方法
JP2010092981A (ja) * 2008-10-06 2010-04-22 Sharp Corp 太陽電池、裏面電極型太陽電池、配線基板および太陽電池の製造方法
JP2012049398A (ja) * 2010-08-27 2012-03-08 Fujifilm Corp 導電接合構造、実装構造体及び導電接合方法
JP5692419B2 (ja) * 2012-01-27 2015-04-01 株式会社村田製作所 多層配線基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293980B1 (ko) * 1997-12-31 2001-07-12 윤종용 실에의해화소영역과격리된구동회로를갖는액정표시장치
JP2007108787A (ja) * 2007-01-09 2007-04-26 Kyocera Corp 液晶表示装置およびその製造方法
JP2008270639A (ja) * 2007-04-24 2008-11-06 Toppan Forms Co Ltd 導電接続構造およびその製造方法
JP2010092981A (ja) * 2008-10-06 2010-04-22 Sharp Corp 太陽電池、裏面電極型太陽電池、配線基板および太陽電池の製造方法
JP2012049398A (ja) * 2010-08-27 2012-03-08 Fujifilm Corp 導電接合構造、実装構造体及び導電接合方法
JP5692419B2 (ja) * 2012-01-27 2015-04-01 株式会社村田製作所 多層配線基板
US9468100B2 (en) 2012-01-27 2016-10-11 Murata Manufacturing Co., Ltd. Multilayer wiring substrate

Similar Documents

Publication Publication Date Title
US7186584B2 (en) Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument
JP4740662B2 (ja) 表示装置及びその製造方法
JPH06130408A (ja) 液晶表示装置
JP2731471B2 (ja) 電気的接続構造
JP3193198B2 (ja) 半導体素子の実装方法
WO2006104264A1 (ja) 半導体装置及びその製造方法
JP3199408B2 (ja) 液晶パネルの実装方法、液晶パネルの実装構造及び液晶パネルの実装構造の製造方法
JP4151403B2 (ja) 液晶セルの製造方法
JP3325317B2 (ja) Cog方式の液晶モジュールに用いる半導体装置
JP2009272382A (ja) 半導体装置、配線基板およびその製造方法
JPH10319419A (ja) 液晶表示装置
JP4461961B2 (ja) 表示モジュール
JPS6150394A (ja) 実装体
JPH06180459A (ja) 液晶表示装置の実装構造及びその製造方法
JPH095769A (ja) 電子素子の配線接続構造
JPH04317345A (ja) テープリードのボンディング方法
JPS62281340A (ja) 接続体
JPH09330947A (ja) 半導体素子の実装方法
JP2003124258A (ja) 半導体チップの実装方法、および半導体チップの実装構造
JPH05303106A (ja) 液晶表示装置
JPH08292445A (ja) 液晶表示装置
JP2000068694A (ja) 電子部品の実装方法、および圧着装置
JPH02160217A (ja) 液晶表示装置の接続部
JP3687674B2 (ja) 半導体装置、半導体チップ、電子モジュール並びに電子機器
JP2521693B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees