JP4740662B2 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP4740662B2
JP4740662B2 JP2005192247A JP2005192247A JP4740662B2 JP 4740662 B2 JP4740662 B2 JP 4740662B2 JP 2005192247 A JP2005192247 A JP 2005192247A JP 2005192247 A JP2005192247 A JP 2005192247A JP 4740662 B2 JP4740662 B2 JP 4740662B2
Authority
JP
Japan
Prior art keywords
substrate
hole
display device
electrode
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005192247A
Other languages
English (en)
Other versions
JP2007011030A (ja
Inventor
義弘 清水
素二 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005192247A priority Critical patent/JP4740662B2/ja
Publication of JP2007011030A publication Critical patent/JP2007011030A/ja
Application granted granted Critical
Publication of JP4740662B2 publication Critical patent/JP4740662B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表示装置及びその製造方法に関するものである。
一般に、液晶表示素子等を駆動するための回路部であるドライバを、主にガラス基板等の上に実装(Chip On Glass:COG接続)することがよく知られている(例えば、特許文献1等参照)。
すなわち、ガラス基板には、複数の電極端子パッドが形成されている。一方、液晶駆動用ドライバには、電極部として突起状のバンプが複数形成されている。そして、ガラス基板の電極端子パッドに対し、ドライバのバンプを、絶縁樹脂に導電性粒子を分散させた異方導電性樹脂(ACF)を介して、高温高圧で圧着する。このことにより、ドライバのバンプは、異方導電性樹脂中の導電性粒子を介して、ガラス基板の電極端子パッドに導通する。
このCOG接続によると、従来のTCP(Tape Carrier Package)接続や半田接続に比べて、液晶表示装置の低コスト化、信頼性の向上、薄型化、各電極端子間の狭ピッチ化が可能となる点で有利である。
特に、上記特許文献1では、1つの電極端子パッドに対して複数のバンプを設けることにより、上記複数のバンプの高さが不均一であっても、ドライバと電極端子パッドとの間を確実に導通させるようにしている。しかしながら、確実な導通を図るために多数のパッドを必要とするために、パッド部分が高精度で複雑な構造となり易い。
また、回路部であるフレキシブルプリント配線基板(flexible printed circuit:FPC)をガラス基板等の上に実装(Film On Glass:FOG接続)することも知られている。FOG接続も、上記COG接続と同様にFPCの電極部をガラス基板の電極端子パッドに導通させる接続方法であり、COG接続と同様の利点を有している。
次に、異方導電性樹脂を用いて上記COG接続又はFOG接続を実施する方法について、断面図である図9を参照して説明する。
まず、TFT基板の母材と対向基板の母材とを、シール材を介して貼り合わせる。そのことにより、各基板母材の間に一定のギャップを有する大判のパネルを形成する。この大判のパネルを実際のパネルサイズに分割するために、上記TFT基板母材及び対向基板母材に対し、ホイールによって鋭角のクラックを線状にそれぞれ形成する。その後、ブレーキング又は経時変化によりクラックを伸張させて、個々のパネルを切り離す。
このとき、図9に示すように、COG接続又はFOG接続を行うために、TFT基板102の分断位置と対向基板101の分断位置とを互いにずらせて、パネル100を段差状に分断する必要がある。こうして、対向基板101をTFT基板102よりも小さく切り出して、TFT基板102における電極端子パッド107の形成領域(以下、端子領域と称する)103を露出させる。
次に、TFT基板102と対向基板101との間のセルギャップに液晶材料を封入し、偏光板(図示せず)をパネル100の外側両面に貼り付ける。尚、パネル100の分断方法や、分断、液晶封入、及び偏光板貼り付けの各工程については上記の順序に限らず、異なる順序で行ってもよい。
その後、端子領域103に異方導電性樹脂104を設け、端子領域103に形成されているアライメント用マークと、ドライバ105に形成されているアライメント用マークとを位置合わせする。続いて、圧着用ツールにより、ドライバ105及び異方導電性樹脂104等を高温高圧にして、ドライバ105をTFT基板102の電極端子パッド107に圧着する。
その結果、TFT基板102の電極端子パッド107は、圧力により扁平に変形した導電性粒子(図示省略)を介して、ドライバ105のバンプ106に導通することとなる。さらに、高温に加熱されて硬化した異方導電性樹脂104によって、上記電極端子パッド107とバンプ106との接続状態が保持される。また、バンプ106同士の間の空隙に異方導電性樹脂104が充填されることにより、腐食に対する信頼性や、接続部分の抵抗値の信頼性が向上する。
また、FPC110についても、上記ドライバ105と同様に、端子領域103にFOG接続される。すなわち、FPC110は上記バンプに相当する金属配線111を有する一方、端子領域103には電極端子パッド112が形成されている。そして、FPC110の金属配線111は、圧着されることによって、異方導電性樹脂113の導電性粒子(図示省略)を介して電極端子パッド112に導通される。
こうして、ドライバ105及びFPC110が実装されたパネル100は、その後に、バックライト等が設けられたユニットに組み込まれることにより、液晶表示装置として製造される。
特開平10−246894号公報
しかしながら、上記COG接続やFOG接続では、ドライバやFPCをガラス基板に直接に高温高圧で圧着するため、温度膨張係数の違いから各部材に残留応力が生じる。そのため、圧着後にバンプと電極端子パッドとの間に位置ずれが生じる虞れがある。また、バンプ及び電極端子パッドに寸法精度のバラツキがあると、ドライバの僅かな位置ずれによっても、バンプと電極端子パッドとの間に接続不良が生じ易くなる。
さらに、圧着ツールの平行度にバラツキがあると、導電性粒子の扁平度が不均一になり易い。その結果、量産された製品において、各バンプにおける接続抵抗値が不均一となり、表示の精度が低下するという問題がある。
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、バンプである電極部と電極端子パッドとを確実に接続すると共に、その接続抵抗値を均一化して表示装置の信頼性を向上させることにある。
上記の目的を達成するために、本発明に係る表示装置は、複数の電極端子パッドが形成された端子領域を有する第1基板と、上記第1基板に対向して配置された第2基板と、上記第1基板及び上記第2基板の間に設けられた表示媒体層と、チップ部と該チップ部に設けられると共に上記電極端子パッドに接続される複数の電極部とを有し、上記表示媒体層を駆動するための回路部と、少なくとも上記電極端子パッドと上記回路部の電極部との間に介在され、導電性粒子を含む異方導電性樹脂とを備えた表示装置であって、上記第2基板には、上記第1基板の端子領域に対向する領域に貫通孔が形成され、上記回路部は、該回路部のチップ部が上記貫通孔に嵌挿された状態で、上記電極部が、上記異方導電性樹脂の導電性粒子を介して上記電極端子パッドに接続されている
上記第2基板はガラス基板により構成され、上記ガラス基板の厚みは、10μm以上且つ80μm以下であることが好ましい。
上記第2基板はプラスチック基板により構成されていてもよい
また、本発明に係る表示装置の製造方法は、複数の電極端子パッドが形成された端子領域を有する第1基板と、上記第1基板に対向して配置された第2基板と、上記第1基板及び上記第2基板の間に設けられた表示媒体層と、上記電極端子パッドに接続される電極部を複数有し、上記表示媒体層を駆動するための回路部と、少なくとも上記電極端子パッドと上記回路部の電極部との間に介在され、導電性粒子を含む異方導電性樹脂とを備えた表示装置を製造する方法であって、上記第2基板における上記第1基板の端子領域に対向する領域に形成した貫通孔に、上記回路部の少なくとも一部を嵌挿した状態で、当該回路部の電極部を、上記異方性導電性樹脂の導電性粒子を介して上記電極端子パッドに接続する。
上記貫通孔に上記回路部の少なくとも一部を嵌挿する際には、当該貫通孔に上記回路部の電極部を嵌挿するようにしてもよい。
上記第2基板に上記貫通孔を形成する際には、当該貫通孔を上記各電極部毎に形成するようにしてもよい。
上記貫通孔に上記回路部の少なくとも一部を嵌挿する際には、1つの上記貫通孔に対し、上記複数の電極部を一括して嵌挿するようにしてもよい。
上記回路部は、チップ部と、該チップ部に一体に設けられた複数の上記電極部とを有し、上記貫通孔に上記回路部の少なくとも一部を嵌挿する際には、当該貫通孔に上記チップ部を嵌挿するようにしてもよい。
−作用−
次に、本発明の作用について説明する。
第1基板の端子領域には、複数の電極端子パッドが形成されている。第2基板には、第1基板の端子領域に対向する領域に貫通孔が形成されている。そして、回路部は、その一部であるチップ部が貫通孔に嵌挿された状態で、電極部が、異方導電性樹脂の導電性粒子を介して電極端子パッドに接続されている。そのことにより、回路部の信号が電極部から導電性粒子を介して電極端子パッドへ伝えられ、表示媒体層が駆動される。
回路部は、そのチップ部が第2基板の貫通孔に嵌挿されているので、その貫通孔の内壁面によって支持される。したがって、回路部の端子領域への圧着に伴う電極部と電極端子パッドとの位置ずれが抑制される。そのため、電極部及び電極端子パッドに寸法精度のバラツキがあっても、電極部と電極端子パッドとの接続不良を抑制できる
また、第2基板を構成するガラス基板の厚みが10μm未満であると、貫通孔によって回路部を確実に支持することが難しくなる。一方、上記ガラス基板の厚みが80μmを超えると、貫通孔を形成するのに比較的長い時間を要するため、実情に沿わない。したがって、上記ガラス基板の厚みは、10μm以上且つ80μm以下であることが好ましい。また、第2基板をプラスチック基板により構成すると、貫通孔を容易に形成することが可能となる
本発明によれば、回路部のチップ部を第2基板の貫通孔に嵌挿した状態で、回路部の電極部を、第1基板の電極端子パッドに接続することにより、電極部と電極端子パッドとを確実に接続すると共に、その接続抵抗値を均一化して表示装置の信頼性を向上させることができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
《発明の実施形態1》
図1〜図4は、本発明の実施形態1を示している。本実施形態では、表示装置として、表示媒体層が液晶層4である液晶表示装置1を例に挙げて説明する。
拡大断面図である図1と、平面図である図2とに示すように、液晶表示装置1は、第1基板であるTFT基板2と、TFT基板2に対向して配置された第2基板である対向基板3と、TFT基板2と対向基板3との間に設けられた液晶層4とを備えている。
上記対向基板3には、ガラス基板上に図示省略の共通電極やカラーフィルタ等が形成されている。また、上記液晶層4は、図1に示すように、シール部材5によって封止されている。
上記TFT基板2には、ガラス基板上に図示省略のスイッチング素子である薄膜トランジスタ(Thin-Film Transistor:TFT)が複数形成されている。また、TFT基板2は、図2に示すように、表示に寄与する表示領域6と、表示に寄与しない端子領域7とを有している。表示領域6には、マトリクス状に配置された複数の画素(図示省略)が設けられ、各画素毎に上記TFTが配置されている。
端子領域7には、上記各TFTを制御して液晶層4を駆動するための回路部12,13が実装されている。例えば、回路部12はIC等のドライバ12であり、回路部13はFPC(flexible printed circuit)13である。FPC13はTFT基板2の端部側に配置される一方、ドライバ12はFPC13よりも表示領域6側に配置されている。FPC13はドライバ12へ制御信号を供給するようになっている。
図1に示すように、FPC13は電極部である複数の金属配線14を有している。各金属配線14は、FPC13の幅方向(つまり、図1で紙面に垂直な方向であって、図2で左右方向)に一列に並んで設けられている。一方、ドライバ12は、例えば直方体状のチップ部16と、チップ部16の裏面に設けられた電極部である複数のバンプ15とを有している。各バンプ15は、チップ部16の長さ方向(つまり、図1で紙面に垂直な方向であって、図2で左右方向)に二列に並んで設けられている。バンプ15は、FPC13側の列に配置された入力側バンプ15aと、表示領域6側の列に配置された出力側バンプ15bとにより構成されている。
端子領域7には、複数の電極端子パッド8〜10が形成されている。各電極端子パッド8は、FPC13の各金属配線14に対応して配置されている。各電極端子パッド9は、ドライバ12の各入力側バンプ15aに対応して設けられている。また、各電極端子パッド10は、ドライバ12の各出力側バンプ15bに対応して配置されている。
ところで、図示は省略するが、上記各TFTにはソース配線やゲート配線が接続されており、これらソース配線及びゲート配線の端部は、引き出し配線(図示省略)によって端子領域7へ引き出されている。各引き出し配線の端部には上記各電極端子パッド10が形成されている。また、上記各電極端子パッド9は、上記各電極端子パッド8にそれぞれ接続されている。
上記ドライバ12はTFT基板2にCOG接続されている。図4に拡大して示すように、ドライバ12の各バンプ15は、導電性粒子17を含む異方導電性樹脂18を介して電極端子パッド9,10に接続されている。すなわち、入力側バンプ15aは、導電性粒子17を介して電極端子パッド9に接続される一方、出力側バンプ15bは、導電性粒子17を介して電極端子パッド10に接続されている。
異方導電性樹脂18は、少なくとも電極端子パッド9,10とドライバ12のバンプ15との間に介在されていればよいが、電極端子パッド9,10及びバンプ15の周りを覆うように設けることが好ましい。そのことにより、異方導電性樹脂18における絶縁性樹脂の部分によって、上記電極端子パッド9,10及びバンプ15を保護することが可能となる。
一方、FPC13は、TFT基板2にFOG接続されている。FPC13の金属配線14は、上記ドライバ12のバンプ15と同様に、導電性粒子を含む異方導電性樹脂19を介して電極端子パッド8に接続されている。こうして、FPC13から出力された制御信号は、金属配線14、電極端子パッド8,9、及び入力側バンプ15aを介して、ドライバ12へ供給される。その後、ドライバ12から出力された駆動信号は、出力側バンプ15b、電極端子パッド10、及び引き出し配線等を介して上記TFTへ供給される。そのことにより、各TFTが制御されて液晶層4が画素毎に駆動され、所望の表示が行われる。
本実施形態では、対向基板3はTFT基板2と同じ矩形状に形成され、TFT基板2の端子領域7が対向基板3の一部に重なっている。対向基板3には、平面図である図3に示すように、TFT基板2の端子領域7に対向する領域に複数の貫通孔21,22が形成されている。各貫通孔21は、FPC13の各金属配線14毎に対応して形成されている。一方、各貫通孔22は、ドライバ12の各バンプ15毎に対応して形成されている。
そして、図4に示すように、ドライバ12は、各バンプ15が貫通孔22にそれぞれ嵌挿された状態で、バンプ15が異方導電性樹脂18の導電性粒子17を介して電極端子パッド9,10に接続されている。また、FPC13は、各金属配線14が貫通孔21にそれぞれ嵌挿された状態で、金属配線14が異方導電性樹脂19の導電性粒子を介して電極端子パッド8に接続されている。このとき、ドライバ12のチップ部16の裏面及びFPC13の下面は、対向基板3の表面に当接して支持されている。
上記貫通孔21は金属配線14の外形よりも僅かに大きく形成され、貫通孔22はバンプ15の外形よりも僅かに大きく形成されている。バンプ15又は金属配線14と、上記貫通孔21,22との間の間隔は、2μmよりも大きく且つ20μm以下になっている。
バンプ15又は金属配線14と貫通孔21,22との間の間隔は、2μm以下であると、製造工程においてドライバ12又はFPC13の搭載不良が生じ易くなる。一方、その間隔が20μmを超えると、バンプ15又は金属配線14と電極端子パッド8〜10との位置ずれが大きくなり、接続不良が生じ易くなってしまう。したがって、バンプ15又は金属配線14と貫通孔21,22との間隔は、2μmよりも大きく且つ20μm以下であることが好ましい。
また、対向基板3を構成するガラス基板の厚みは、10μm以上且つ80μm以下になっている。上記ガラス基板の厚みが10μm未満であると、貫通孔21,22によってドライバ12又はFPC13を確実に支持することが難しくなる。一方、上記ガラス基板の厚みが80μmを超えると、貫通孔21,22を形成するのに比較的長い時間を要するため、実情に沿わない。したがって、対向基板3を構成するガラス基板の厚みは、10μm以上且つ80μm以下であることが好ましい。
−実施形態1の効果−
ドライバ12は、バンプ15が対向基板3の貫通孔22に嵌挿されているので、その貫通孔22の内壁面によって支持することができる。また、FPC13は、金属配線14が貫通孔21に嵌挿されているので、その貫通孔21の内壁面によって支持できる。したがって、端子領域7への圧着時に、ドライバ12及びFPC13の対向基板3に平行な方向の移動を規制できるため、バンプ15及び金属配線14と電極端子パッド8〜10との位置ずれを抑制することができる。
また、バンプ15、金属配線14、及び電極端子パッド8〜10に寸法精度のバラツキがあると、僅かな位置ずれによっても接続不良が生じ易くなるが、本実施形態によると、貫通孔21,22によってバンプ15及び金属配線14と電極端子パッド8〜10との位置ずれを抑制できるため、バンプ15及び金属配線14と電極端子パッド8〜10との接続不良を好適に低減することができる。
さらに、バンプ15及び金属配線14と電極端子パッド8〜10とを圧着する圧着ツールの圧着面に平行度のバラツキがあったとしても、その圧着力は、バンプ15に加えて、ドライバ16の下面に接触している対向基板3によって支持されるため、圧着ツールの平行度のバラツキを均一化させることができる。そのため、バンプ15及び金属配線14と電極端子パッド8〜10との間に挟まれた導電性粒子の扁平度を、均一化することが可能となる。その結果、バンプ15及び金属配線14と電極端子パッド8〜10との間の接続抵抗を均一化して、表示装置の信頼性を向上させることができる。
また、ドライバ12の実装領域を、吸湿性(透湿性)及び熱膨張性に優れたガラスによって覆うようにしたので、周囲の水分、汚染物質及び熱等の透過を抑制することができる。その結果、高温高湿や冷熱衝撃に対する接続抵抗値の安定性、及び高温高湿環境における表示状態の安定性についての信頼性を向上させることができる。
さらに、分断する一対の基板2,3において分断ラインが重なるようにしたので、クラックの伸長方向を安定化できる。つまり、分断不良を低減することができる。
さらにまた、貫通孔21,22を各バンプ15及び各金属配線14毎に設けるようにしたので、各バンプ15及び各金属配線14をそれぞれ1つの貫通孔21,22によって確実に支持できる。
また、対向基板3のガラス基板の厚みを10μm以上且つ80μm以下としたので、貫通孔21,22によってドライバ12及びFPC13を確実に支持しつつ、その貫通孔21,22を比較的短時間で形成することができる。
さらに、バンプ15及び金属配線14と電極端子パッド8〜10との間隔を2μm以上且つ20μm以下としてので、製造工程におけるドライバ12及びFPC13の搭載不良が生じ難くしつつ、バンプ15及び金属配線14と電極端子パッド8〜10との位置ずれを低減することができる。
また、ドライバ12のチップ部16の裏面及びFPC13の裏面を、対向基板3におけるガラス基板の表面に当接させるようにしたので、圧着時の圧力をバンプ15の端面だけでなくガラス基板の表面にも分散させることができ、導電性粒子の扁平度をさらに均一化することが可能となる。
《発明の実施形態2》
図5は、本発明の実施形態2を示している。尚、以降の各実施形態では、図1〜図4と同じ部分については同じ符号を付して、その詳細な説明を省略する。
上記実施形態1では、ドライバ12の各バンプ15毎に貫通孔22をそれぞれ設けると共に、FPC13の各金属配線14毎に貫通孔21をそれぞれ設けたのに対し、本実施形態では、複数のバンプ15の全体又は複数の金属配線14の全体に対して、1つの貫通孔21,22を設けるようにしている。
すなわち、貫通孔22は、各ドライバ12毎に1つずつ形成されている。そして、拡大断面図である図5に示すように、ドライバ12の複数のバンプ15の全体が、1つの貫通孔22に嵌挿されている。また、貫通孔21についても同様に、FPC13の複数の金属配線14の全体が、1つの貫通孔21に嵌挿されている。尚、バンプ15及び金属配線14と、貫通孔21,22との間には、僅かな隙間が設けられている。
このようにしても、ドライバ12及びFPC13は、バンプ15及び金属配線14の側面を貫通孔21,22の内壁面によって支持できるため、バンプ15及び金属配線14と電極端子パッド8〜10との位置ずれを抑制することができる。さらに、貫通孔21,22の数が大幅に少なくなるので、貫通孔21,22を簡単な方法により形成することも可能となる。
《発明の実施形態3》
図6は、本発明の実施形態3を示している。上記実施形態2ではドライバ12のバンプ15の部分を貫通孔22によって支持するようにしたが、本実施形態では、ドライバ12のチップ部16を貫通孔22によって支持するようにしている。
貫通孔22は、各ドライバ12毎に1つずつ形成されている。ドライバ12のチップ部16は、拡大断面図である図6に示すように、貫通孔22に嵌挿された状態で、その一部がガラス基板から突出している。すなわち、チップ部16の下部側面は、貫通孔22の内壁面によって支持されるようになっている。尚、チップ部16と貫通孔22との間には僅かな隙間が設けられている。
このようにしても、ドライバ12は、チップ部16の側面を貫通孔22の内壁面によって支持できるために、バンプ15と電極端子パッド9,10との位置ずれを抑制できる。また、上記実施形態2と同様に、貫通孔22を簡単な方法によって形成することも可能となる。
《発明の実施形態4》
図7は、本発明の実施形態4を示している。上記実施形態1のドライバ12は電極部としてバンプ15を有していたが、本実施形態のドライバ12は電極部として貫通電極25を有している。一方、上記実施形態1のFPC13は電極部として金属配線14を有していたが、本実施形態のFPC13は、電極部として貫通電極24を有している。
貫通電極24,25は、電極端子パッド8〜10に接続される側の端部が細くなった針状に形成されている。
そして、FPC13は、貫通電極24が貫通孔21に嵌挿された状態で電極端子パッド8に接続され、汎用の接着剤により固定されている。また、ドライバ12についても同様に、貫通電極25が貫通孔22に嵌挿された状態で電極端子パッド9,10に接続され、汎用の接着剤により固定されている。
本実施形態によれば、上記実施形態1と同様に、貫通電極24,25と電極端子パッド8〜10との位置ずれを抑制できることに加え、電極部を貫通電極24,25により構成したので、異方導電性樹脂を用いなくても、各貫通電極24,25と電極端子パッド8〜10との導通を確実にとることが可能となる。すなわち、貫通孔22を設けるようにしたので、電極部を、バンプ15以外に貫通電極24,25によって構成することができる。
《発明の実施形態5》
図8は、本発明の実施形態5を示している。上記実施形態1では対向基板3をガラス基板により構成したが、本実施形態では対向基板3をプラスチック基板により構成している。このことにより、対向基板3を薄く形成できるため、液晶表示装置を全体として薄くすることが可能となる。さらに、例えばレーザ光により貫通孔21,22を形成する場合、ガラス基板に比べて短時間で加工できるため、貫通孔21,22を容易に形成することができる。
《その他の実施形態》
本発明は、上述した液晶表示装置に限らず、例えば、表示媒体層が有機EL層である有機EL表示装置等の他の表示装置についても同様に適用することができる。
(実施例)
次に、本発明を具体的に実施した実施例について説明する。
ドライバ12におけるバンプ15の幅を30μmとし、対向基板3の材料、対向基板3の厚み、及び貫通孔22の幅を変化させて、貫通孔22の形成に要した時間、バンプ15と電極端子パッド9,10との最大位置ずれ量、バンプ15における左右の圧力差、信頼性(高温高湿や冷熱衝撃に対する接続抵抗値の安定性、及び高温高湿環境における表示状態の安定性)、及び分断不良のそれぞれについて測定した(実施例1〜実施例6、比較例2)。また、貫通孔22によるドライバ12の支持がない従来の構成についても測定した(比較例1)。その結果を、表1に示す。
Figure 0004740662
比較例1では、対向基板3の材料をガラスとし、対向基板3の厚みを500μmとした。そのとき、最大位置ずれ量は10μmと比較的大きくなった。左右圧力差については、バンプ15の左右において導電性粒子17の潰れ量が異なったものが所定の割合で見られた。また、信頼性は低かった。分断不良は1000ppmと非常に多く発生した。これは、端子領域7を露出させるために、液晶表示パネルを段差状に分断する必要があり、この場合には、ガラス基板に予め設けたクラックの伸長方向が不安定になるためである。
実施例1では、対向基板3の材料をガラスとし、対向基板3の厚みを500μmとし、貫通孔22の幅を36μmとした。このとき、貫通孔22の形成には300分と比較的長い時間を要したが、最大位置ずれ量を3μmに低減できた。これは、圧着時の位置ずれを、バンプ15と貫通孔22との間の僅かな隙間(すなわち、バンプ15の外壁面と貫通孔22の内壁面との間の僅かな隙間)によって制御できたためであると考えられる。
ここで、実施例1では、バンプ15の左右両側に合計6μm(36−30)の隙間が設けられている。仮にバンプ15の位置ずれが0である場合には、バンプ15の左右両側には3μmずつの隙間が設けられることになる。したがって、バンプ15の位置ずれ量(バンプ15の中心位置のずれ量)は、最大でも3μmとなる。
左右圧力差については、実質的にバンプ15の左右において違いが見られなかった。これは、比較例1では圧着時の圧力を全てバンプ15が支えていたのに対し、実施例1ではその圧力をバンプ15だけでなく貫通孔22周りのガラス表面によって分散されたためであると考えられる。
また、信頼性については、抵抗値の上昇も少なく表示不良の発生も見られなかった。これは、ドライバ12の実装領域が、吸湿性(透湿性)及び熱膨張性に優れたガラスによって覆われているために、周囲の水分、汚染物質及び熱等の透過を抑制し、これらに対する耐性が向上したためであると考えられる。
実施例2では、実施例1に対してガラス基板の厚みを150μmに変更した。また、実施例3では、実施例1に対してガラス基板の厚みを80μmに変更した。さらに、実施例4では、実施例1に対してガラス基板の厚みを40μmに変更した。
このとき、実施例2〜4では、実施例1と同様に、最大位置ずれ量を3μmに低減できると共に、左右圧力差及び信頼性を向上できた。さらに、実施例2の貫通時間は100分に短縮化され、実施例3の貫通時間は10分にさらに短縮化され、実施例4の貫通時間は2分に大幅に短縮された。これは、厚さが80μmよりも大きいガラス基板を、レーザ光で溶融させるには、大きなエネルギーロスが生じるためであると考えられる。
また、分断不良が発生する割合は、5ppmであり、比較例の1000ppmに比べて大きく改善できることがわかった。これは、分断する一対の基板2,3において分断ラインが重なるようにしたので、クラックの伸長方向を安定化できたためであると考えられる。
実施例2〜4では、分断不良についても、比較例1に比べて大幅に低減できることがわかった。尚、実施例1に比べて分断不良が僅かに増大したのは、ガラス基板の厚みが薄くなったために剛性が低下し、分断時に加える圧力のバラツキの影響を受け易くなったためであると考えられる。
実施例5では、実施例4に対して貫通孔22の幅を36μmから50μmに変更した。貫通孔22は、4分と比較的短い時間で形成することができた。最大位置ずれ量は7μmと比較例1の10μmに比べて小さくできたが、上記各実施例1〜4の3μmよりも大きくなった。
また、信頼性については、比較例1よりも向上できることが確認されたが、上記各実施例1〜4よりも僅かに低下することがわかった。これは、バンプ15の幅に対する貫通孔22の幅を大きくすることにより、バンプ15周りのガラスの占める割合が小さくなって樹脂の占める割合が大きくなったためであると考えられる。
実施例6では、実施例4に対して対向基板3の材料をプラスチック(エポキシ系樹脂)に変更した。上記実施例4と同様に、基板の厚さを40μmとし、バンプ15の幅30μmに対して貫通孔22の幅を36μmとした。
貫通孔22の形成には1分の時間を要し、非常に短時間で形成できることがわかった。これは、レーザ光で貫通孔22を形成するに当たり、プラスチック基板がガラス基板よりも溶融しやすいことによると考えられる。
信頼性については、比較例1に比べて向上できることが確認されたが、基板がガラスである上記実施例4に比べて僅かに低下することがわかった。これは、プラスチック基板自体が周囲の水分及び汚染物質や熱の透過をある程度許容してしまうためであると考えられる。
また、分断不良については、上記各実施例1〜5で適用したホイールカッター方式ではなく、ダイシング方法による基板掘削方法を適用した。このことにより、分断不良の発生は見られなかった。
尚、本実施例ではプラスチック基板にエポキシ系樹脂を適用して実施したが、その他に、PES、アクリル樹脂、及びポリカーボネート樹脂等の樹脂によっても、同様の効果が得られることを確認している。また、上記各実施例におけるドライバ12の圧着にはコンスタントヒート方式を適用したが、その他にパルスヒート方式を適用しても同様の効果が得られることを確認している。
比較例2では、実施例4に対して貫通孔22の幅を36μmから32μmに変更した。この場合、位置合わせのアライメントをした後に実装工程を行ったところ、バンプ15が貫通孔22に嵌挿されずにガラス基板の上に乗り上がってしまうものが、数%の割合で確認された。これは、バンプ15の幅に対する貫通孔22の幅が小さすぎて、装置のアライメント精度に対するマージンが少なくなったためであると考えられる。
以上説明したように、本発明は、表示装置及びその製造方法について有用であり、特に、電極部と電極端子パッドとを確実に接続すると共に、その接続抵抗値を均一化して表示装置の信頼性を向上させる場合に適している。
実施形態1の液晶表示装置を拡大して示す断面図である。 液晶表示装置の外観を示す平面図である。 端子領域を拡大して示す平面図である。 貫通孔に嵌挿されたドライバを示す拡大断面図である。 実施形態2における貫通孔に嵌挿されたドライバを示す拡大断面図である。 実施形態3における貫通孔に嵌挿されたドライバを示す拡大断面図である。 実施形態4の液晶表示装置を拡大して示す断面図である。 実施形態5の液晶表示装置を拡大して示す断面図である。 従来の液晶表示装置を拡大して示す断面図である。
1 液晶表示装置(表示装置)
2 TFT基板(第1基板)
3 対向基板(第2基板)
4 液晶層(表示媒体層)
7 端子領域、額縁領域
8〜10 電極端子パッド
12 ドライバ(回路部)
13 FPC(回路部)
14 金属配線(電極部)
15 バンプ(電極部)
16 チップ部
17 導電性粒子
18 異方導電性樹脂
19 異方導電性樹脂
21,22 貫通孔

Claims (8)

  1. 複数の電極端子パッドが形成された端子領域を有する第1基板と、
    上記第1基板に対向して配置された第2基板と、
    上記第1基板及び上記第2基板の間に設けられた表示媒体層と、
    チップ部と該チップ部に設けられると共に上記電極端子パッドに接続される複数の電極部とを有し、上記表示媒体層を駆動するための回路部と、
    少なくとも上記電極端子パッドと上記回路部の電極部との間に介在され、導電性粒子を含む異方導電性樹脂とを備えた表示装置であって、
    上記第2基板には、上記第1基板の端子領域に対向する領域に貫通孔が形成され、
    上記回路部は、該回路部のチップ部が上記貫通孔に嵌挿された状態で、上記電極部が、上記異方導電性樹脂の導電性粒子を介して上記電極端子パッドに接続されている
    ことを特徴とする表示装置
  2. 請求項1に記載された表示装置において、
    上記第2基板はガラス基板により構成され、
    上記ガラス基板の厚みは、10μm以上且つ80μm以下である
    ことを特徴とする表示装置。
  3. 請求項1に記載された表示装置において、
    上記第2基板はプラスチック基板により構成されている
    ことを特徴とする表示装置。
  4. 複数の電極端子パッドが形成された端子領域を有する第1基板と、
    上記第1基板に対向して配置された第2基板と、
    上記第1基板及び上記第2基板の間に設けられた表示媒体層と、
    上記電極端子パッドに接続される電極部を複数有し、上記表示媒体層を駆動するための回路部と、
    少なくとも上記電極端子パッドと上記回路部の電極部との間に介在され、導電性粒子を含む異方導電性樹脂とを備えた表示装置を製造する方法であって、
    上記第2基板における上記第1基板の端子領域に対向する領域に形成した貫通孔に、上記回路部の少なくとも一部を嵌挿した状態で、当該回路部の電極部を、上記異方性導電性樹脂の導電性粒子を介して上記電極端子パッドに接続する
    ことを特徴とする表示装置の製造方法。
  5. 請求項4に記載された表示装置の製造方法において、
    上記貫通孔に上記回路部の少なくとも一部を嵌挿する際には、当該貫通孔に上記回路部の電極部を嵌挿する
    ことを特徴とする表示装置の製造方法。
  6. 請求項5に記載された表示装置の製造方法において、
    上記第2基板に上記貫通孔を形成する際には、当該貫通孔を上記各電極部毎に形成する
    ことを特徴とする表示装置の製造方法。
  7. 請求項5に記載された表示装置の製造方法において、
    上記貫通孔に上記回路部の少なくとも一部を嵌挿する際には、1つの上記貫通孔に対し、上記複数の電極部を一括して嵌挿する
    ことを特徴とする表示装置の製造方法。
  8. 請求項4に記載された表示装置の製造方法において、
    上記回路部は、チップ部と、該チップ部に一体に設けられた複数の上記電極部とを有し、
    上記貫通孔に上記回路部の少なくとも一部を嵌挿する際には、当該貫通孔に上記チップ部を嵌挿する
    ことを特徴とする表示装置の製造方法。
JP2005192247A 2005-06-30 2005-06-30 表示装置及びその製造方法 Expired - Fee Related JP4740662B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005192247A JP4740662B2 (ja) 2005-06-30 2005-06-30 表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005192247A JP4740662B2 (ja) 2005-06-30 2005-06-30 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007011030A JP2007011030A (ja) 2007-01-18
JP4740662B2 true JP4740662B2 (ja) 2011-08-03

Family

ID=37749624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005192247A Expired - Fee Related JP4740662B2 (ja) 2005-06-30 2005-06-30 表示装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4740662B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031468A (ko) * 2018-09-14 2020-03-24 엘지디스플레이 주식회사 타일링 표시장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128481A (ja) * 2009-12-21 2011-06-30 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
US9269915B2 (en) * 2013-09-18 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US10185190B2 (en) * 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
JP2018018008A (ja) 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 表示装置
JP2018017987A (ja) 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153969A (ja) * 1996-11-25 1998-06-09 Varintelligent Bvi Ltd 組合された印刷回路板と集積回路ドライバとを含む装置およびその製造方法
JPH1152340A (ja) * 1997-07-30 1999-02-26 Toshiba Corp 液晶表示装置
JP2000003140A (ja) * 1998-06-12 2000-01-07 Tdk Corp 有機elディスプレイ
JP2001215528A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 周辺駆動回路内蔵型液晶表示パネル
JP2002299047A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置およびその製造方法
JP2003255849A (ja) * 2002-02-28 2003-09-10 Rohm Co Ltd フラットパネルディスプレイ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153969A (ja) * 1996-11-25 1998-06-09 Varintelligent Bvi Ltd 組合された印刷回路板と集積回路ドライバとを含む装置およびその製造方法
JPH1152340A (ja) * 1997-07-30 1999-02-26 Toshiba Corp 液晶表示装置
JP2000003140A (ja) * 1998-06-12 2000-01-07 Tdk Corp 有機elディスプレイ
JP2001215528A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 周辺駆動回路内蔵型液晶表示パネル
JP2002299047A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置およびその製造方法
JP2003255849A (ja) * 2002-02-28 2003-09-10 Rohm Co Ltd フラットパネルディスプレイ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031468A (ko) * 2018-09-14 2020-03-24 엘지디스플레이 주식회사 타일링 표시장치
KR102603697B1 (ko) * 2018-09-14 2023-11-16 엘지디스플레이 주식회사 타일링 표시장치

Also Published As

Publication number Publication date
JP2007011030A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
JP5274564B2 (ja) フレキシブル基板および電気回路構造体
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
JP4740662B2 (ja) 表示装置及びその製造方法
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
US10971465B2 (en) Driving chip, display substrate, display device and method for manufacturing display device
KR20070117110A (ko) 테이프 캐리어 패키지 및 이를 포함하는 액정표시장치
JP2009186707A (ja) 電気光学装置の製造方法、電気光学装置
JP2012227480A (ja) 表示装置及び半導体集積回路装置
WO2020039709A1 (ja) 表示装置及び集積回路モジュール
JP3498448B2 (ja) 液晶表示装置
JP2008020529A (ja) 表示素子
JP2006066676A (ja) 電気光学装置及び電子機器
JP2006235295A (ja) 液晶表示パネル
KR20060134662A (ko) 씨오지 방식의 액정표시장치
JP2002217237A (ja) 平面表示装置
TWI338354B (ja)
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
JP5332219B2 (ja) 電気光学装置の製造方法
JP2009115942A (ja) 液晶表示装置
JPH06130408A (ja) 液晶表示装置
JP3575482B2 (ja) 表示装置
KR20070013834A (ko) 액정 표시 장치 및 그의 제조 방법
KR20070106261A (ko) 액정표시장치
WO2019175934A1 (ja) 熱圧着装置
KR200160829Y1 (ko) 액정표시소자 모듈 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Ref document number: 4740662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees