JPH10319419A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10319419A JPH10319419A JP9128491A JP12849197A JPH10319419A JP H10319419 A JPH10319419 A JP H10319419A JP 9128491 A JP9128491 A JP 9128491A JP 12849197 A JP12849197 A JP 12849197A JP H10319419 A JPH10319419 A JP H10319419A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- liquid crystal
- electrode
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 本発明は、図１に示すように半導体素子のコ
ーナー部にダミー金突起電極を設けることにより、半導
体素子の実装時の温度及び荷重バランスを均一に保ち、
最良な接続条件を確保しつつ、機能不良の発生しない、
かつ信頼性を十分に確保できる液晶表示装置を提供する
こと。 【解決手段】 重ね合わせた２枚の透明絶縁基板の間に
液晶を封入してなる液晶表示素子の駆動ＩＣを異方性導
電接着剤にて透明絶縁基板に接合した液晶表示装置であ
って、駆動ＩＣ１は長寸形状で金突起電極２を有し、Ｉ
Ｃのコーナー部の金突起電極をダミー電極３とするよう
に構成したものである。
ーナー部にダミー金突起電極を設けることにより、半導
体素子の実装時の温度及び荷重バランスを均一に保ち、
最良な接続条件を確保しつつ、機能不良の発生しない、
かつ信頼性を十分に確保できる液晶表示装置を提供する
こと。 【解決手段】 重ね合わせた２枚の透明絶縁基板の間に
液晶を封入してなる液晶表示素子の駆動ＩＣを異方性導
電接着剤にて透明絶縁基板に接合した液晶表示装置であ
って、駆動ＩＣ１は長寸形状で金突起電極２を有し、Ｉ
Ｃのコーナー部の金突起電極をダミー電極３とするよう
に構成したものである。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に液晶表示装置の駆動ＩＣである半導体素子に関
するものである。
し、特に液晶表示装置の駆動ＩＣである半導体素子に関
するものである。
【０００２】
【従来の技術】液晶表示装置の駆動ＩＣである半導体素
子は、液晶表示素子の周辺部の透明絶縁基板（ガラス）
上に直接搭載されるＣＯＧ（チップオンガラス）方式が
採用されている。このＣＯＧ方式は、図５に示す液晶表
示素子９の透明絶縁基板（ガラス）６の周辺部の長辺側
の一辺及び短辺側の一辺に、図３に示す半導体素子１を
異方性導電接着剤（ＡＣＦ）１２を介して接続する構成
である。
子は、液晶表示素子の周辺部の透明絶縁基板（ガラス）
上に直接搭載されるＣＯＧ（チップオンガラス）方式が
採用されている。このＣＯＧ方式は、図５に示す液晶表
示素子９の透明絶縁基板（ガラス）６の周辺部の長辺側
の一辺及び短辺側の一辺に、図３に示す半導体素子１を
異方性導電接着剤（ＡＣＦ）１２を介して接続する構成
である。
【０００３】半導体素子１は長寸形状で、半導体素子の
全周辺には入出力信号の回路機能を有するアルミニウム
パッドが設けられ、このアルミニウムパッドにバリアメ
タル（クロムと銅）を介して金突起電極２が設けられて
いる。透明絶縁基板６上には、透明電極であるＩＴＯ７
がパターンニングされており、ＩＴＯ電極７と半導体素
子の金突起電極とを位置合わせし、異方性導電接着剤１
２を介して加熱加圧により接続している。
全周辺には入出力信号の回路機能を有するアルミニウム
パッドが設けられ、このアルミニウムパッドにバリアメ
タル（クロムと銅）を介して金突起電極２が設けられて
いる。透明絶縁基板６上には、透明電極であるＩＴＯ７
がパターンニングされており、ＩＴＯ電極７と半導体素
子の金突起電極とを位置合わせし、異方性導電接着剤１
２を介して加熱加圧により接続している。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成においては、半導体素子の回路機能を有
する金突起電極２が、図４に示すように半導体素子１の
全周辺に形成されているため、半導体素子の実装時の熱
と圧力による内部応力集中等により、図３に示すように
半導体素子１のコーナー部に反り８が生じ、半導体素子
のコーナー部のＩＴＯ電極７と金突起電極２との間に隙
間が発生し、両電極間で十分な接続が得られず、半導体
素子への入力信号及び半導体素子からの出力信号が断た
れ、あるいは接続が不安定となり液晶表示装置が機能し
ないか、機能しても信頼性が確保できない問題点があ
る。
うな従来の構成においては、半導体素子の回路機能を有
する金突起電極２が、図４に示すように半導体素子１の
全周辺に形成されているため、半導体素子の実装時の熱
と圧力による内部応力集中等により、図３に示すように
半導体素子１のコーナー部に反り８が生じ、半導体素子
のコーナー部のＩＴＯ電極７と金突起電極２との間に隙
間が発生し、両電極間で十分な接続が得られず、半導体
素子への入力信号及び半導体素子からの出力信号が断た
れ、あるいは接続が不安定となり液晶表示装置が機能し
ないか、機能しても信頼性が確保できない問題点があ
る。
【０００５】本発明は、このような従来の問題点を解決
するものであり、半導体素子のコーナー部にダミー金突
起電極を設けたことにより、半導体素子の実装時におい
て熱と圧力により半導体素子のコーナー部に反りが生じ
ても、ＩＴＯ電極と回路機能を有する金突起電極間で接
続不良は発生しないので、半導体素子の実装時の温度及
び荷重バランスを均一に保ち、最良な接続条件を確保し
つつ、機能不良の発生しない、かつ信頼性を十分に確保
できる液晶表示装置を提供することを目的とするもので
ある。
するものであり、半導体素子のコーナー部にダミー金突
起電極を設けたことにより、半導体素子の実装時におい
て熱と圧力により半導体素子のコーナー部に反りが生じ
ても、ＩＴＯ電極と回路機能を有する金突起電極間で接
続不良は発生しないので、半導体素子の実装時の温度及
び荷重バランスを均一に保ち、最良な接続条件を確保し
つつ、機能不良の発生しない、かつ信頼性を十分に確保
できる液晶表示装置を提供することを目的とするもので
ある。
【０００６】
【課題を解決するための手段】この問題点を解決するた
めに、本発明は、重ね合わせた２枚の透明絶縁基板の間
に液晶を封入してなる液晶表示素子の駆動ＩＣを異方性
導電接着剤にて透明絶縁基板に接合した液晶表示装置で
あって、駆動ＩＣは長寸形状で金突起電極を有し、駆動
ＩＣのコーナー部の金突起電極をダミー電極とするよう
に構成したものである。
めに、本発明は、重ね合わせた２枚の透明絶縁基板の間
に液晶を封入してなる液晶表示素子の駆動ＩＣを異方性
導電接着剤にて透明絶縁基板に接合した液晶表示装置で
あって、駆動ＩＣは長寸形状で金突起電極を有し、駆動
ＩＣのコーナー部の金突起電極をダミー電極とするよう
に構成したものである。
【０００７】この本発明によれば、駆動ＩＣである半導
体素子のコーナー部の金突起電極をダミー電極としたた
め、半導体素子の実装時において熱と圧力により半導体
素子のコーナー部に反りが生じても、コーナー部に設け
たダミー電極は非接続状態となるが、他の回路機能を有
する金突起電極は最良な接続状態を維持するので、接続
不良の発生しない、かつ信頼性を十分に確保できる液晶
表示装置を得ることができる。
体素子のコーナー部の金突起電極をダミー電極としたた
め、半導体素子の実装時において熱と圧力により半導体
素子のコーナー部に反りが生じても、コーナー部に設け
たダミー電極は非接続状態となるが、他の回路機能を有
する金突起電極は最良な接続状態を維持するので、接続
不良の発生しない、かつ信頼性を十分に確保できる液晶
表示装置を得ることができる。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、重ね合わせた２枚の透明絶縁基板の間に液晶を封入
してなる液晶表示素子の駆動ＩＣを異方性導電接着剤に
て透明絶縁基板に接合した液晶表示装置であって、駆動
ＩＣは長寸形状で金突起電極を有し、駆動ＩＣのコーナ
ー部の金突起電極をダミー電極としたことを特徴とする
ものであり、駆動ＩＣである半導体素子のコーナー部の
金突起電極をダミー電極としたため、半導体素子の実装
時において、加熱加圧により半導体素子のコーナー部に
反りが生じても、回路機能を有する金突起電極は接続状
態を維持しているので、半導体素子の実装時の温度及び
荷重バランスを均一に保ち、最良な接続条件を確保しつ
つ、機能不良の発生しない、かつ信頼性を十分に確保で
きる液晶表示装置を得ることができる。
は、重ね合わせた２枚の透明絶縁基板の間に液晶を封入
してなる液晶表示素子の駆動ＩＣを異方性導電接着剤に
て透明絶縁基板に接合した液晶表示装置であって、駆動
ＩＣは長寸形状で金突起電極を有し、駆動ＩＣのコーナ
ー部の金突起電極をダミー電極としたことを特徴とする
ものであり、駆動ＩＣである半導体素子のコーナー部の
金突起電極をダミー電極としたため、半導体素子の実装
時において、加熱加圧により半導体素子のコーナー部に
反りが生じても、回路機能を有する金突起電極は接続状
態を維持しているので、半導体素子の実装時の温度及び
荷重バランスを均一に保ち、最良な接続条件を確保しつ
つ、機能不良の発生しない、かつ信頼性を十分に確保で
きる液晶表示装置を得ることができる。
【０００９】請求項２に記載の発明は、ダミー電極を駆
動ＩＣの短辺より長辺側へ０．５ｍｍの範囲及び長辺よ
り短辺側へ０．５ｍｍの範囲に設けたことを特徴とする
ものであり、半導体素子の実装時において、加熱加圧に
よる内部応力が半導体素子のコーナー部に集中し、コー
ナー部の半導体素子に反りが生じても、回路機能を有す
る金突起電極がコーナー部から０．５ｍｍの範囲外に有
れば、実装時における内部応力による影響は受けず、機
能不良を発生せず、かつ信頼性を十分に確保できる液晶
表示装置を得ることができる。
動ＩＣの短辺より長辺側へ０．５ｍｍの範囲及び長辺よ
り短辺側へ０．５ｍｍの範囲に設けたことを特徴とする
ものであり、半導体素子の実装時において、加熱加圧に
よる内部応力が半導体素子のコーナー部に集中し、コー
ナー部の半導体素子に反りが生じても、回路機能を有す
る金突起電極がコーナー部から０．５ｍｍの範囲外に有
れば、実装時における内部応力による影響は受けず、機
能不良を発生せず、かつ信頼性を十分に確保できる液晶
表示装置を得ることができる。
【００１０】以下、本発明の一実施形態について図面を
参照して説明する。図１は本発明の実施の形態における
半導体素子の金突起電極面の平面図、図２は本発明の実
施の形態における半導体素子の実装後の断面図である。
なお、図面中、前記従来例に示したものと同一のものに
ついては同一符号を用い説明を省略する。
参照して説明する。図１は本発明の実施の形態における
半導体素子の金突起電極面の平面図、図２は本発明の実
施の形態における半導体素子の実装後の断面図である。
なお、図面中、前記従来例に示したものと同一のものに
ついては同一符号を用い説明を省略する。
【００１１】駆動ＩＣである半導体素子１は、長寸形状
の１２．０×２．０ｍｍサイズを用い、図１に示すよう
に６０μｍピッチで金突起電極２，３を設けた。本実施
の形態においては、半導体素子の短辺より長辺側へ０．
５ｍｍの範囲４及び長辺より短辺側へ０．５ｍｍの範囲
５では電極をダミー電極３とし、回路機能を果たさない
ように設計した。また、上記０．５ｍｍの範囲以外は、
金突起電極２に回路機能を果たすように半導体素子を設
計した。上記の実施の形態において、半導体素子の実装
時におけるコーナー部の反りは、０．５ｍｍ以内で発生
するので上記の範囲に設定した。金突起電極２はアルミ
ニウムパッドにバリアメタルを介して電解金メッキ法に
て金を付けることにより形成した。バリアメタル材とし
てクロムと銅を用いた。金突起電極の形状は、ダミー電
極３及び回路機能を有する金突起電極２ともに４５μｍ
×６５μｍのサイズとし、金突起電極の高さ（突起高
さ）は１５μｍで形成した。
の１２．０×２．０ｍｍサイズを用い、図１に示すよう
に６０μｍピッチで金突起電極２，３を設けた。本実施
の形態においては、半導体素子の短辺より長辺側へ０．
５ｍｍの範囲４及び長辺より短辺側へ０．５ｍｍの範囲
５では電極をダミー電極３とし、回路機能を果たさない
ように設計した。また、上記０．５ｍｍの範囲以外は、
金突起電極２に回路機能を果たすように半導体素子を設
計した。上記の実施の形態において、半導体素子の実装
時におけるコーナー部の反りは、０．５ｍｍ以内で発生
するので上記の範囲に設定した。金突起電極２はアルミ
ニウムパッドにバリアメタルを介して電解金メッキ法に
て金を付けることにより形成した。バリアメタル材とし
てクロムと銅を用いた。金突起電極の形状は、ダミー電
極３及び回路機能を有する金突起電極２ともに４５μｍ
×６５μｍのサイズとし、金突起電極の高さ（突起高
さ）は１５μｍで形成した。
【００１２】一方、液晶表示素子９は、２枚の透明絶縁
基板に１．１ｍｍ厚みのガラスを用い透明電極にＩＴＯ
を使用した。まず、透明電極であるＩＴＯ７をガラス全
面にスパッタリング法にて蒸着し、化学エッチング法に
て所望のＩＴＯパターンを形成した。その後、２枚の透
明絶縁ガラス６をシール樹脂１０を介して重ね合わせ、
ＵＶ照射にてシール樹脂１０を硬化したのち、液晶を注
入して液晶表示素子９を形成した。
基板に１．１ｍｍ厚みのガラスを用い透明電極にＩＴＯ
を使用した。まず、透明電極であるＩＴＯ７をガラス全
面にスパッタリング法にて蒸着し、化学エッチング法に
て所望のＩＴＯパターンを形成した。その後、２枚の透
明絶縁ガラス６をシール樹脂１０を介して重ね合わせ、
ＵＶ照射にてシール樹脂１０を硬化したのち、液晶を注
入して液晶表示素子９を形成した。
【００１３】次に、液晶表示素子の周辺部（半導体素子
を搭載する位置）に、異方性導電接着剤１２を貼り付
け、半導体素子１を搭載する位置の液晶表示素子ＩＴＯ
パターン電極７と半導体素子の金突起電極２とを位置合
わせし、温度２００℃，時間２０ｓｅｃ，荷重１５００
Ｋｇ／ｃｍ2 （金突起電極の総面積当たり）で圧着して
接合することにより本発明の液晶表示装置を得ることが
できた。
を搭載する位置）に、異方性導電接着剤１２を貼り付
け、半導体素子１を搭載する位置の液晶表示素子ＩＴＯ
パターン電極７と半導体素子の金突起電極２とを位置合
わせし、温度２００℃，時間２０ｓｅｃ，荷重１５００
Ｋｇ／ｃｍ2 （金突起電極の総面積当たり）で圧着して
接合することにより本発明の液晶表示装置を得ることが
できた。
【００１４】本発明の液晶表示装置を用い、電気信号を
入力し表示しても機能不良のない表示品位が得られ、ま
た、信頼性試験においても安定な接続状態が保たれ機能
不良のない表示品位が確保できた。以上のように本発明
の実施の形態によれば、半導体素子のコーナー部の金突
起電極は除去せずに回路機能を果たさないダミー電極と
しているため、半導体素子の実装時の温度及び荷重バラ
ンスを均一に保ち最良な接続条件を確保しつつ、機能不
良の発生しない、かつ信頼性を十分に確保できる液晶表
示装置が可能となる。
入力し表示しても機能不良のない表示品位が得られ、ま
た、信頼性試験においても安定な接続状態が保たれ機能
不良のない表示品位が確保できた。以上のように本発明
の実施の形態によれば、半導体素子のコーナー部の金突
起電極は除去せずに回路機能を果たさないダミー電極と
しているため、半導体素子の実装時の温度及び荷重バラ
ンスを均一に保ち最良な接続条件を確保しつつ、機能不
良の発生しない、かつ信頼性を十分に確保できる液晶表
示装置が可能となる。
【００１５】
【発明の効果】以上のように、本発明の液晶表示装置
は、半導体素子のコーナー部の金突起電極は除去せずに
回路機能を果たさないダミー電極としているため、半導
体素子の実装時の温度及び荷重バランスを均一に保ち最
良な接続条件を確保しつつ、機能不良の発生しない、か
つ信頼性を十分に確保できる液晶表示装置を得ることが
できるという有利な効果が得られる。
は、半導体素子のコーナー部の金突起電極は除去せずに
回路機能を果たさないダミー電極としているため、半導
体素子の実装時の温度及び荷重バランスを均一に保ち最
良な接続条件を確保しつつ、機能不良の発生しない、か
つ信頼性を十分に確保できる液晶表示装置を得ることが
できるという有利な効果が得られる。
【図１】本発明の液晶表示装置の一実施形態における半
導体素子の金突起電極を示す平面図である。
導体素子の金突起電極を示す平面図である。
【図２】本発明の液晶表示装置の一実施形態における半
導体素子の実装状態を示す断面図である。
導体素子の実装状態を示す断面図である。
【図３】従来の液晶表示装置における半導体素子の実装
状態を示す断面図である。
状態を示す断面図である。
【図４】従来の液晶表示装置における半導体素子の金突
起電極を示す平面図である。
起電極を示す平面図である。
【図５】液晶表示装置を示す平面図である。
１ 駆動ＩＣ（半導体素子） ２ 回路機能を有する金突起電極 ３ ダミー金突起電極（回路機能を有しない） ４ ＩＣ短辺よりＩＣ長辺側へ０．５ｍｍの範囲 ５ ＩＣ長辺よりＩＣ短辺側へ０．５ｍｍの範囲 ６ 透明絶縁基板（ガラス） ７ 透明電極（ＩＴＯ） ８ 反り量 ９ 液晶表示素子 １０ シール樹脂 １１ フレキシブルプリント基板（ＦＰＣ） １２ 異方性導電接着剤（ＡＣＦ）
Claims (2)
- 【請求項１】 重ね合わせた２枚の透明絶縁基板の間に
液晶を封入してなる液晶表示素子の駆動ＩＣを異方性導
電接着剤にて透明絶縁基板に接合した液晶表示装置であ
って、駆動ＩＣは長寸形状で金突起電極を有し、駆動Ｉ
Ｃのコーナー部の金突起電極をダミー電極としたことを
特徴とする液晶表示装置。 - 【請求項２】 ダミー電極を駆動ＩＣの短辺より長辺側
へ０．５ｍｍの範囲及び長辺より短辺側へ０．５ｍｍの
範囲に設けたことを特徴とする請求項１記載の液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9128491A JPH10319419A (ja) | 1997-05-19 | 1997-05-19 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9128491A JPH10319419A (ja) | 1997-05-19 | 1997-05-19 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10319419A true JPH10319419A (ja) | 1998-12-04 |
Family
ID=14986073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9128491A Pending JPH10319419A (ja) | 1997-05-19 | 1997-05-19 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10319419A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004004738A (ja) * | 2002-04-30 | 2004-01-08 | Samsung Electronics Co Ltd | 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置 |
| JP2005182012A (ja) * | 2003-12-15 | 2005-07-07 | Samsung Electronics Co Ltd | 駆動チップ及びこれを有する表示装置 |
| JP2005203758A (ja) * | 2003-12-16 | 2005-07-28 | Samsung Electronics Co Ltd | 駆動チップ及びこれを有する表示装置 |
| US6963385B2 (en) | 2001-05-09 | 2005-11-08 | Seiko Epson Corporation | Electrooptic device, driving IC, and electronic apparatus |
-
1997
- 1997-05-19 JP JP9128491A patent/JPH10319419A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6963385B2 (en) | 2001-05-09 | 2005-11-08 | Seiko Epson Corporation | Electrooptic device, driving IC, and electronic apparatus |
| US7167227B2 (en) | 2001-05-09 | 2007-01-23 | Seiko Epson Corporation | Electrooptic device, driving IC, and electronic apparatus |
| JP2004004738A (ja) * | 2002-04-30 | 2004-01-08 | Samsung Electronics Co Ltd | 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置 |
| JP4572060B2 (ja) * | 2002-04-30 | 2010-10-27 | サムスン エレクトロニクス カンパニー リミテッド | 駆動集積回路パッケージ及びこれを利用したチップオンガラス液晶表示装置 |
| JP2005182012A (ja) * | 2003-12-15 | 2005-07-07 | Samsung Electronics Co Ltd | 駆動チップ及びこれを有する表示装置 |
| JP4504795B2 (ja) * | 2003-12-15 | 2010-07-14 | サムスン エレクトロニクス カンパニー リミテッド | 駆動チップ及びこれを有する表示装置 |
| KR101022278B1 (ko) * | 2003-12-15 | 2011-03-21 | 삼성전자주식회사 | 구동 칩 및 이를 갖는 표시장치 |
| JP2005203758A (ja) * | 2003-12-16 | 2005-07-28 | Samsung Electronics Co Ltd | 駆動チップ及びこれを有する表示装置 |
| US7903067B2 (en) | 2003-12-16 | 2011-03-08 | Samsung Electronics Co., Ltd. | Driver chip and display apparatus having the same |
| KR101051013B1 (ko) | 2003-12-16 | 2011-07-21 | 삼성전자주식회사 | 구동 칩 및 이를 갖는 표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6956635B2 (en) | Liquid crystal device and manufacturing method therefor | |
| JP2003133677A (ja) | フレキシブル回路基板の圧着構造 | |
| WO2007039960A1 (ja) | 配線基板及びそれを備えた表示装置 | |
| JPH10319419A (ja) | 液晶表示装置 | |
| JP2893070B2 (ja) | 液晶電気光学装置 | |
| JPH11135909A (ja) | 電子機器及びフレキシブル配線板 | |
| JP2001264794A (ja) | 液晶表示装置の製造方法 | |
| JPH09101533A (ja) | 液晶表示装置 | |
| JP3349365B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH1096948A (ja) | 液晶表示装置 | |
| JP2005167274A (ja) | 半導体装置、半導体装置の製造方法並びに液晶表示装置 | |
| JPH0318826A (ja) | 液晶表示素子 | |
| JPH08292443A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000111939A (ja) | 液晶表示素子 | |
| JP2003243458A (ja) | 可撓性フィルム基板及びこの基板を有する液晶表示装置 | |
| JP2995390B2 (ja) | 液晶電気光学装置 | |
| JPH09127536A (ja) | 液晶表示装置 | |
| JPH05100238A (ja) | 液晶パネルの実装構造 | |
| JPH02173725A (ja) | 電子光学素子の実装方法 | |
| JP2995392B2 (ja) | 液晶電気光学装置 | |
| JPS61167976A (ja) | 液晶表示装置 | |
| JPH09191026A (ja) | 液晶表示装置 | |
| JPH0641266Y2 (ja) | 液晶パネル構造 | |
| JPH11249583A (ja) | 表示装置 | |
| JPH02160217A (ja) | 液晶表示装置の接続部 |