JP4504795B2 - 駆動チップ及びこれを有する表示装置 - Google Patents

駆動チップ及びこれを有する表示装置 Download PDF

Info

Publication number
JP4504795B2
JP4504795B2 JP2004354058A JP2004354058A JP4504795B2 JP 4504795 B2 JP4504795 B2 JP 4504795B2 JP 2004354058 A JP2004354058 A JP 2004354058A JP 2004354058 A JP2004354058 A JP 2004354058A JP 4504795 B2 JP4504795 B2 JP 4504795B2
Authority
JP
Japan
Prior art keywords
driving chip
long side
terminal portion
output terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004354058A
Other languages
English (en)
Other versions
JP2005182012A5 (ja
JP2005182012A (ja
Inventor
春 鎬 宋
元 植 呉
冑 永 尹
星 龍 黄
成 洛 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005182012A publication Critical patent/JP2005182012A/ja
Publication of JP2005182012A5 publication Critical patent/JP2005182012A5/ja
Application granted granted Critical
Publication of JP4504795B2 publication Critical patent/JP4504795B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

本発明は、駆動チップ及びこれを有する表示装置に関し、さらに詳細には駆動チップと表示パネルとの結合信頼性を向上させることができる駆動チップ及びこれを有する表示装置に関する。
一般に、移動通信端末機、デジタルカメラ、ノートブック型パーソナルコンピュータ、モニターなどの多様な電子機器には映像を表示するための表示装置が含まれる。前記表示装置として多様な種類が使用されることができる。しかし、前記電子機器の特性上、平板形状を有する表示装置が主に使用され、特に液晶表示装置が幅広く使用されている。
このような液晶表示装置は、液晶を用いて映像を表示する平板表示装置の一つとして、他の表示装置に比べて薄くて軽く、低消費電力及び低駆動電圧を有するという長所があって、産業全般に渡って幅広く使用されている。
従来の液晶表示装置は、画像を表示するための液晶表示パネル及び前記液晶表示パネルを駆動するための駆動チップを含む。
前記駆動チップは、外部から印加された映像データを前記液晶表示パネルを駆動するに適合した駆動信号に変換して適切なタイミングに合わせて前記液晶表示パネルに印加する。このような役割を遂行する前記駆動チップは、多様な方法によって前記液晶表示パネルに接続されることができる。
最近、製造費用削減及びサイズ減少のために、前記駆動チップを前記液晶表示パネル上に直接的に実装するチップオングラス（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ：以下ＣＯＧ）実装方式が使用されている。このようなＣＯＧ方式によると、前記駆動チップと前記液晶表示パネルとの間に異方性導電フィルム（以下、ＡＣＦ）を介在させた後に高温で圧着することで、前記駆動チップと前記液晶表示パネルとを電気的に接続する。
しかし、このようなＣＯＧ方式は、微細に形成された端子を電気的に接続するには効果的であるが、結合工程が高温で行われるので駆動チップが撓んでしまう虞がある。即ち、高温の結合工程後、常温に冷却されるときに前記駆動チップと前記液晶表示パネルとの間の熱膨張係数の差異によって前記駆動チップに撓みが発生してしまい、同時にストレスが誘発される。このような、前記駆動チップの撓み及びストレスに起因して、前記駆動チップと前記液晶表示パネルと間の接触不良が発生するという問題点がある。
従って、本発明は、このような従来の問題点を勘案したもので、本発明の目的は駆動チップと液晶表示パネルとの結合信頼性を向上させることができる駆動チップを提供することにある。
本発明の他の目的は、前述した駆動チップを有する表示装置を提供することにある。
前述した本発明の目的を達成するための駆動チップは、ベース本体、入力端子部及び第１出力端子部を含む。
前記ベース本体は、長辺及び前記長辺に垂直な短辺を有する直方体の形状を有する。
前記入力端子部は、前記ベース本体の一面から突出し、前記長辺に沿って第１端部に形成される。前記第１出力端子部は、前記第１端部から前記短辺が延びる方向に所定距離離隔される第２端部に前記長辺に沿って形成される。
前記入力端子部及び前記第１出力端子部は、前記長辺の中央を通り前記長辺に垂直な中心線からの距離が９ｄ／１０以下である領域のみに形成される。ここで、ｄは前記中心線から前記短辺までの距離である。
また、本発明の目的を達成するための駆動チップは、ベース本体、入力端子部、第１出力端子部及びダミー端子部を含む。
前記ベース本体は、長辺と短辺とを有する。
前記入力端子部は、前記長辺に沿って前記ベース本体の第１端部に形成される。
前記第１出力端子部は、前記第１端部から所定距離離隔される第２端部に前記長辺に沿って形成される。
前記ダミー端子部は、前記長辺に沿って前記第１出力端子部の両側にそれぞれ形成される。
本発明の他の目的を達成するための表示装置は、表示パネル及び駆動チップを含む。
前記表示パネルは、電気信号を伝送する導電ラインと、前記導電ラインの端に接続されるパッド部とを含む。
前記駆動チップは、長辺と前記長辺に垂直な短辺とを有するベース本体、前記長辺に沿って前記ベース本体の第１端部に形成される入力端子部及び前記第１端部から所定距離離隔される第２端部に長辺に沿って形成される第１出力端子部を含む。
前記入力端子部及び前記第１出力端子部は、前記長辺の中央を通り前記長辺に垂直な中心線からの距離が９ｄ／１０以下の領域に形成される。ここで、ｄは前記中心線から前記短辺までの距離である。前記入力端子部及び前記第１出力端子部は、前記パッド部に接続される。
このような駆動チップ及びこれを有する表示装置によると、駆動チップに形成される入力端子部及び出力端子部を駆動チップの中心線から一定距離以内である領域に形成することで、駆動チップの撓みによる接触不良を減少させることができる。
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
（駆動チップの実施形態）
（実施形態１）
図１は本発明の第１実施形態による駆動チップを示す斜視図である。
図１に示すように、本発明の一実施形態による駆動チップ１００はベース本体１１０、入力端子部１２０及び第１出力端子部１３０を含む。
ベース本体１１０は絶縁物質からなり、ベース本体１１０の第１面が第１及び第２長辺１１０ａ、１１０ｂと第１及び第２長辺１１０ａ、１１０ｂに垂直な第１及び第２短辺１１０ｃ、１１０ｄを有する矩形形態の、全体的に直方体の形状に形成される。ベース本体１１０の内部に外部から入力される映像信号を駆動に必要な駆動信号に変換するための半導体素子（図示せず）が具備される。
入力端子部１２０は、ベース本体１１０の第１面から突出する入力端子を有しており、第１長辺１１０ａに沿って第１端部に形成される。入力端子部１２０はｎ個の入力端子ＩＴ１〜ＩＴｎからなる。ここで、ｎは２以上の自然数である。ｎ個の入力端子ＩＴ１〜ＩＴｎは第１長辺１１０ａに沿って前記第１端部に一列に配列される。
第１出力端子部１３０はベース本体１１０の第１面から突出する第１出力端子を有しており、第２長辺１１０ｂに沿って第２端部に形成される。第２端部は、第１端部から所定距離離隔される。第１出力端子部１３０はｍ個の第１出力端子ＯＴＡ１〜ＯＴＡｍからなる。ここで、ｍは２以上に自然数である。ｍ個の第１出力端子ＯＴＡ１〜ＯＴＡｍは第２長辺１１０ｂに沿って第２端部に２列に配列される。２列に配列される第１出力端子部１３０の第１出力端子のうち、第１列に配置された出力端子は、互いに一定間隔離隔され、第２列に配置された出力端子は前記第１列に配置された出力端子の間に対応して配置される。
本実施形態において、第１出力端子部１３０はｍ個の第１出力端子ＯＴＡ１〜ＯＴＡｍが２つの列に配列されるが、一つの列に配列されることができ、場合によっては三つ以上の列に配列されることもできる。
このような構成を有する駆動チップ１００は、映像を表示する表示パネル(図示せず)にＣＯＧ工程を通じて直接的に実装される。ＣＯＧ工程中、駆動チップ１００は加熱され、ＣＯＧ工程の後冷却される時、駆動チップ１００と前記表示パネルと間の熱膨張係数の差異によって駆動チップ１００に撓みが発生し、同時にストレスが誘発される。駆動チップ１００が受けるストレスは剪断応力と垂直応力とに分けることができ、ｓｕｈｉｒ’ｓ Ｍｏｄｅｌによってシミュレートし、類推することができる。
図２は図１に示された駆動チップの剪断応力を示すグラフであり、図３は図１に示された駆動チップの垂直応力を示すグラフである。図２及び図３に示されたグラフは、駆動チップ１００の第１及び第２長辺１１０ａ、１１０ｂの長さが２０ｍｍである場合を示す。また、図２及び図３において縦軸は剪断応力（Ｐａ）及び垂直応力（Ｐａ）をそれぞれ示し、横軸は第１及び第２長辺１１０ａ、１１０ｂの中央を通り第１及び第２長辺１１０ａ、１１０ｂに垂直な線（駆動チップ１００の中心線）からの距離（ｍｍ）を示す。
図２及び図３に示すように、駆動チップ１００が受けるようになる剪断応力は駆動チップ１００の中心線からの距離が約８ｍｍである部分までは殆ど変化がなく、駆動チップ１００の中心線からの距離が８ｍｍ以上になると剪断応力の変化が生じる。特に、中心線からの距離が９ｍｍ〜１０ｍｍである場合には、剪断応力が急激に変化する。これは駆動チップ１００の第１及び第２短辺１１０ｃ、１１０ｄの部位にストレスが集中することを意味する。
また、駆動チップ１００が受けるようになる垂直応力も前記剪断応力と同様に、中心線からの距離が９ｍｍ〜１０ｍｍの部分で急激に変化しており、駆動チップ１００の第１及び第２短辺１１０ｃ、１１０ｄ部位にストレスが集中していることを示す。
図２及び図３に示されたように、駆動チップ１００が受けるようになるストレスが第１及び第２短辺１１０ｃ、１１０ｄ部位に集中することによって、駆動チップ１００と表示パネルとの間の結合信頼性に問題が発生する場合がある。
図４は、図１に示された駆動チップと表示パネルとの間の接触抵抗を示すグラフであり、縦軸が接触抵抗（Ω）を示し、横軸が駆動チップの中心線からの距離（ｍｍ）を示している。図４に示されたグラフは、駆動チップと表示パネルとを結合した状態で、８５℃で５００時間の間信頼性テストを実行した後、駆動チップと表示パネルとの間の接触抵抗を測定したグラフである。
図４に示すように、駆動チップ１００の中心線から第１短辺１１０ｃに向かう方向への距離が約８ｍｍになるまでは、接触抵抗に殆ど変化がなく、約８ｍｍ以上になると接触抵抗が増加する。特に、９ｍｍ以上の距離では、接触抵抗が急激に増加することが解る。
つまり、駆動チップの中心線から第１短辺１１０ｃまでの距離をｄであるとすると、駆動チップの中心線からの距離が９ｄ／１０乃至ｄの間の領域にストレスが集中する。
従って、本実施形態による駆動チップ１００は、ストレスを相対的に少なく受ける領域に入力端子部１２０及び第１出力端子部１３０を形成することで、駆動チップ１００と表示パネルと間の結合信頼性を向上させる。
図５は図１に示された駆動チップの一面を示す平面図である。
図５に示すように、ベース本体１１０の一面には入力端子部１２０及び第１出力端子部１３０が形成される。
入力端子部１２０は、第１長辺１１０ａに沿って第１端部に形成される。入力端子部１２０の一部は、中心線から第１短辺１１０ｃに向かう方向への、上記中心線からの距離が９ｄ／１０以下である領域に形成される。また、入力端子部１２０の残りの部分は、上記中心線から第２短辺１１０ｄに向かう方向への、中心線からの距離が９ｄ／１０以下である領域に形成される。ここで、ｄは上記中心線から第１または第２短辺１１０ｃ、１１０ｄまでの距離である。
第１出力端子部１３０は、第２長辺１１０ｂに沿って、前記第１端部から所定距離離隔している第２端部に形成される。第１出力端子部１３０の一部は、上記中心線から第１短辺１１０ｃに向かう方向への、上記中心線からの距離が９ｄ／１０以下である領域に形成される。また、第１出力端子部１３０の残りの部分は、第２長辺１１０ｂの中央から第２短辺１１０ｄへ向かう方向への、中心線からの距離が９ｄ／１０以下である領域に形成される。即ち、第１出力端子部１３０に含まれるｍ個の第１出力端子ＯＴＡ１〜ＯＴＡｍのうち、第１短辺１１０ｃと最も近い位置にある第１出力端子ＯＴＡ１は、第１短辺１１０ｃと距離ｄ／１０以上離隔されるように形成され、第２短辺１１０ｄと最も近い位置にある第１出力端子ＯＴＡｍは、第２短辺１１０ｄと距離ｄ／１０以上離隔されるように形成される。
（実施形態２）
図６は本発明の他の実施形態による駆動チップを示す平面図である。
図６に示すように、本発明の第２実施形態による駆動チップ２００はベース本体２１０、入力端子部２２０、第１出力端子部２３０、第２出力端子部２４０及び第３出力端子部２５０を含む。ベース本体２１０、入力端子部２２０及び第１出力端子部２３０は図５に示された駆動チップ１００のベース本体１１０、入力端子部１２０及び第１出力端子部１３０と同一の構造を有するので、その重複する説明は省略する。
第２出力端子部２４０は、ベース本体２１０の一面から第１出力端子部２３０と同一の高さに突出し、第１短辺２１０ｃに沿って第１端部に垂直な第３端部に形成される。第２出力端子部２４０は、ａ個の第２出力端子ＯＴＢ１〜ＯＴＢａからなる。ここで、ａは２以上の自然数である。ａ個の第２出力端子ＯＴＢ１〜ＯＴＢａは第１短辺２１０ｃに沿って第３端部に２列に配列される。第２出力端子部２４０は、第１及び第２長辺２１０ａ、２１０ｂの中央から第１短辺２１０ｃに向かう方向への、第１及び第２長辺２１０ａ、２１０ｂの前記中央を通り第１および第２長辺２１０ａ、２１０ｂに垂直な線（駆動チップ２００の中心線）からの距離が９ｄ／１０以下である領域に形成される。即ち、第２出力端子部２４０は、第１短辺２１０ｃから距離ｄ／１０以上離隔されるように形成される。
第３出力端子部２５０は、ベース本体２１０の一面から第２出力端子部２４０と同一の高さに突出し、第３端部から所定距離離隔される第４端部に第２短辺２１０ｄに沿って形成される。第３出力端子部２５０は、ｂ個の第３出力端子ＯＴＣ１〜ＯＴＣｂからなる。ここで、ｂは２以上の自然数である。ｂ個の第３出力端子ＯＴＣ１〜ＯＴＣｂは、第２短辺２１０ｄに沿って第４端部に２列に配列される。第３出力端子部２５０は、上記中心線から第２短辺２１０ｂに向かう方向への、上記中心線からの距離が９ｄ／１０以下である領域に形成される。即ち、第３出力端子部２５０は、第２短辺２１０ｄから距離ｄ／１０以上離隔されるように形成される。
本実施形態において、第２及び第３出力端子部２４０、２５０は第２及び第３出力端子ＯＴＢ１〜ＯＴＢａ、ＯＴＣ１〜ＯＴＣｂがそれぞれ２列に配列されるが、一列に配列されることができ、場合によっては三列以上の列に配列されることができる。
（実施形態３）
図７は本発明の第３実施形態による駆動チップを示す平面図である。
図７に示すように、本発明のさらに他の実施形態による駆動チップ３００は、ベース本体３１０、入力端子部３２０、第１出力端子部３３０、第１及び第２ダミー端子部３４０ａ、３４０ｂを含む。本実施形態において、ベース本体３１０、入力端子部３２０及び第１出力端子部３３０は、図５に示された駆動チップ１００のベース本体１１０、入力端子部１２０及び第１出力端子部１３０と同一の構造を有するので、その重複する説明は省略する。
第１ダミー端子部３４０ａは、ベース本体３１０の一面から第１出力端子部３３０と同一の高さに突出し、第１出力端子部３３０の一側から第２長辺３１０ｂに沿って延びる、第１短辺３１０ｃ側の領域に形成される。第１ダミー端子部３４０ａは複数の第１ダミー端子ＤＴ１からなる。複数の第１ダミー端子ＤＴ１は、第２長辺３１０ｂに沿って、第１出力端子ＯＴＡ１〜ＯＴＡｍと同様に２列に配列される。第１ダミー端子部３４０ａは第１短辺３１０ｃからの距離がｄ／１０以下である領域に形成される。
第２ダミー端子部３４０ｂは、ベース本体３１０の一面から第１ダミー端子部３４０ａと同一の高さに突出し、第１出力端子部３３０の他側から第２長辺３１０ｂに沿って延びる、第２短辺３１０ｂ側の領域に形成される。第２ダミー端子部３４０ｂは複数の第２ダミー端子ＤＴ２からなる。複数の第２ダミー端子ＤＴ２は第２長辺３１０ｂに沿って、第１出力端子ＯＴＡ１〜ＯＴＡｍと同様に２列に配列される。第２ダミー端子部３４０ｂは、第２短辺３１０ｄからの距離がｄ／１０以下の領域に形成される。
第１及び第２ダミー端子ＤＴ１、ＤＴ２には電気信号が印加されない。第１及び第２ダミー端子ＤＴ１、ＤＴ２は第１出力端子ＯＴＡ１〜ＯＴＡｍと同一の形状に形成されるが、異なる形状に形成されることもできる。
このように、本発明のさらにまたの実施形態による駆動チップ３００は、ストレスが集中される領域に形成された第１及び第２ダミー端子部３４０ａ、３４０ｂを含む。第１及び第２ダミー端子部３４０ａ、３４０ｂは駆動チップ３００に加えられるストレスを緩衝する役割を果たすので、駆動チップと表示パネルとの結合の信頼性を向上させることができる。
（実施形態４）
図８は本発明の第４実施形態による駆動チップを示す平面図である。
図８に示すように、本発明のさらにまたの実施形態による駆動チップ４００は、ベース本体４１０、入力端子部４２０、第１出力端子部４３０、第２出力端子部４４０、第３出力端子部４５０、第３及び第４ダミー端子部４６０ａ、４６０ｂを含む。本実施形態において、ベース本体４１０、入力端子部４２０、第１、第２及び第３出力端子部４３０、４４０、４５０は、図６に示された駆動チップ２００のベース本体２１０、入力端子部２２０、第１、第２及び第３出力端子部２３０、２４０、２５０と同一の構造を有するので、その重複する説明は省略する。
第３ダミー端子部４６０ａは、ベース本体４１０の一面から第２出力端子部４４０と同一の高さに突出し、第１短辺４１０ｃと第２出力端子部４４０との間に形成される。即ち、第３ダミー端子部４６０ａはストレスが集中する第１短辺４１０ｃからの距離がｄ／１０以下の領域に形成される。第３ダミー端子部４６０ａは複数の第３ダミー端子ＤＴ３からなる。第３ダミー端子ＤＴ３には電気信号が印加されない。
第４ダミー端子部４６０ｂは、ベース本体４１０の一面から第３出力端子部４５０と同一の高さに突出し、第２短辺４１０ｄと第３出力端子部４５０との間に形成される。即ち、第４ダミー端子部４６０ｂは、ストレスが集中する第２短辺４１０ｄからの距離がｄ／１０以下の領域に形成される。第４ダミー端子部４６０ｂは複数の第４ダミー端子ＤＴ４からなる。第４ダミー端子ＤＴ４には第３ダミー端子ＤＴ３と同様に電気信号が印加されない。
第３及び第４ダミー端子ＤＴ３、ＤＴ４は２列に形成されることができるが、一つまたは２つ以上の列に形成されることもできる。
以上、本発明による駆動チップの多様な実施形態を説明した。以下、前述した駆動チップを有する表示装置について説明する。
（表示装置の実施形態）
（実施形態５）
図９は本発明の第５実施形態による表示装置を示す斜視図であり、図１０は図９に示された第１基板のパッド部を拡大した部分拡大図である。
図９及び図１０に示すように、本発明の一実施形態による表示装置５００は駆動チップ２００及び表示パネル６００を含む。本実施形態において、駆動チップ２００は図６に示された駆動チップ２００と同一であるので、その重複する説明は省略する。
表示パネル６００は、第１基板６１０と、第１基板６１０と対向して結合される第２基板６２０と、第１基板６１０と第２基板６２０との間に介在する液晶（図示せず）とを含む液晶表示パネルである。
第１基板６１０は、電気信号を伝送するための複数の導電ライン６１２と、導電ライン６１２と駆動チップ２００との接続のためのパッド部６１４を含む。
導電ライン６１２は、入力ライン６１２ａ及び第１出力ライン６１２ｂを含む。入力ライン６１２ａは、外部からの入力信号の入力のために可撓性印刷回路基板（図示せず）と接続される。第１出力ライン６１２ｂは、第１基板６１０上で第１方向に延びるゲートライン（図示せず）及び前記第１方向と直交する第２方向に延び前記ゲートラインと絶縁され交差するデータライン（図示せず）と、それぞれ接続される。
導電ライン６１２は、第２出力ライン６１２ｃ及び第３出力ライン６１２ｄをさらに含むことができる。第２及び第３出力ライン６１２ｃ、６１２ｄは第１出力ライン６１２ｂと共に前記ゲートライン及びデータラインに接続される。
パッド部６１４は、入力パッドＩＰ１〜ＩＰｎ及び第１出力パッドＯＰＡ１〜ＯＰＡｍを含む。
入力パッドＩＰ１〜ＩＰｎは第１基板６１０上で入力ライン６１２ａと電気的に接続される。入力パッドＩＰ１〜ＩＰｎは外部から入力ライン６１２ａを通じて入力された入力信号を駆動チップ２００の入力端子ＩＴ１〜ＩＴｎに入力するために、入力端子ＩＴ１〜ＩＴｎと一対一対応するように形成される。
第１出力パッドＯＰＡ１〜ＯＰＡｍは第１基板６１０上で第１出力ライン６１２ｂと電気的に接続される。第１出力パッドＯＰＡ１〜ＯＰＡｍは駆動チップ２００から出力される出力信号を第１出力ライン６１２ｂを通じて前記ゲートライン及びデータラインに印加するために、第１出力端子ＯＴＡ１〜ＯＴＡｍと一対一対応するように形成される。
パッド部６１４は第２出力パッドＯＰＢ１〜ＯＰＢａ及び第３出力パッドＯＰＣ１〜ＯＰＣｂをさらに含むことができる。
第２出力パッドＯＰＢ１〜ＯＰＢａは入力パッドＩＰ１〜ＩＰｎと第１出力パッドＯＰＡ１〜ＯＰＡｍとの間であって、入力パッドＩＰ１〜ＩＰｎ及び第１出力パッドＯＰＡ１〜ＯＰＡｍの一方の側に隣接する領域に形成され、第２出力ライン６１２ｃと接続される。第２出力パッドＯＰＢ１〜ＯＰＢａは、第２出力端子ＯＴＢ１〜ＯＴＢａとの接続のために、一対一対応するように形成される。
第３出力パッドＯＰＣ１〜ＯＰＣｂは入力パッドＩＰ１〜ＩＰｎと第１出力パッドＯＰＡ１〜ＯＰＡｍとの間であって、第２出力パッドＯＰＢ１〜ＯＰＢａと所定距離離れて配置されるように入力パッドＩＰ１〜ＩＰｎ及び第１出力パッドＯＰＡ１〜ＯＰＡｍの他方の側に隣接する領域に形成され、第３出力ライン６１２ｄと接続される。第３出力パッドＯＰＣ１〜ＯＰＣｂは、第３出力端子ＯＴＣ１〜ＯＴＣｂとの接続のために、一対一対応するように形成される。
このような構造を有するパッド部６１４には駆動チップ２００が結合される。
図１１は図９のＩ−Ｉ´線に沿って切断した断面図である。
図１１に示すように、駆動チップ２００は、ＣＯＧ工程によって第１基板６１０のパッド部６１４（図１１にはパッド部６１４の入力パッドＩＰと第１出力パッドＯＰＡとが示されている）に実装される。即ち、駆動チップ２００は、駆動チップ２００と第１基板６１０との間に異方性導電フィルム７００を設けた後、外部から適切な温度及び圧力を加えることによって、第１基板６１０に結合される。
異方性導電フィルム７００は、接着樹脂７１０及び接着樹脂７１０内に不規則的に分布する複数の導電粒子７２０からなる。
導電粒子７２０は小さい球形状を有する。入力端子ＩＴと入力パッドＩＰとの間、及び第１出力端子ＯＴＡと第１出力パッドＯＰＡとの間に位置する導電粒子７２０は外部から加えられた圧力によって互いに連結され、入力端子ＩＴと入力パッドＩＰ、及び第１出力端子ＯＴＡと第１出力パッドＯＰＡとをそれぞれ電気的に接続する。
接着樹脂７１０は熱硬化性樹脂からなり、外部から加えられた熱によって硬化し、駆動チップ２００を第１基板６１０に固定する。
図示していないが、第２出力端子ＯＴＢと第２出力パッドＯＰＢ、及び第３出力端子ＯＴＣと第３出力パッドＯＰＣも、上述した第１出力端子ＯＴＡ及び第１出力パッドＯＰＢと同様に、第２出力端子ＯＴＢと第２出力パッドＯＰＢとの間、及び第３出力端子ＯＴＣと第３出力パッドＯＰＣとの間に配された導電粒子７２０によって、それぞれ電気的に接続される。
本実施形態においては、液晶表示パネルを一例にして表示パネルを説明したが、表示パネル６００としてプラズマ表示パネルＰＤＰ，有機ＥＬディスプレイなどの多様な表示パネルも、本発明の表示パネルとして採用することができる。
このような本発明の駆動チップ及びこれを有する表示装置によると、駆動チップの入力端子及び出力端子は、ストレスが集中する短辺に近い縁部領域を除いた領域に形成される。従って、駆動チップと表示パネルと間の結合信頼性を向上させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
本発明の第１実施形態による駆動チップを示す斜視図である。 図１に示された駆動チップの剪断応力を示すグラフである。 図１に示された駆動チップの垂直応力を示すグラフである。 図１に示された駆動チップと表示パネルとの接触抵抗を示すグラフである。 図１に示された駆動チップの一面を示す平面図である。 本発明の第２実施形態による駆動チップを示す平面図である。 本発明の第３実施形態による駆動チップを示す平面図である。 本発明の第４実施形態による駆動チップを示す平面図である。 本発明の第５実施形態による表示装置を示す斜視図である。 図９に示された第１基板のパッド部を拡大した拡大図である。 図９のＩ−Ｉ´線に沿って切断した断面図である。
符号の説明
１００ 駆動チップ
１１０ ベース本体
１１０ａ 第１長辺
１１０ｂ 第２長辺
１１０ｃ 第１短辺
１１０ｄ 第２短辺
１２０ 入力端子部
１３０ 第１出力端子部
２００、３００、４００ 駆動チップ
２１０、４１０ ベース本体
２２０、３２０、４２０ 入力端子部
２３０、３３０、４３０ 第１出力端子部
２４０、４４０ 第２出力端子部
２５０、４５０ 第３出力端子部
３１０ ベース本体
３４０ａ 第１ダミー端子部
３４０ｂ 第２ダミー端子部
４６０ａ 第３ダミー端子部
４６０ｂ 第４ダミー端子部
６００ 表示パネル
６１０ 第１基板
６１２ 導電ライン
６１４ パッド部
６２０ 第２基板

Claims (20)

  1. 長辺と前記長辺に垂直な短辺とを有する面を含むベース本体と、
    前記長辺に沿って前記面の第１端部に形成される入力端子部と、
    前記第１端部から前記短辺が延びる方向に所定距離離隔される前記面の第２端部に前記長辺に沿って形成される第１出力端子部とを含み、
    前記入力端子部及び第１出力端子部は、ｄを前記長辺の中央を通り前記長辺に垂直な中心線から前記短辺までの距離としたとき、前記中心線からの距離が９ｄ／１０以下である領域のみに形成されることを特徴とする駆動チップ。
  2. 前記第１出力端子部は、前記長辺に沿って複数の列に配列される第１出力端子を含むことを特徴とする請求項１記載の駆動チップ。
  3. 前記第１出力端子部は、前記長辺に沿って２列に配列される第１出力端子を含むことを特徴とする請求項１記載の駆動チップ。
  4. 前記２列に配列される第１出力端子のうち、第１列に配置された第１出力端子は互いに一定間隔で離隔され、第２列に配置された出力端子は前記第１列に配置された出力端子の間に対応して配置されることを特徴とする請求項３記載の駆動チップ。
  5. 前記短辺に沿って前記第１端部に垂直な第３端部に形成される第２出力端子部と、
    前記第３端部から前記長辺が延びる方向に所定距離離隔される第４端部に前記短辺に沿って形成される第３出力端子部と、
    をさらに含み、
    前記第２及び第３出力端子部は、前記中心線からの距離が９ｄ／１０以下である領域に形成されることを特徴とする請求項１〜４のいずれか一項に記載の駆動チップ。
  6. 前記第２及び第３出力端子部は、前記短辺に沿ってそれぞれ複数の列に配列されることを特徴とする請求項５記載の駆動チップ。
  7. 前記短辺からの距離がｄ／１０以下である領域に形成される第１ダミー端子部及び第２ダミー端子部をさらに含むことを特徴とする請求項５または６に記載の駆動チップ。
  8. 前記長辺に沿って前記第１出力端子部の両側にそれぞれ形成されるダミー端子部をさらに含むことを特徴とする請求項１〜７のいずれか一項に記載の駆動チップ。
  9. 前記ダミー端子部は、前記短辺からの距離がｄ／１０以下の領域に形成されることを特徴とする請求項８記載の駆動チップ。
  10. 長辺と前記長辺に垂直な短辺とを有するベース本体と、
    前記長辺に沿って前記ベース本体の第１端部に形成される入力端子部と、
    前記第１端部から前記短辺が延びる方向に所定距離離隔される第２端部に前記長辺に沿って形成される第１出力端子部と、
    前記長辺に沿って前記第１出力端子部の両側にそれぞれ形成されるダミー端子部と、
    を含み、
    前記入力端子部及び第１出力端子部は、ｄを前記長辺の中央を通り前記長辺に垂直な中心線から前記短辺までの距離としたとき、前記中心線からの距離が９ｄ／１０以下である領域のみに形成されることを特徴とする駆動チップ。
  11. 前記ダミー端子部は、前記短辺からの距離がｄ／１０以下の領域に形成されることを特徴とする請求項１０記載の駆動チップ。
  12. 前記第１出力端子部は、前記長辺に沿って複数の列に配列される第１出力端子を含む請求項１０または１１に記載の駆動チップ。
  13. 長辺と前記長辺に垂直な短辺とを有する面を含むベース本体と、
    前記長辺に沿って前記ベース本体の前記面の第１端部に形成される入力端子部と、
    前記長辺に沿って前記第１端部と所定距離離隔される第２端部に形成される第１出力端子部とを含み、
    前記入力端子部及び前記第１出力端子部が、ｄを前記長辺の中央を通り前記長辺に垂直な中心線から前記短辺までの距離としたとき、前記中心線からの距離が９ｄ／１０以下の領域のみに形成される駆動チップと、
    電気信号を伝送するための導電ラインと、前記導電ラインと前記駆動チップとを接続するためのパッド部とを含む表示パネルと、
    を含む表示装置。
  14. 前記パッド部は、
    外部から印加された入力信号を前記駆動チップに入力するために前記入力端子部と接続される入力パッドと、
    前記駆動チップから出力される出力信号を前記表示パネルに出力するための前記第１出力端子部と接続される出力パッドと、
    を含むことを特徴とする請求項１３記載の表示装置。
  15. 前記駆動チップは、前記長辺に沿って前記第１出力端子部の両側にそれぞれ形成される第１ダミー端子部をさらに含むことを特徴とする請求項１３または１４に記載の表示装置。
  16. 前記駆動チップは、
    前記短辺に沿って前記第１端部に垂直な第３端部に形成される第２出力端子部と、
    前記第３端部から前記長辺が延びる方向に所定距離離隔される第４端部に前記短辺に沿って形成される第３出力端子部と、
    をさらに含み、
    前記第２及び第３出力端子部は、前記長辺の中央から距離が９ｄ／１０以下の領域に形成されることを特徴とする請求項１３〜１５のいずれか一項に記載の表示装置。
  17. 前記駆動チップは、前記第２及び第３出力端子部と両短辺との間にそれぞれ形成される第２ダミー端子部をさらに含むことを特徴とする請求項１６記載の表示装置。
  18. 前記第１、第２及び第３出力端子部は、それぞれ、複数の列に配列される第１、第２及び第３出力端子を含むことを特徴とする請求項１６記載の表示装置。
  19. 前記駆動チップは、異方性導電フィルムを媒介にして前記表示パネルに電気的に接続されることを特徴とする請求項１３〜１８のいずれか一項に記載の表示装置。
  20. 前記表示パネルは、液晶の配列を変化させることにより映像を表示する液晶表示パネルであることを特徴とする請求項１３〜１９のいずれか一項に記載の表示装置。
JP2004354058A 2003-12-15 2004-12-07 駆動チップ及びこれを有する表示装置 Expired - Fee Related JP4504795B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091364A KR101022278B1 (ko) 2003-12-15 2003-12-15 구동 칩 및 이를 갖는 표시장치

Publications (3)

Publication Number Publication Date
JP2005182012A JP2005182012A (ja) 2005-07-07
JP2005182012A5 JP2005182012A5 (ja) 2008-01-24
JP4504795B2 true JP4504795B2 (ja) 2010-07-14

Family

ID=34793177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004354058A Expired - Fee Related JP4504795B2 (ja) 2003-12-15 2004-12-07 駆動チップ及びこれを有する表示装置

Country Status (5)

Country Link
US (1) US7486284B2 (ja)
JP (1) JP4504795B2 (ja)
KR (1) KR101022278B1 (ja)
CN (1) CN100433083C (ja)
TW (1) TW200529139A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527979A (ja) * 2006-02-24 2009-07-30 ダイナミック イヤー カンパニー ベー．フェー． 外耳道内挿入用イヤプラグ

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR100736395B1 (ko) * 2005-07-07 2007-07-09 삼성전자주식회사 액정 표시 장치의 드라이버 ｉｃ 및 이를 위한 패드 배치방법
CN100397165C (zh) * 2005-12-02 2008-06-25 群康科技(深圳)有限公司 液晶显示装置
KR101241761B1 (ko) * 2006-07-18 2013-03-14 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 리페어 방법
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
TWI373107B (en) 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
WO2010024015A1 (ja) 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
CN102460668B (zh) * 2009-06-16 2014-11-19 夏普株式会社 半导体芯片的安装结构
TWI418906B (zh) * 2009-10-06 2013-12-11 Au Optronics Corp 閘極驅動器之接墊佈局最佳化之顯示面板
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP2012227480A (ja) * 2011-04-22 2012-11-15 Japan Display East Co Ltd 表示装置及び半導体集積回路装置
KR102373907B1 (ko) * 2013-12-20 2022-03-15 데쿠세리아루즈 가부시키가이샤 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
JP2016029698A (ja) * 2014-07-22 2016-03-03 デクセリアルズ株式会社 接続体、及び接続体の製造方法
CN104392976A (zh) * 2014-10-11 2015-03-04 合肥京东方光电科技有限公司 一种驱动芯片及显示装置
CN106571116A (zh) * 2015-10-13 2017-04-19 中华映管股份有限公司 显示面板
JP2017116798A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法、及びドライバｉｃ
CN107290885A (zh) * 2017-08-17 2017-10-24 京东方科技集团股份有限公司 一种集成电路芯片绑定结构及显示装置
CN107479276B (zh) 2017-08-28 2020-08-04 厦门天马微电子有限公司 触控显示面板及包含其的触控显示装置
CN109634003B (zh) * 2019-02-21 2021-12-07 厦门天马微电子有限公司 一种显示面板及显示装置
JP7267837B2 (ja) * 2019-05-20 2023-05-02 株式会社ジャパンディスプレイ 表示装置
CN113823241B (zh) * 2021-09-30 2022-09-27 武汉华星光电技术有限公司 驱动芯片及显示面板
CN114373390B (zh) * 2022-01-06 2023-06-02 武汉华星光电半导体显示技术有限公司 显示面板和驱动芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319419A (ja) * 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2000347206A (ja) * 1999-06-02 2000-12-15 Hitachi Ltd 液晶表示装置
JP2001056479A (ja) * 1999-08-17 2001-02-27 Casio Comput Co Ltd 半導体装置及びその接合構造
JP2002217237A (ja) * 2001-01-17 2002-08-02 Toshiba Corp 平面表示装置
JP2003029659A (ja) * 2001-05-09 2003-01-31 Seiko Epson Corp 電気光学装置、駆動用ｉｃ及び電子機器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293135B2 (ja) * 1990-04-24 2002-06-17 セイコーエプソン株式会社 回路セル・アレイを備えた半導体装置
EP0519719B1 (en) * 1991-06-20 1999-03-17 Canon Kabushiki Kaisha Arrangement of a plurality of image sensors in a video camera
US5335002A (en) * 1991-09-30 1994-08-02 Rohm Co., Ltd. Printing head and printer incorporating the same
JPH05326622A (ja) * 1992-05-22 1993-12-10 Toshiba Corp 液晶表示駆動用集積回路装置
JP2732553B2 (ja) * 1993-11-26 1998-03-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶ディスプレイ、接続方法、熱応力伝搬防止方法
JPH07333636A (ja) * 1994-06-07 1995-12-22 Hitachi Ltd 液晶表示装置
WO1996021948A1 (fr) * 1995-01-13 1996-07-18 Seiko Epson Corporation Dispositif semi-conducteur, support de bande et panneau d'affichage
JP3556315B2 (ja) * 1995-03-20 2004-08-18 株式会社東芝 表示装置及び半導体素子
KR100299390B1 (ko) * 1995-06-16 2001-10-27 가나이 쓰도무 좁은액자에적합한액정표시장치
EP0945752B1 (en) * 1997-10-20 2011-02-23 Citizen Holdings Co., Ltd. Liquid crystal display substrate with directly mounted integrated circuit for driving
JPH11305254A (ja) * 1998-04-24 1999-11-05 Hitachi Ltd 液晶表示装置
JP3784177B2 (ja) * 1998-09-29 2006-06-07 株式会社沖データ ドライバｉｃ
JP3730037B2 (ja) * 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
DE60044482D1 (de) * 1999-03-05 2010-07-15 Canon Kk Bilderzeugungsvorrichtung
DE60027342T2 (de) * 1999-03-26 2007-01-04 Seiko Epson Corp. Flexible gedruckte Leiterplatte, elektrooptische Vorrichtung, und elektronisches Gerät
JP2000315058A (ja) * 1999-04-30 2000-11-14 Toshiba Corp 表示装置用アレイ基板
JP2001083546A (ja) * 1999-07-12 2001-03-30 Hitachi Ltd 液晶表示装置
JP4034915B2 (ja) * 1999-09-22 2008-01-16 株式会社ルネサステクノロジ 半導体チップおよび液晶表示装置
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
US6754802B1 (en) * 2000-08-25 2004-06-22 Micron Technology, Inc. Single instruction multiple data massively parallel processor systems on a chip and system using same
DE60024690T2 (de) * 2000-09-08 2006-06-22 Citizen Watch Co., Ltd., Nishitokyo Flüssigkristallanzeige
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
US7149090B2 (en) * 2001-09-11 2006-12-12 Brother Kogyo Kabushiki Kaisha Structure of flexible printed circuit board
JP3645511B2 (ja) * 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6984027B2 (en) * 2001-11-30 2006-01-10 Brother Kogyo Kabushiki Kaisha Ink-jet head and ink-jet printer having ink-jet head
JP4008245B2 (ja) * 2002-01-25 2007-11-14 シャープ株式会社 表示装置用駆動装置
JP3895199B2 (ja) * 2002-03-08 2007-03-22 株式会社 日立ディスプレイズ 表示装置
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319419A (ja) * 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2000347206A (ja) * 1999-06-02 2000-12-15 Hitachi Ltd 液晶表示装置
JP2001056479A (ja) * 1999-08-17 2001-02-27 Casio Comput Co Ltd 半導体装置及びその接合構造
JP2002217237A (ja) * 2001-01-17 2002-08-02 Toshiba Corp 平面表示装置
JP2003029659A (ja) * 2001-05-09 2003-01-31 Seiko Epson Corp 電気光学装置、駆動用ｉｃ及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527979A (ja) * 2006-02-24 2009-07-30 ダイナミック イヤー カンパニー ベー．フェー． 外耳道内挿入用イヤプラグ
US8155338B2 (en) 2006-02-24 2012-04-10 Dynamic Ear Company B.V. Earplug for insertion into an auditory duct

Also Published As

Publication number Publication date
CN1629917A (zh) 2005-06-22
US20050195130A1 (en) 2005-09-08
KR20050059655A (ko) 2005-06-21
JP2005182012A (ja) 2005-07-07
US7486284B2 (en) 2009-02-03
KR101022278B1 (ko) 2011-03-21
CN100433083C (zh) 2008-11-12
TW200529139A (en) 2005-09-01

Similar Documents

Publication Publication Date Title
JP4504795B2 (ja) 駆動チップ及びこれを有する表示装置
JP4782410B2 (ja) 駆動チップ及びこれを有する表示装置
KR100269947B1 (ko) 인쇄회로기판및이를이용한엘씨디모듈
US7999341B2 (en) Display driver integrated circuit device, film, and module
JP2003133677A (ja) フレキシブル回路基板の圧着構造
CN101574022A (zh) 电子电路装置及其制造方法以及显示装置
JP2001188246A (ja) 液晶表示装置
WO2021031093A1 (zh) 具有窄下边框的显示面板及电子设备
TWI364574B (en) Driver chip and display apparatus including the same
TWI292836B (ja)
US5563619A (en) Liquid crystal display with integrated electronics
JP2003263117A (ja) 表示装置
JP2006243724A (ja) 駆動チップ、表示装置及びその製造方法
KR20090029084A (ko) 이방성 전도 필름 및 그를 포함하는 표시 장치
JP2004087940A (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP2003068795A (ja) 表示装置およびその製造方法
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
KR20060034034A (ko) 구동칩 및 이를 갖는 표시장치
JP2946288B2 (ja) 液晶表示装置
JP2511526Y2 (ja) 液晶表示装置
JP2003086633A (ja) 配線基板及びこれを備えた表示装置
KR20050106843A (ko) 구동회로와의 오정열을 방지할 수 있는 인쇄회로기판
JPH0588195A (ja) Ｌｃｄ駆動回路基板
JPS6261089A (ja) 平面表示装置
JPH11212481A (ja) 液晶表示装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees