JP3784177B2 - ドライバｉｃ - Google Patents
ドライバｉｃ Download PDFInfo
- Publication number
- JP3784177B2 JP3784177B2 JP27462198A JP27462198A JP3784177B2 JP 3784177 B2 JP3784177 B2 JP 3784177B2 JP 27462198 A JP27462198 A JP 27462198A JP 27462198 A JP27462198 A JP 27462198A JP 3784177 B2 JP3784177 B2 JP 3784177B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- driver
- drive
- driven
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
- G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
- G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
- G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
- G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Toxicology (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Control Or Security For Electrophotography (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、発光装置における発光素子群、サーマルプリンタにおける発熱抵抗体群、表示装置における表示素子群のような被駆動素子群を個別に駆動するための駆動素子群を備えたドライバＩＣに関する。
【０００２】
【従来の技術】
従来のドライバＩＣとして、被駆動ＩＣであるＬＥＤアレイに配列された複数のＬＥＤを個別に駆動するドライバＩＣ（以下、ＬＥＤドライバＩＣとも称する）について以下に説明する。ＬＥＤドライバＩＣは、例えば電子写真プリンタに用いられ、ＬＥＤアレイとともに電子写真プリンタのＬＥＤヘッドを構成する。
【０００３】
図１９は従来のドライバＩＣのレイアウト図である。図１９のドライバＩＣは、例えば特開平６−２９７７６５号公報に開示された技術を用いて作製されたものである。また、図１９には、ＬＥＤアレイ１００のレイアウト図も示してある。ドライバＩＣ４００のレイアウトは対面図であり、ＬＥＤアレイ１００のレイアウトは裏面（コモンカソード電極側）からの透視図である。ＬＥＤアレイ１００は、１９２個のＬＥＤを配列したものである、また、ドライバＩＣ４００は、１チップ当たり１９２個のＬＥＤを駆動するものである。
【０００４】
ドライバＩＣ４００は、フリップフロップ回路ＦＦ１〜ＦＦ１９２により構成されるシフトレジスタ回路２０１と、ラッチ回路ＬＴ１〜ＬＴ１９２からなるラッチ回路群２０２と、プリバッファ回路Ｇ１〜Ｇ１９２からなるプリバッファ回路群２０４と、駆動トランジスタＴｒ１〜Ｔｒ１９２からなる駆動トランジスタ群２０５と、入力電極パッド群２１０と、駆動電極パッドＤＯ１〜ＤＯ１９２からなる駆動電極パッド群２２０と、電源電極２３０と、電源電極パッド４３１とを備えている。なお、図１９に示す寸法Ａは、偶数番号の駆動電極パッド（ＤＯ２，ＤＯ４，…，ＤＯ１９２）の縁から電源電極２３０の縁までの距離である。
【０００５】
駆動電極パッド群２２０は、ＬＥＤアレイ１００の１９２個のＬＥＤをそれぞれ駆動するための駆動電極パッドＤＯ１〜ＤＯ１９２を、長方形のドライバＩＣ４００の一方の長辺に沿って二列に千鳥配置したものである。また、入力電極パッド群２１０は、外部からそれぞれ信号が入力される複数の入力電極パッドを、ドライバＩＣ４００の他方の長辺に沿って配置したものである。
【０００６】
シフトレジスタ回路２０１、ラッチ回路群２０２、プリバッファ回路群２０４、および駆動トランジスタ群２０５は、それぞれドライバＩＣ４００の長辺方向に駆動電極パッド群２２０の配列ピッチとほぼ等しいピッチで配列されており、また入力電極パッド群２１０側から駆動電極パッド群２２０側に上記の順で配置されている。
【０００７】
電源電極２３０は、駆動トランジスタ群２０５とプリバッファ回路群２０４の間に設けられた幅Ｗなるアルミニウム（Ａｌ）電極であり、駆動トランジスタ群２０５（駆動トランジスタＴｒ１〜Ｔｒ１９２の列）に沿ってドライバＩＣ４００の両短辺側端部まで延びている。
【０００８】
電源電極２３０上には、外部から駆動用電源ＶＤＤＨを供給するための電源電極パッド４３１が複数個（図１９では２個）設けられている。駆動トランジスタ群２０５の駆動トランジスタＴｒ１〜Ｔｒ１９２のソース端子は、近傍の電源電極２３０にそれぞれ個別に接続されている。
【０００９】
２個の電源電極パッド４３１は、駆動トランジスタＴｒ６４，Ｔｒ１３２（駆動電極パッドＤＯ６４，ＤＯ１３２）に対応する位置にそれぞれ設けられている。
【００１０】
ＬＥＤアレイ１００は、アノード電極パッドＬＩ１〜ＬＩ１９２からなるアノード電極パッド群１２０を表面に備えている。
【００１１】
アノード電極パッド群１２０は、ドライバＩＣ４００の駆動電極パッドＤＯ１〜ＤＯ１９２にそれぞれ接続するためのアノード電極パッドＬＩ１〜ＬＩ１９２を、長方形のＬＥＤアレイ１００の一方の長辺に沿って二列に千鳥配置したものである。アノード電極パッドＬＩｉ（ｉは１から１９２までの任意の整数）は、駆動電極パッドＤＯｉに対応する位置に設けられている。
【００１２】
図２０はＬＥＤアレイ１００と従来のドライバＩＣ４００からなるチップモジュールの断面構造図であり、図１９におけるＣ−Ｃ’間に対応する断面図である。図２０において、ＬＥＤアレイ１００の表面には、発光部１０１と、個別アノード電極（Ａｌ電極）１０２と、アノード電極パッド（Ａｌ電極パッド）１０３とが、配列された複数のＬＥＤに個別に対応して設けられている。アノード電極パッド１０３は、図１９のアノード電極パッドＬＩｉに相当するものである。また、ＬＥＤアレイ１００の裏面には、コモンカソード電極１０４が設けられている。
【００１３】
ＬＥＤアレイ１００に配列されたＬＥＤは、発光部１０１のｐｎ接合面に平行な方向に光を放射する端面発光形ＬＥＤである。アノード電極パッド１０３は、ドライバＩＣ４００の対応する駆動電極パッド２２１に接続するためのものであり、個別アノード電極１０２の一端に一体形成されている。個別アノード電極１０２の他端は、発光部１０１のｐ型領域に接続している。また、コモンカソード電極１０４は、全ての発光部１０１のｎ型領域（ＬＥＤアレイ１００のｎ型半導体基板）に接続している。
【００１４】
また、図２０において、ドライバＩＣ４００は、入力電極パッド群２１０（図１９参照）を構成する入力電極パッド２１１と、駆動電極パッド群２２０（図１９参照）を構成する駆動電極パッド２２１と、電源電極パッド４３１とを備えている。
【００１５】
入力電極パッド２１１は、Ａｌ電極パッド２１１ａと、この上に設けられたＡｕ（金）バンプ２１１ｂからなる。また、駆動電極パッド２２１は、図１９の駆動電極パッドＤＯｉに相当するものであり、Ａｌ電極パッド２２１ａと、この上に設けられたＡｕバンプ２２１ｂからなる。
【００１６】
電源電極パッド４３１は、電源電極（Ａｌ電極）２３０における駆動トランジスタＴｒ６４およびＴｒ１３２（駆動電極パッドＤＯ６４およびＤＯ１３２）の近傍領域であるＡｌ電極パッド４３１ａと、この上に設けられたＡｕバンプ４３１ｂからなる。
【００１７】
ドライバＩＣ４００は、駆動電極パッド群２２０を配置したアレイ搭載領域にＬＥＤアレイ１００がＡＣＦ（Anisotropic Conductive Film ：異方導電性フィルム）接続され、ＬＥＤアレイ１００とともにチップモジュールを構成する。ＡＣＦ３０３は、加熱硬化性のＡＣＦ樹脂３０３ａにＡｕメッキコートされた導電性粒子３０３ｂを分散させたものである。
【００１８】
ドライバＩＣ４００とＬＥＤアレイ１００とを接続するＡＣＦ接続工程は、
ＬＥＤアレイ１００のアノード電極パッド１０３をドライバＩＣ４００のＡｕバンプ２１１ｂを設けた駆動電極パッド２２１に対向させ、これらの間にＡＣＦ３０３を挟み込んでＬＥＤアレイ１００をドライバＩＣ４００上に載置し、加熱することによりＡＣＦ樹脂３０３ａを軟化させるとともに、ＬＥＤアレイ１００を加圧し、さらに高温に加熱した後、冷却することによりＡＣＦ樹脂３０３ａを硬化させものである。ＡＣＦ樹脂３０３ａを熱硬化させることにより、両チップを機械的に接着するとともに両チップ間を封止する。また、アノード電極パッド１０３とＡｕバンプ２２１ｂの間に導電性粒子３０３ｂを挟み込むことにより、対応するアノード電極パッド１０３と駆動電極パッド２２１とをワイヤーを用いずにダイレクトに接続する。
【００１９】
ここで、Ａｕバンプ２１１ｂの高さ（厚み）は約１５［μｍ］であり、ＡＣＦ樹脂３０３ａ中に分散された導電性粒子３０３ｂの直径は約５［μｍ］である。Ａｕバンプ２２１ｂを導電性粒子３０３ｂの直径よりも厚い（高い）寸法に形成したことにより、ＬＥＤアレイ１００のアノード電極パッド１０３と、ドライバＩＣ４００のＡｕバンプ２２１ｂの間に挟み込まれた導電性粒子３０３ｂのみが電気的接続に寄与し、その他の方向への意図しない導通を避けることができる。
【００２０】
上記のチップモジュールをＬＥＤヘッドのプリント配線板にダイボンドした場合には、ドライバＩＣ４００の入力電極パッド２１１および電源電極パッド４３１はボンディングワイヤー（Ａｕワイヤー）３０２ａおよび３０２ｂによりそれぞれプリント配線板の信号出力電極パッドおよび電源供給電極パッドに接続される。また、ＬＥＤアレイ１００のコモンカソード電極１０４は、後述する図８のボンディングワイヤー３０２ｃによりプリント配線板の接地電極パッドに接続される。
【００２１】
図２１は従来のドライバＩＣ４００における電源電極パッド４３１および電源電極２３０の等価回路図である。図２１において、抵抗Ｒ２０１，Ｒ２０２は、駆動用電源ＶＤＤＨを外部から供給するために電源電極パッド４３１にボンディングされたＡｕワイヤー３０２ｂ（図２０参照）の抵抗をモデル化したものである。また、Ｓ１〜Ｓ１９２は、電源電極２３０における駆動トランジスタＴｒ１〜Ｔｒ１９２のソース端子の接続位置を示すノード番号である。また、抵抗Ｒ１〜Ｒ１９１は、電源電極２３０における隣り合う駆動トランジスタのソース端子間（隣り合うノード間）の抵抗をモデル化したものである。
【００２２】
駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒｉ（ｉは１から１９２までの任意の整数）のゲート端子は、プリバッファ回路Ｇｉ（図１９参照）に接続されている。また、駆動トランジスタＴｒｉのドレイン端子は、ＡＣＦ接続された駆動電極パッド２２１（図２０参照）およびアノード電極パッド１０３（図２０参照）を介し、ＬＥＤ ＬＤｉの個別アノード電極１０２（図２０参照）に接続されている。駆動トランジスタＴｒｉは、プリバッファ回路Ｇｉからゲート端子に制御電圧が供給されると、この制御電圧およびソース端子（ノードＳｉ）の電位に応じた駆動電流ＩｄｒｖをＬＥＤ ＬＤｉに供給する。
【００２３】
ドライバＩＣ４００では、電源電極パッド４３１は、駆動トランジスタＴｒ６４およびＴｒ１３２（駆動電極パッドＤＯ６４およびＤＯ１３２）の近傍に配置されているので、ワイヤーのモデル抵抗Ｒ２０１，Ｒ２０２は、それぞれノードＳ６４およびＳ１３２（駆動トランジスタＴｒ６４およびＴｒ１３２のソース端子の接続ノード）に接続している。
【００２４】
【発明が解決しようとする課題】
しかしながら従来のドライバＩＣ４００においては、ＬＥＤアレイ１００の全ＬＥＤを同時に駆動する場合には、駆動トランジスタＴｒ１〜Ｔｒ１９２からＬＥＤ ＬＤ１〜ＬＤ１９２にそれぞれ供給される駆動電流がＬＥＤごとに（ドットごとに）ばらついてしまうという問題があった。この駆動電流のばらつきの第１の原因は、電源電極２３０の電位分布が場所により変動していることである。また、第２の原因は、ドライバＩＣ４００の駆動電極パッド２２１とＬＥＤアレイ１００のアノード電極パッド１０３との接続抵抗の増大によるものである。
【００２５】
図２１の等価回路において、ＬＥＤアレイ１００の全ＬＥＤ（全ドット）を同時に駆動する場合には、駆動電流は抵抗Ｒ２０１およびＲ２０２からノードＳ６４およびＳ１３２を介して駆動トランジスタＴｒ１〜Ｔｒ１９２に供給され、駆動トランジスタＴｒｉからＬＥＤ ＬＤｉに供給される。全ＬＥＤを同時に駆動する場合には、ボンディングワイヤー３０２ｂ（図２０参照）のモデル抵抗Ｒ２０１およびＲ２０２での電圧降下もさることながら、電源電極２３０における隣り合うノード間のモデル抵抗Ｒ１〜Ｒ１９１での電圧降下の影響が問題となる。この電源電極２３０における隣り合うノード間の電圧降下による駆動電流のばらつきは、同時に駆動させるＬＥＤの個数が多いほど、つまり同時に発光させるＬＥＤの個数が多いほど大きくなる。
【００２６】
図２２はドライバＩＣ４００とＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極２３０の電位分布を示す図である。また、図２３はドライバＩＣ４００とＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である。図２２の電位分布および図２３の駆動電流は、図２１の等価回路に基づいて計算したものである。図２２において、横軸は電源電極２３０おけるノードＳの番号（対応するドット番号）であり、縦軸の電位分布は任意スケールで示してある。また、図２３において、横軸はＬＥＤの番号（ドット番号）であり、縦軸の駆動電流値は任意スケールで示してある。
【００２７】
ドライバＩＣ４００では、外部から駆動用電源ＶＤＤＨを供給するための電源電極パッド４３１（図１９参照）は、ノードＳ６４およびＳ１３２に設けられているため、抵抗Ｒ１〜Ｒ１９２により、図２２に示すように、ノードＳ６４およびＳ１３２の電位が最も高くなり、ノードＳ６４およびＳ１３２から離れるに従って電位が低くなる。また、ノードＳ６４およびＳ１３２の近傍での電流密度および電圧降下が最も大きくなり、ノードＳ６４およびＳ１３２から離れるに従って電流密度および電圧降下が小さくなる。また、電源電極２３０の両端のノードＳ１およびＳ１９２の電位が最も低くなる。
【００２８】
このため、図２３に示すように、ノードＳ６４およびＳ１３２（駆動トランジスタＴｒ６４およびＴｒ１３２、駆動電極パッドＤＯ６４およびＤＯ１３２）に対応するＬＥＤ ＬＤ６４およびＬＤ１３２の駆動電流が最も大きくなり、ＬＥＤ ＬＤ６４およびＬＤ１３２から離れるに従って駆動電流が小さくなる。また、ＬＥＤアレイ１００の両端のＬＥＤ ＬＤ１およびＬＤ１９２の駆動電流が最も小さくなる。
【００２９】
なお、図２２に示す電源電極２３０における電位分布、従って図２３に示す駆動電流のドット間ばらつきは、電源電極２３０におけるノード間の抵抗Ｒ１〜Ｒ１９１に起因するものなので、これらの抵抗値を小さくすれば、駆動電流のドット間ばらつきを解消することができる。しかし、抵抗Ｒ１〜Ｒ１９１を小さくするのために電源電極２３０の幅Ｗ（図１９参照）を広くすると、ドライバＩＣのチップサイズが大きくなってしまう。
【００３０】
次に、図２４はＬＥＤアレイ１００と従来のドライバＩＣ４００とをＡＣＦ接続した場合のドライバＩＣ４００上でのＡＣＦ３０３の広がり具合を示す図である。図２４はＬＥＤアレイ１００とドライバＩＣ４００をＡＣＦ接続したあとにＬＥＤアレイ１００を取り外し、ドライバＩＣ４００上に残存しているＡＣＦ３０３を観察した図と考えて良い。
【００３１】
従来のドライバＩＣ４００では、図２４に示すように、ＡＣＦ３０３が駆動電極パッド群２２０の両端部に位置する駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２を完全に被覆していないことがあり、この場合には、駆動電極パッド群２２０の両端部のＡｕバンプ２２１ｂとＬＥＤアレイ１００の対応するアノード電極パッド１０３の間に挟み込まれる導電性粒子３０３ｂ（図２０参照）の個数が少なくなり、駆動電極パッド群２２０の両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２と対応するアノード電極パッド１０３とのＡＣＦ接続部の抵抗が増大する。ＡＣＦ接続抵抗が増大すると、ＬＥＤアレイ１００の両端部のＬＥＤ ＬＤ１，ＬＤ２，ＬＤ１９１，ＬＤ１９２に供給される駆動電流が小さくなるので、駆動電流のドット間ばらつきが大きくなる。
【００３２】
また、ＡＣＦ接続工程において、ＬＥＤアレイ１００の加圧が不完全である場合等にも、駆動電極パッドＤＯ１〜ＤＯ１９２のＡＣＦ接続抵抗が増大し、駆動電流のドット間ばらつきが大きくなる。
【００３３】
以上のような電源電極２３０の電位分布の変動あるいは駆動電極パッドＤＯ１〜ＤＯ１９２の接続抵抗の増大による駆動電流のドット間ばらつきは、電子写真プリンタの印刷品位を低下させる原因になる。
【００３４】
また、従来のドライバＩＣ４００においては、上記の駆動電極パッドＤＯ１〜ＤＯ１９２の接続異常が、オープン不良になってしまうこともあり、ドライバＩＣ４００とＬＥＤアレイ１００からなるチップモジュールの製造歩留まりを低下させるという問題があった。
【００３５】
また、従来のドライバＩＣ４００においては、駆動電極パッド群２２０と電源電極２３０（駆動トランジスタ群２０５）の間に、回路素子を配置しないむだな領域を設ける必要があり、これによりドライバＩＣのチップサイズが大きくなってしまうという問題があった。
【００３６】
図１９および図２０において、駆動電極パッド群２２０（駆動電極パッド２２１）と、電源電極パッド４３１の間の寸法Ａの領域には、駆動トランジスタ群２０５のみが設けられており、駆動電極パッド群２２０と駆動トランジスタ群２０５の間の領域は、回路素子を配置しないむだな領域になっている。従来のドライバＩＣ４００において上記寸法Ａの領域を設けるのは、下記の理由による。
【００３７】
図２０で説明したＡＣＦ接続工程において、軟化したＡＣＦ３０３がアレイ搭載領域から電源電極パッド４３１の方向に滲み出す。滲み出してくるＡＣＦ３０３の量は、加熱前のＡＣＦ３０３の厚みなどにより決まるものであるが、ＬＥＤアレイ１００のアノード電極パッド１０３とドライバＩＣ４００のＡｕバンプ２２１ｂとの間に十分な個数の導電性粒子３０３ｂを介在させ、良好に接続させるためには、加熱前のＡＣＦ３０３にある程度の厚さが必要である。このため、電源電極パッド４３１の方向にＡＣＦ３０３が滲み出すことは避けられない。
【００３８】
上記寸法Ａの領域が過小であると、滲み出したＡＣＦ３０３が電源電極パッド４３１のＡｕバンプ４３１ｂ上に覆い被さり、このＡＣＦ３０３が邪魔になり、このあとの工程でＡｕバンプ４３１にワイヤーをボンディングすることができなくなることがある。そこで、従来のドライバＩＣ４００では、このようなＡＣＦの滲み出しを考慮して上記寸法Ａの領域を設けているのである。
【００３９】
本発明は、以上のような従来の問題を解決するためになされたものであり、被駆動素子群に供給する駆動電流のドット間ばらつきを小さくすることができるドライバＩＣを提供することを目的とするものである。さらに、チップサイズを小さくすることができるドライバＩＣおよび被駆動ＩＣとの接続不良を低減することができるドライバＩＣを提供することを目的とするものである。
【００４１】
【課題を解決するための手段】
本発明によるドライバＩＣは、複数の駆動素子をチップ化したドライバＩＣにおいて、前記複数の駆動素子をチップの長辺方向に配列してなる駆動素子群と、前記駆動素子群に沿ってチップの両短辺側端部まで延び、前記複数の駆動素子にそれぞれ電源を供給する電源電極層と、外部から前記電源を供給するために前記電源電極層上に設けられた電源電極部と、前記駆動素子を対応する被駆動素子にそれぞれ接続するための複数の駆動電極部を、チップの一方の長辺に沿って配列した電極部群とを有し、前記被駆動素子をチップ化した被駆動ＩＣが、チップの前記電極部群側の長辺に沿った被駆動ＩＣ搭載領域にＡＣＦ（異方導電性フィルム）接続され、前記電極部群は、Ａｕ（金）バンプを設けたものであり、前記電源電極層上に、チップの両短辺側端部まで延びるとともに、該Ａｕバンプの高さと同じ厚さであって、ＡＣＦをせき止める高さを有するＡｕ電極層を有することを特徴とするものである。
【００４４】
【発明の実施の形態】
ＬＥＤアレイを駆動するドライバＩＣ（以下、ＬＥＤドライバＩＣとも称する）に本発明のドライバＩＣを適用した場合について以下に説明する。ＬＥＤドライバＩＣには、被駆動ＩＣとなるＬＥＤアレイチップがＡＣＦ（Anisotropic Conductive Film ：異方導電性フィルム）接続され、このＬＥＤアレイとＬＥＤドライバＩＣからなるチップモジュールは、電子写真プリンタのＬＥＤヘッドを構成する。電子写真プリンタは、帯電した感光体ドラムにＬＥＤヘッドから印刷データに応じて選択的に光を照射することにより静電潜像を形成し、この静電潜像にトナーを付着させ、現像して感光体ドラムにトナー像を形成し、このトナー像を用紙に転写し、定着させるプリンタである。
【００４５】
本発明のドライバＩＣの実施の形態を説明する前に、まず電子写真プリンタについて簡単に説明する。図１２は電子写真プリンタのブロック構成図である。また、図１３は電子写真プリンタの駆動タイミング図である。
【００４６】
図１２の電子写真プリンタは、印刷制御部１と、モータドライバ２および４と現像転写プロセス用モータ３と、用紙送りモータ５と、用紙吸入口センサ６と、用紙排出口センサ７と、用紙残量センサ８と、用紙サイズセンサ９と、ＬＥＤヘッド１９と、定着器２２と、定着器温度センサ２３と、帯電用高圧電源２５と、転写用高圧電源２６と、現像器２７と、転写器２８とを備えている。
【００４７】
印刷制御部１は、マイクロプロセッサ、ＲＯＭ、ＲＡＭ、入出力ポート、タイマ等によって構成され、図示しない上位コントローラに従ってプリンタ全体をシーケンス制御し、プリンタの印刷動作を制御する。また、ＬＥＤヘッド１９は、それぞれ１ドット（ピクセル）の印刷のために設けられたＬＥＤを複数個線上に配列したものであり、ＬＥＤアレイチップおよびＬＥＤドライバＩＣ等により構成されている。
【００４８】
まず、印刷制御部１は、上位コントローラから印刷指示信号ＳＧ１を受信すると、まず定着器温度センサ２３によってヒータ２２ａを内蔵した定着器２２が使用可能な温度範囲にあるか否かを検出し、使用可能な温度範囲になければヒータ２２ａに通電し、使用可能な温度まで定着器２２を加熱する。
【００４９】
次に、印刷制御部１は、現像転写プロセス用モータ（ＰＭ）３をモータドライバ２を介して回転させ、図示しない感光体ドラムを回転させる。同時に、印刷制御部１は、チャージ信号ＳＧＣによって帯電用電圧電源２５をオンさせ、現像器２７をマイナス電位に帯電させる。そして、セットされている図示しない用紙の有無および種類が用紙残量センサ８、用紙サイズセンサ９によって検出し、用紙送りモータ（ＰＭ）５をモータドライバ４を介して回転させ、用紙に合った用紙送りを開始させる。ここで、用紙送りモータ５はモータドライバ４を介して双方向に回転することが可能であり、印刷制御部１は、最初に用紙送りモータ５を逆転させてセットされた用紙を用紙吸入ロセンサ６が検知するまで搬送させる。続いて、用紙送りモータ５を正回転させて用紙をプリンタ内部に搬送させる。
【００５０】
次に、印刷制御部１は、用紙が印刷可能な位置まで到達すると、上位コントローラに対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、上位コントローラにおいてページごとに編集されたビデオ信号ＳＧ２を受信する。
【００５１】
そして、印刷制御部１は、ＬＥＤヘッド１９にクロック信号ＨＤ−ＣＬＫを送信し、受信したビデオ信号ＳＧ２を印刷データ信号ＨＤ−ＤＡＴＡとして順次ＬＥＤヘッド１９内に転送し、１ライン分のビデオ信号ＳＧ２を受信すると、ＬＥＤヘッド１９にラッチ信号ＨＤ−ＬＯＡＤを送信し、印刷データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド１９内に保持させる。なお、印刷制御部１は、ビデオ信号ＳＧ２を印刷ラインごとに受信する。また、印刷制御部１は、上位コントローラから次のラインのビデオ信号ＳＧ２を受信している最中においても、ＬＥＤヘッド１９に保持した印刷データ信号ＨＤ−ＤＡＴＡについて印刷できる。
【００５２】
次に、印刷制御部１は、ＬＥＤヘッド１９にストローブ信号ＨＤ−ＳＴＢ−Ｎを送信し、ＬＥＤヘッド１９により、マイナス電位に帯電した感光体ドラム上に印刷データ信号ＨＤ−ＤＡＴＡに応じた光を選択的に照射させ、上記の感光体ドラム上に電位の上昇したドットからなる静電潜像を形成させ、現像部２７において、マイナス電位に帯電した画像形成用のトナーを上記電位の上昇した各ドットに吸引させて感光体ドラム上にトナー像を形成させ、さらに転写信号ＳＧ４によって転写用高圧電源２６をオンさせて転写器２８をプラス電位に帯電させ、感光体ドラムと転写器２８の間を通過する用紙上にトナー像を転写させる。
【００５３】
次に、印刷制御部１は、用紙送りモータ５により、上記転写されたトナー像を有する用紙を、ヒータ２２ａを内蔵する定着器２２に搬送してこれに当接させ、定着器２２が発生する熱によりトナー像を用紙に定着させ、この定着させた画像を有する用紙をさらに搬送させ、用紙排出口センサ７を通過させてプリンタ外部に排出させる。以後、上記の動作を繰り返す。なお、印刷制御部１は、用紙サイズセンサ９、用紙吸入ロセンサ６の検知に対応して、用紙が転写器２８を通過している間だけ転写用高圧電源２６からの電圧を転写器２８に印加する。そして、印刷が終了し、用紙が用紙排出口センサ７を通過すると、帯電用高圧電源２５による現像器２７への電圧印加を終了し、同時に現像転写プロセス用モータ３の回転を停止させる。
【００５４】
次に、図１２の電子写真プリンタにおけるＬＥＤヘッド１９の構成について簡単に説明する。図１４はＬＥＤヘッド１９の回路構成図である。なお、例えば、Ａ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能なプリンタでは、１ラインは４９９２ドットからなる。図１４には、１ラインに４９９２ドットを印字する場合の回路構成を示してある。
【００５５】
図１４に示すように、ＬＥＤヘッド１９は、フリップフロップ回路ＦＦ１〜ＦＦ４９９２と、ラッチ回路ＬＴ１〜ＬＴ４９９２と、プリバッファ回路Ｇ１〜Ｇ４９９２と、駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒ１〜Ｔｒ４９９２と、ＬＥＤ ＬＤ１〜ＬＤ４９９２と、インバータ回路ＩＶ１〜ＩＶ２６（ＩＶ２〜ＩＶ２６は図示省略）と、制御電圧発生回路ＣＶ１〜ＣＶ２６（ＣＶ２〜ＣＶ２６は図示省略）とを備えている。また、ＬＥＤヘッド１９には、印刷制御部１（図１２参照）から印刷データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、およびストローブ信号ＨＤ−ＳＴＢ−Ｎ（それぞれ図１３参照）が入力される。また、ＬＥＤヘッド１９には、駆動用電源ＶＤＤＨが供給される。インバータ回路ＩＶ１〜ＩＶ２６は、負論理信号であるストローブ信号ＨＤ−ＳＴＢ−Ｎを論理反転させる。
【００５６】
フリップフロップ回路ＦＦ１〜ＦＦ４９９２は、隣り合うフリップフロップ回路のデータ入力端子Ｄと非反転データ出力端子Ｑとを相互に接続することにより縦続接続されており、４９９２段のシフトレジスタ回路を構成している。初段のフリップフロップ回路ＦＦ１のデータ入力端子Ｄには、印刷データ信号ＨＤ−ＤＡＴＡが入力される。また、フリップフロップ回路ＦＦ１〜ＦＦ４９９２のクロック入力端子には、クロック信号ＨＤ−ＣＬＫが入力される。このシフトレジスタ回路は、初段のフリップフロップ回路ＦＦ１に入力される印刷データ信号ＨＤ−ＤＡＴＡのビットデータをクロック信号ＨＤ−ＣＬＫに同期して次段のフリップフロップ回路に順次シフトさせ、１ライン分の印刷データ信号ＨＤ−ＤＡＴＡに相当する４９９２ドット分のビットデータをフリップフロップ回路ＦＦ１〜ＦＦ４９９２にそれぞれ格納する。
【００５７】
ラッチ回路ＬＴｋ（ｋは１から４９９２までの任意の整数）のデータ入力端子Ｄは、フリップフロップ回路ＦＦｋの非反転データ出力端子Ｑに接続されている。また、ラッチ回路ＬＴ１〜ＬＴ４９９２のラッチ入力端子Ｇには、ラッチ信号ＨＤ−ＬＯＡＤが入力される。このラッチ回路ＬＴｋは、ラッチ信号ＨＤ−ＬＯＡＤが入力されると、フリップフロップ回路ＦＦｋに格納されたビットデータをラッチする。
【００５８】
プリバッファ回路Ｇｋの第１の入力端子は、ラッチ回路ＬＴｋの非反転データ出力端子Ｑに接続されている。また、プリバッファ回路Ｇ１〜Ｇ４９９２の第２の入力端子には、ストローブ信号ＨＤ−ＳＴＢ−Ｎの反転信号が入力される。また、プリバッファ回路Ｇｋの出力端子は、駆動トランジスタＴｒｋのゲート端子に接続されている。このプリバッファ回路Ｇｋは、ラッチ回路ＬＴｋから出力される１ライン分の印刷データ信号ＨＤ−ＤＡＴＡの第ｋドットのビットデータと、ストローブ信号ＨＤ−ＳＴＢ−Ｎの反転信号との論理積を生成し、この論理積に従い、対応する駆動トランジスタＴｒｋをオンさせる。
【００５９】
駆動トランジスタＴｒｋのドレイン端子は、ＬＥＤ ＬＤｋのアノード端子に接続されている。また、駆動トランジスタＴｒ１〜Ｔｒ４９９２のソース端子には、電源ＶＤＤＨが供給される。また、ＬＥＤ ＬＤｋのカソード端子は接地されている。駆動トランジスタＴｒｋがオンすると、対応するＬＥＤ ＬＤｋに駆動電流が供給される。これにより、ストローブ信号ＨＤ−ＳＴＢ−Ｎが入力されている期間において、ＬＥＤ ＬＤ１〜ＬＤ４９９２が上記１ライン分のビットデータに従って発光する。
【００６０】
図１５はＬＥＤヘッド１９のブロック構成図である。図１５において、ＬＥＤヘッド１９は、２６個のＬＥＤアレイ１００（ＣＨＰ１〜ＣＨＰ２６）と、２６個のドライバＩＣ２００（ＤＲＶ１〜ＤＲＶ２６）と、基準電圧発生回路３００とを備えている。なお、図１４では基準電圧発生回路３００の図示を省略してあった。
【００６１】
ＬＥＤアレイ１００は、１９２個のＬＥＤを配列したものである。ここで、例えば、ＬＥＤアレイＣＨＰ１の１９２個のＬＥＤは、図１４のＬＥＤ ＬＤ１〜ＬＤ１９２に相当し、ＬＥＤアレイＣＨＰ２６の１９２個のＬＥＤは、図１４のＬＥＤ ＬＤ４８０１〜ＬＤ４９９２に相当する。
【００６２】
ドライバＩＣ２００は、シフトレジスタ回路２０１と、ラッチ回路群２０２と、インバータ回路２０３と、プリバッファ回路群２０４と、駆動トランジスタ群２０５と、制御電圧発生回路２０６とを備えている。
【００６３】
ここで、例えば、ドライバＩＣ ＤＲＶ１においては、シフトレジスタ回路２０１は図１４のフリップフロップ回路ＦＦ１〜ＦＦ１９２に相当し、ラッチ回路群２０２は図１４のラッチ回路ＬＴ１〜ＬＴ１９２に相当し、インバータ回路２０３は図１４のインバータ回路ＩＶ１に相当し、プリバッファ回路群２０４は図１４のプリバッファ回路Ｇ１〜Ｇ１９２に相当し、駆動トランジスタ群２０５は図１４の駆動トランジスタＴｒ１〜Ｔｒ１９２に相当し、制御電圧発生回路２０６は図１４の制御電圧発生回路ＣＶ１に相当する。同様に、ドライバＩＣ ＤＲＶ２６においては、シフトレジスタ回路２０１は、図１４のフリップフロップ回路ＦＦ４８０１〜ＦＦ４９９２に相当し、ラッチ回路群２０１は図１４のラッチ回路ＬＴ４８０１〜ＬＴ４９９２に相当し、インバータ回路２０３は図１４のインバータ回路ＩＶ２６に相当し、プリバッファ回路群２０４は図１４のプリバッファ回路Ｇ４８０１〜Ｇ４９９２に相当し、駆動トランジスタ群２０５は図１４の駆動トランジスタＴｒ４８０１〜Ｔｒ４９９２に相当し、制御電圧発生回路２０６は図１４の制御電圧発生回路ＣＶ２６に相当する。
【００６４】
シフトレジスタ回路２０１は、１９２個のフリップフロップ回路を縦続接続したものである。また、ドライバＩＣ ＤＲＶ１〜ＤＲＶ２６のシフトレジスタ回路２０１は縦続接続されている。また、ラッチ回路群２０２は、１９２個のラッチ回路から構成され、ラッチ信号ＨＤ−ＬＯＡＤが入力されると、シフトレジスタ回路２０１に格納された印刷データ信号ＨＤ−ＤＡＴＡの１９２ドット分のビットデータをラッチする。また、インバータ回路２０３は、負論理信号であるストローブ信号ＨＤ−ＳＴＢ−Ｎ（図１３参照）を論理反転させる。また、プリバッファ回路群２０４は１９２個のプリバッファ回路から構成され、駆動トランジスタ群２０５は１９２個の駆動トランジスタ（ＰＭＯＳトランジスタ）から構成される。
【００６５】
基準電圧発生回路３００は、基準電圧ＶＲＥＦを生成し、この基準電圧ＶＲＥＦをドライバＩＣ ＤＲＶ１〜ＤＲＶ２６の制御電圧発生回路２０６に供給する。また、制御電圧発生回路２０６は、駆動トランジスタ群２０５がＬＥＤアレイ１００に供給する駆動電流の値を制御するための制御電圧を生成し、この制御電圧をプリバッファ回路群２０４に供給する。
【００６６】
図１６はプリバッファ回路Ｇｋ（ｋは１から４９９２までの任意の整数）および制御電圧発生回路２０６の内部構成回路図である。図１６において、プリバッファ回路Ｇｋは、ＡＮＤ回路ＡＤｋと、ＰＭＯＳトランジスタＴＰｋと、ＮＭＯＳトランジスタＴＮｋとを有する。また、制御電圧発生回路２０６は、演算増幅器２０６ａと、ＰＭＯＳトランジスタ２０６ｂと、抵抗Ｒｒｅｆとを有する。
【００６７】
制御電圧発生回路２０６において、演算増幅器２０６ａの反転入力端子には、基準電圧回路３００による基準電圧ＶＲＥＦが入力される。また、演算増幅器２０６ａの非反転入力端子は、ＰＭＯＳトランジスタ２０６ｂのドレイン端子に接続されるとともに、抵抗Ｒｒｅｆを介して接地されている。また、制御電圧Ｖｃｏｎｔｒｏｌの出力端子である演算増幅器２０６ａの出力端子は、ＰＭＯＳトランジスタ２０６ｂのゲート端子に接続されている。ＰＭＯＳトランジスタ２０６ｂのソース端子には電源ＶＤＤが供給される。ＰＭＯＳトランジスタ２０６ｂは、ゲート長が駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒｋと相等しいサイズとなるように形成されている。
【００６８】
この制御電圧発生回路２０６は、演算増幅器２０６ａと、ＰＭＯＳトランジスタ２０６ｂと、抵抗Ｒｒｅｆとによりフィードバック制御回路を構成しており、抵抗ＲｒｅｆおよびＰＭＯＳトランジスタ２０６ｂに流れる電流Ｉｒｅｆは、電源ＶＤＤの電圧によらず基準電圧ＶＲＥＦと抵抗Ｒｒｅｆの値のみにより決定される。
【００６９】
プリバッファ回路Ｇｋにおいて、ＡＮＤ回路ＡＤｋには、ラッチ回路ＬＴｋの出力信号（印刷データ信号ＨＤ−ＤＡＴＡのビットデータ）と、インバータ回路２０３の出力信号（ストローブ信号ＨＤ−ＳＴＢ−Ｎの反転信号）とが入力される。ＡＮＤ回路ＡＤｋの出力端子は、ＰＭＯＳトランジスタＴＰｋのゲート端子およびＮＭＯＳトランジスタＴＮｋのゲート端子に接続されている。ＰＭＯＳトランジスタＴＰｋのソース端子には駆動用電源ＶＤＤＨが供給され、ＮＭＯＳトランジスタＴＮｋのソース端子には制御電圧Ｖｃｏｎｔｒｏｌが供給される。ＰＭＯＳトランジスタＴＰｋのドレイン端子およびＮＭＯＳトランジスタＴＮｋのドレイン端子は、駆動トランジスタＴｒｋのゲート端子に接続されている。
【００７０】
このプリバッファ回路Ｇｋは、印刷データ信号ＨＤ−ＤＡＴＡのビットデータおよびストローブ信号ＨＤ−ＳＴＢ−Ｎの反転信号がともにハイレベルのとき、駆動トランジスタＴｒｋのゲート端子に制御電圧Ｖｃｏｎｔｒｏｌを供給し、駆動トランジスタＴｒｋをオンさせ、駆動トランジスタＴｒｋからＬＥＤ ＬＤｋに電流Ｉｒｅｆに応じた値の駆動電流を供給する。
【００７１】
ＬＥＤヘッド１９を用いた電子写真プリンタにおいては、ＬＥＤヘッド１９の全ＬＥＤ ＬＤ１〜ＬＤ４９９２がストローブ信号ＨＤ−ＳＴＢ−Ｎにより同時に駆動されるので、ＬＥＤ ＬＤ１〜ＬＥＤ４９９２およびこれらのＬＥＤをそれぞれ駆動する駆動トランジスタＴｒ１〜Ｔｒ４９９２の特性にばらつきがあると、ＬＥＤ ＬＤ１〜ＬＥＤ４９９２の発光強度がばらつき、これにより感光体ドラム上に形成される静電潜像の各ドットの大きさがばらつき、印刷ドットの大きさにばらつきを生じてしまう。写真等の画像を印刷する場合には、印刷ドットの大きさにばらつきがあると、印刷濃度にばらつきを生じ、印刷品位を低下させる原因となるので望ましくない。
【００７２】
図１７はＬＥＤヘッド１９におけるそれぞれのＬＥＤ（ドット）の発光強度の一例を示す図である。図１７において、ＳＣ１〜ＳＣ２６はそれぞれのチップモジュール内におけるドット間の発光強度ばらつきの範囲であり、ＳＣＡは、ＬＥＤヘッド１９におけるチップモジュール間の発光強度ばらつき（それぞれのチップモジュールの平均発光強度のばらつき）の範囲である。
【００７３】
図１８はＬＥＤヘッド１９の構造を示す斜視図である。図１８のＬＥＤヘッド１９は、例えば、電子情報通信学会技術研究報告ＩＣＤ９７−１７５（１９９７−１２）および特開平８−２３０２２９号公報に開示された構造であり、ＬＥＤアレイ１００とＬＥＤドライバＩＣ２００からなるチップモジュールをプリント配線板３０１上に一列に配置してダイボンディングし、さらにＬＥＤドライバＩＣ２００の入力電極パッドおよび電源電極パッドと、プリント配線板３０１に設けられた信号出力電極パッドおよび電源供給電極パッドとを金ワイヤー３０２でボンディング接続したものである。
【００７４】
図１８では、ＬＥＤアレイ１００は、端面発光形ＬＥＤを配列したものである。また、上記のチップモジュールは、ＬＥＤアレイチップ１００のアノード電極パッド面とドライバＩＣ２００のＡｕバンプを設けた駆動電極パッド面とをＡＣＦ３０３によりダイレクトに接続したものである。
【００７５】
以下に、本発明のドライバＩＣをＬＥＤドライバＩＣに適用した場合の実施の形態について説明する。
【００７６】
第１の実施形態
図１は本発明の第１の実施形態のドライバＩＣ２００Ａのレイアウト図である。なお、図１において、従来のドライバＩＣ４００のレイアウトを示す図１９と同じもには同じ符号を付してある。
【００７７】
図１のＬＥＤドライバＩＣ２００Ａは、図１５のＬＥＤドライバＩＣ２００と同様に１チップ当たり１９２個のＬＥＤを駆動するものであり、フリップフロップ回路ＦＦ１〜ＦＦ１９２により構成されるシフトレジスタ回路２０１と、ラッチ回路ＬＴ１〜ＬＴ１９２からなるラッチ回路群２０２と、プリバッファ回路Ｇ１〜Ｇ１９２からなるプリバッファ回路群２０４と、駆動トランジスタＴｒ１〜Ｔｒ１９２からなる駆動トランジスタ群２０５と、入力電極パッド群２１０と、駆動電極パッド群２２０と、電源電極２３０と、電源電極パッド２３１とをチップ化したものである。また、図１には図示していないが、インバータ回路２０３および制御電圧発生回路２０６（それぞれ図１５参照）を備えている。
【００７８】
駆動電極パッド群２２０は、ＬＥＤアレイ１００のＬＥＤ ＬＤ１〜ＬＤ１９２（図１４参照）をそれぞれ駆動するための駆動電極パッドＤＯ１〜ＤＯ１９２からなる。駆動電極パッドＤＯｉ（ｉは１から１９２までの任意の整数）は、駆動トランジスタ群２０５の駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒｉのドレイン端子に接続されている。この駆動電極パッド群２２０は、ＬＥＤドライバＩＣ２００Ａの他方（入力端子電極群２１０と反対側）の長辺側端部に沿って二列に千鳥配置されている。
【００７９】
入力電極パッド群２１０は、印刷データ信号ＨＤ−ＤＡＴＡの入力電極パッド、クロック信号ＨＤ−ＣＬＫの入力電極パッド、ラッチ信号ＨＤ−ＬＯＡＤの入力電極パッド、ストローブ信号ＨＤ−ＳＴＢ−Ｎの入力電極パッド等からなる。この入力電極パッド群２１０は、長方形のＬＥＤドライバＩＣ２００Ａの他方の長辺に沿って配置されている。
【００８０】
シフトレジスタ回路２０１、ラッチ回路群２０２、プリバッファ回路群２０４、および駆動トランジスタ群２０５は、それぞれＬＥＤドライバＩＣ２００Ａの長辺方向に駆動電極パッド群２２０の配列ピッチとほぼ等しいピッチで配列されており、図１４および図１５のように接続されている。また、シフトレジスタ回路２０１、ラッチ回路群２０２、プリバッファ回路群２０４、駆動トランジスタ群２０５は、入力電極パッド群２１０側から駆動電極パッド群２２０側に上記の順で配置されている。
【００８１】
電源電極２３０は、駆動トランジスタ群２０５とプリバッファ回路群２０４の間の領域に設けられた幅Ｗなるアルミニウム（Ａｌ）電極であり、駆動トランジスタ群２０５（駆動トランジスタＴｒ１〜Ｔｒ１９２の列）に沿ってドライバＩＣ２００Ａの両短辺側端部まで延びている。
【００８２】
電源電極２３０上には、外部から駆動用電源ＶＤＤＨを供給するための電源電極パッド２３１が複数個（図１では２個）設けられている。駆動トランジスタ群２０５の駆動トランジスタＴｒ１〜Ｔｒ１９２のソース端子は、近傍の電源電極２３０にそれぞれ個別に接続されている。
【００８３】
２個の電源電極パッド２３１は、駆動トランジスタＴｒ４８，Ｔｒ１４４（駆動電極パッドＤＯ４８とＤＯ１４４）に対応する位置にそれぞれ設けられている。この電源電極パッド２３１の位置は、ドライバＩＣ２００Ａの長辺の長さを１とするとき、ドライバＩＣ２００Ａの全長を１／４：１／２：１／４に区分する位置である。
【００８４】
本発明の第１の実施形態のドライバＩＣ２００Ａは、その長辺の長さを１とするとき、全長を１／４：１／２：１／４に区分する位置に電源電極パッド２３１を配置したことを特徴とするものである。
【００８５】
図２はドライバＩＣ２００Ａにおける電源電極パッド２３１および電源電極２３０の等価回路図である。図２において、従来のドライバＩＣ４００における等価回路を示す図２１と同じものには同じ符号を付してある。
【００８６】
図２において、抵抗Ｒ２０１，Ｒ２０２は、駆動用電源ＶＤＤＨを外部から供給するために電源電極パッド２３１にボンディングされたＡｕワイヤーの抵抗をモデル化したものである。また、Ｓ１〜Ｓ１９２は、電源電極２３０における駆動トランジスタＴｒ１〜Ｔｒ１９２のソース端子の接続位置を示すノード番号である。
【００８７】
抵抗Ｒ１〜Ｒ１９１は、電源電極２３０における隣り合う駆動トランジスタのソース端子間（隣り合うノード間）の抵抗をモデル化したものである。抵抗Ｒｉ（ｉは１から１９２までの任意の整数）の値を以下に試算する。
【００８８】
電源電極幅Ｗを２００［μｍ］、Ａｌ電極のシート抵抗Ｒ□ を３０×１０-3［Ω］、ＬＥＤの配列密度を６００［ｄｐｉ（dot per inch）］とするとき、駆動トランジスタＴｒ１〜Ｔｒ１９２の配列密度も６００［ｄｐｉ］であるので、その配列ピッチＬは、
Ｌ＝２５．４［ｍｍ］／６００＝４２．３［μｍ］
となる。これより、モデル抵抗Ｒｉの抵抗値は、
Ｒ□ ×（Ｌ／Ｗ）＝３０×（４２．３／２００）＝６．４［ｍΩ］
として計算される。
【００８９】
駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒｉ（ｉは１から１９２までの任意の整数）のゲート端子は、プリバッファ回路Ｇｉ（図１および図１６参照）に接続されている。また、駆動トランジスタＴｒｉのドレイン端子は、駆動電極パッドＤＯｉとＬＥＤアレイ１００のアノード電極パッドとのＡＣＦ接続部を介し、ＬＥＤ ＬＤｉの個別アノード電極に接続されている。駆動トランジスタＴｒｉは、プリバッファ回路Ｇｉからゲート端子に制御電圧Ｖｃｏｎｔｒｏｌが供給されると、この制御電圧Ｖｃｏｎｔｒｏｌおよびソース端子（ノードＳｉ）の電位に応じた駆動電流ＩｄｒｖをＬＥＤ ＬＤｉに供給する。
【００９０】
ＬＥＤドライバＩＣ２００Ａでは、電源電極パッド２３１は、駆動トランジスタＴｒ４８およびＴｒ１４４（駆動電極パッドＤＯ４８およびＤＯ１４４）の近傍に配置されているので、ワイヤーのモデル抵抗Ｒ２０１，Ｒ２０２は、それぞれノードＳ４８およびＳ１４４（駆動トランジスタＴｒ４８およびＴｒ１４４のソース端子の接続ノード）に接続している。
【００９１】
図２の等価回路において、ＬＥＤアレイ１００の全ＬＥＤ（全ドット）を同時に駆動する場合には、駆動電流は抵抗Ｒ２０１およびＲ２０２からノードＳ４８およびＳ１４４を介して駆動トランジスタＴｒ１〜Ｔｒ１９２に供給され、駆動トランジスタＴｒｉからＬＥＤ ＬＤｉに供給される。
【００９２】
図３はドライバＩＣ２００ＡとＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極２３０の電位分布を示す図である。また、図４はドライバＩＣ２００ＡとＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である。図３および図４には、従来のドライバＩＣ４００とＬＥＤアレイ１００からなるチップモジュールにおける電位分布（図２２参照）および駆動電流（図２３参照）も併せて示してある。図３において、ＤＶ１は第１の実施形態のドライバＩＣ２００Ａによる電源電極の電位分布であり、ＤＶ２は従来のドライバＩＣ４００による電源電極の電位分布である。また、図４において、ＤＩ１はドライバＩＣ２００Ａによる駆動電流であり、ＤＩ２は従来のドライバＩＣ４００による駆動電流である。ＤＶ１およびＤＩ１は図２の等価回路に基づいて計算したものであり、ＤＶ２およびＤＩ２は図２１の等価回路に基づいて計算したものである。
【００９３】
ドライバＩＣ２００Ａでは、外部から駆動用電源ＶＤＤＨを供給するための電源電極パッド２３１（図１参照）は、ノードＳ４８およびＳ１４４に設けられているため、抵抗Ｒ１〜Ｒ１９２により、図３に示すように、ノードＳ４８およびＳ１４４の電位が最も高くなり、ノードＳ４８およびＳ１４４から離れるに従って電位が低くなる。また、ノードＳ４８およびＳ１４４の近傍での電流密度および電圧降下率が最も大きくなり、ノードＳ４８およびＳ１４４から離れるに従って電流密度および電圧降下率が小さくなる。
【００９４】
このため、図４に示すように、ノードＳ４８およびＳ１４４（駆動トランジスタＴｒ４８およびＴｒ１４４、駆動電極パッドＤＯ４８およびＤＯ１４４）に対応するＬＥＤ ＬＤ４８およびＬＤ１４４の駆動電流が最も大きくなり、ＬＥＤＬＤ４８およびＬＤ１４４から離れるに従って駆動電流が小さくなる。
【００９５】
しかし、ドライバＩＣ２００Ａでは、ドライバＩＣ２００Ａの全長を１／４：１／２：１／４に区分する位置に電源電極パッド２３１を配置しているため、従来のドライバＩＣ４００とは異なり、図３に示すように、電源電極２３０の両端のノードＳ１およびＳ１９２の電位と、電位分布の極小値となる電源電極２３０の中央のノードＳ９６の電位とがほぼ等しくなる。これにより、図４に示すように、両端の駆動電極パッドＤＯ１およびＤＯ１９２からの駆動電流と、駆動電流分布の極小値となる中央の駆動電極パッドＤＯ９６からの駆動電流とがほぼ等しくなる。
【００９６】
電源電極２３０では、電源電極パッドを設けた最も電位が高いノードと、最も電位が低いノードとの間隔が大きくなるほど、両ノード間の電位差である電源電極２３０の電位分布の変動が大きくなる。これに従い、電源電極パッドを設けたノードに対応する最も駆動電流が大きい駆動電極パッドと、最も駆動電流が小さい駆動電極パッドとの間隔が大きくなるほど、両駆動電極パッドからの駆動電流の差である駆動電流のドット間ばらつきが大きくなる。上記電位分布の変動および上記駆動電流のドット間ばらつきが最小となるのは、電源電極２３０の両端のノードの電位と、電位分布の極小値となるノードの電位とが等しくなる場合である。
【００９７】
２個の電源電極パッドを設ける場合には、ドライバＩＣの全長を１／４：１／２：１／４に区分する位置にそれぞれ電源電極パッドを設けることにより、電源電極パッドを設けた最も電位が高いノード（ノードＳ４８およびＳ１４４）と、最も電位が低いノード（ノードＳ１，Ｓ９６，Ｓ１９２）との電位差を最小にすることができ、従って電源電極２３０の電位分布の変動および駆動電極パッド群２２０からＬＥＤアレイ１００に供給する駆動電流のドット間ばらつきを最小にすることができる。
【００９８】
さらに、ドライバＩＣ２００Ａにおいて、電源電極２３０上に電源電極パッド２３１を３個設ける場合には、ドライバＩＣ２００Ａの長辺の長さを１とするとき、ドライバＩＣ２００Ａの全長を１／６：２／６：２／６：１／６に区分する位置にそれぞれ電源電極パッド２３１を配置する。つまり、図２の等価回路において、ノードＳ３２，Ｓ９６，Ｓ１６０の位置に、電源電極パッド２３１を配置する（ワイヤーのモデル抵抗Ｒ２０１およびＲ２０２をそれぞれ接続する）。
【００９９】
図５は電源電極パッド２３１を３個設けたドライバＩＣ２００ＡとＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極２３０の電位分布を示す図である。また、図６は電源電極パッド２３１を３個設けたドライバＩＣ２００ＡとＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である。
【０１００】
電源電極パッド２３１を３個設ける場合には、ドライバＩＣ２００Ａの全長を１／６：２／６：２／６：１／６に区分する位置に電源電極パッド２３１を配置することにより、図５に示すように、電源電極２３０の両端のノードＳ１およびＳ１９２の電位と、電位分布の極小値となるノードＳ６４およびＳ１３２の電位とがほぼ等しい値となる。また、図６に示すように、両端の駆動電極パッドＤＯ１およびＤＯ１９２からの駆動電流と、駆動電流分布の極小値となる駆動電極パッドＤＯ６４およびＤＯ１３２からの駆動電流とがほぼ等しい値となる。これにより、電源電極２３０の電位分布変動および駆動電極パッド群２２０から供給する駆動電流のドット間ばらつきを最小にすることができる。
【０１０１】
また、図３と図５、および図４と図６をそれぞれ比較すれば明らかなように、電源電極パッドが２個の場合よりも３個の場合のほうが電位分布変動および駆動電流のドット間ばらつきを小さくすることができる。つまり、電源電極パッド数を多くするほど、電位分布変動および駆動電流のドット間ばらつきを小さくすることができる。
【０１０２】
ドライバＩＣ２００Ａにおいて、電源電極２３０上にＮ（Ｎは２以上の整数）個の電源電極パッド２３１を設ける場合には、ドライバＩＣ２００Ａのチップの長辺の長さを１とするとき、第ｎ（ｎは１からＮまでの任意の整数）の電源電極パッドを、チップの一方の短辺から（２ｎ−１）／（２Ｎ）の位置に配置する。
【０１０３】
このように第１の実施形態によれば、電源電極２３０上にＮ個の電源電極パッド２３１を設ける場合に、チップの長辺の長さを１とするとき、第ｎの電源電極パッドを、チップの一方の短辺から（２ｎ−１）／（２Ｎ）の位置に配置することにより、駆動電流のドット間ばらつきを最小にすることができる。
【０１０４】
第２の実施形態
図７は本発明の第２の実施形態のドライバＩＣ２００Ｂのレイアウト図である。なお、図７において、上記第１の実施形態のドライバＩＣ２００Ａのレイアウトを示す図１、および従来のドライバＩＣ４００のレイアウトを示す図１９と同じもには同じ符号を付してある。
【０１０５】
図７のドライバＩＣ２００Ｂは、図１または図１９のドライバＩＣにおいて、電源電極２３０を電源電極２３０Ｂとし、電源電極パッド２３１または４３１を電源電極パッド２３１Ｂとし、駆動電極パッド群２２０と駆動トランジスタ群２０５の間に回路素子を配置しない領域を設けないようにしたものである。
【０１０６】
駆動トランジスタ群２０５は、ドライバＩＣ４００の一方の長辺に沿って配置された駆動電極パッド群２２０に沿って配置されている。また、電源電極２３０Ｂは、駆動トランジスタ群２０５に沿って配置されている。図７に示す寸法Ｂは、偶数番号の駆動電極パッド（ＤＯ２，ＤＯ４，…，ＤＯ１９２）の縁から電源電極２３０Ｂの縁までの距離であり、図１９の寸法Ａに対応するものである。上記の寸法Ｂの領域には、回路素子を配置しない領域を設けないので、Ｂ＜Ａである。
【０１０７】
電源電極２３０Ｂは、Ａｌ電極層の上にＡｕ電極層を設けた構造の電極であり、駆動トランジスタ群２０５に沿ってドライバＩＣ２００Ｂの両短辺側端部まで延び、さらにそこからドライバＩＣ２００Ｂの両短辺に沿って入力電極パッド群２１０側の長辺側端部まで（入力電極パッド群２１０の両側まで）延びている。つまり、電源電極２３０Ｂは、駆動トランジスタ群２０５に沿った電源供給部２３２と、ドライバＩＣ２００Ｂの両短辺に沿ったパッド配置部２３３からなるコの字型の電極である。
【０１０８】
コの字型の電源電極２３０Ｂの両端部であるパッド配置部２３３の入力電極パッド群２１０側の両端部には、外部から駆動用電源ＶＤＤＨを供給するための電源電極パッド２３１Ｂがそれぞれ設けられている。電源電極パッド２３１Ｂは、ワイヤーのボンディングを可能にするためにパッド配置部２３０ｂの両端部を幅太にしたものであり、Ａｌ電極層の上にＡｕ電極層を設けた構造である。
【０１０９】
電源供給部２３２は、幅Ｘなる電極である。この幅Ｘは、図１９の電源電極２３０の幅Ｗに対応するものである。電源供給部２３２上には、電源電極パッドを設けないので、Ｘ＜Ｗである。
【０１１０】
図８はＬＥＤアレイ１００とＬＥＤドライバＩＣ２００ＢとをＡＣＦ接続してなるチップモジュールの断面構造図であり、図７におけるＤ−Ｄ’間に対応する断面図である。なお、図８において、図２０と同じものには同じ符号を付してある。
【０１１１】
図８のＬＥＤドライバＩＣ２００Ｂは、図２０の従来のドライバＩＣ４００において、電源電極２３０を電源電極２３０Ｂとし、電源電極パッド４３１を電源電極パッド２３１Ｂとし、駆動電極パッド２２１と電源電極２３０の間に回路素子を配置しない領域を設けないようにした（寸法Ａの領域を狭くして寸法Ｂの領域とした）ものである。
【０１１２】
電源電極２３１Ｂは、コの字型の電極であり（図７参照）、Ａｌ電極層２３０Ｂａの上にＡｕ電極層２３０Ｂｂを設けた構造である。Ａｌ電極層２３０Ｂａは、例えば図２０の電源電極２３０と同じ工程で形成する。また、Ａｕ電極層２３０Ｂｂは、入力電極パッド２１１および駆動電極パッド２２１にＡｕバンプ２１１ｂおよび２２１ｂを設ける工程において、Ａｕバンプの高さと同じ厚さに形成する。Ａｌ電極層２３０ＢａとＡｕ電極層２３０Ｂｂとは、接触面積が最大となり、接触抵抗が最小となるように、連続的に接続（積層）されている。あるいは、多数個所において接続されている。
【０１１３】
電源電極パッド２３１Ｂは、入力電極パッド群２１０の両側に延びた、コの字型の電源電極２３０Ｂの両端部に設けられたものである（図７参照）。この電源電極パッド２３１Ｂは、電源電極２３０Ｂの一部であり、従って電源電極２３０Ｂと同じ構造（Ａｌ電極層上にＡｕ電極層を設けた構造）である。
【０１１４】
ＬＥＤアレイ１００とドライバＩＣ４００とは、加熱硬化性のＡＣＦ樹脂３０３ａに導電性粒子３０３ｂを分散させたＡＣＦ３０３を用い、図２０で説明したようにしてＡＣＦ接続され、図８のチップモジュールを構成する。
【０１１５】
上記のチップモジュールをプリント配線板３０１（図１８参照）にダイボンドし、ＬＥＤヘッド１９を構成する場合には、ＬＥＤドライバＩＣ２００Ｂの電源電極パッド２３１Ｂは、ボンディングワイヤー（金ワイヤー）３０２ｂによりプリント配線板３０１の電源供給電極パッドに接続される。
【０１１６】
アノード電極パッド１０３と駆動電極パッド２２１のＡｕバンプ２２１ｂの間に挟み込まれた直径が約５［μｍ］の導電性粒子３０３ｂのみを電気的接続に寄与させるために、Ａｕバンプ２１１ｂの高さを約１５［μｍ］としている。従って、電源電極２３０ＢのＡｕ電極層２３０Ｂｂの厚さは、約１５［μｍ］である。
【０１１７】
第２の実施形態のドライバＩＣ２００Ｂは、電源電極２３０ＢにＡｕ電極層２３０Ｂｂを設けたことを特徴とするものである。図１９の従来のドライバＩＣ４００の電源電極２３０は、Ａｌ電極である。Ａｌ電極のシート抵抗は約３０［ｍΩ］なので、電源電極２３０では、図２１の等価回路に示す抵抗Ｒ１〜Ｒ１９２を低減するために、幅Ｗを約２００［μｍ］としていた。これに対し、Ａｕ電極層２３０Ｂｂは、抵抗率がＡＩ電極よりも小さく、またＡｕバンプと同じ工程で形成することによりＡｌ電極よりも厚くすることができる。従って、電源電極２３０ＢにＡｕ電極層２３０Ｂｂを設けたことにより、電源電極２３０Ｂのシート抵抗を従来のＡｌ電極からなる電源電極２３０よりも小さくすることができる。
【０１１８】
Ａｕ電極層２３０Ｂｂのシート抵抗を以下に試算する。Ａｕの体積抵抗率ρは、
ρ＝２．２６×１０-8［Ωｍ］
であるので、厚さ１５［μｍ］のＡｕ電極層２３０Ｂｂのシート抵抗Ｒ口 は、
Ｒ口 ＝２．２６×１０-8／１５×１０-6＝１．５１×１０-3［Ω／口］
となり、Ａｌ電極の約１／２０になる。
【０１１９】
ドライバＩＣ２００Ｂでは、電源電極２３０Ｂのシート抵抗が従来よりも小さいので、電源電極の電位分布の変動が従来よりも低減され、従って駆動電流のドット間ばらつきを低減することができる。
【０１２０】
また、電源電極２３０Ｂのシート抵抗が従来よりも小さいので、電源電極パッド２３１Ｂを、駆動トランジスタ群２０５に沿った電源供給部２３２ではなく、ドライバＩＣ２００Ｂの両短辺に沿ったパッド配置部２３３に配置することができる。従って、電源供給部２３２に電源電極パッドが配置されないことと、電源供給部２３２のシート抵抗が従来よりも小さいことにより、電源供給部２３２の幅Ｘを従来の電源電極２３０の幅Ｗよりも狭くすることができるので（同じ抵抗の場合は幅Ｘを幅Ｗの１／２０にできる）、チップサイズを小さくすることができる。
【０１２１】
また、電源電極パッド２３１Ｂを駆動トランジスタ群２０５に沿った電源供給部２３２に配置しないので、ＬＥＤアレイ１００とＡＣＦ接続されたときに、アレイ搭載領域から滲み出してくるＡＣＦ樹脂が電源供給部２３２に覆い被さっても、従来のようなワイヤーボンディングの不具合は発生しない。従って、駆動電極パッド群２２０と駆動トランジスタ群２０５の間に回路素子を形成しない領域を設ける必要がなく、駆動電極パッド群２２０から電源電極２３０Ｂまでの寸法Ｂを従来の寸法Ａよりも小さくすることができるので、チップサイズを小さくすることができる。
【０１２２】
さらに、厚いＡｕ電極層２３０Ｂｂが、アレイ搭載領域から滲み出してくるＡＣＦ３０３をせき止めるダム（堰堤）の働きをするので、アレイ搭載領域から過剰にＡＣＦ３０３が滲み出し、ＬＥＤアレイ１００のアノード電極１０３と駆動電極パッドのＡｕバンプ２２１ｂとの間に挟まれる導電性粒子３０３ｂの個数が減少してしまい、アノード電極１０３とＡｕバンプ２２１ｂとのＡＣＦ接続部の抵抗が異常に大きくなってしまうのを防止することができる。
【０１２３】
このように第２の実施形態によれば、電源供給部２３２とパッド配置部２３３からなるコの字型の電源電極２３０Ｂに、Ａｕバンプと同じ厚さのＡｕ電極層２３０Ｂｂを設けたことにより、電源電極のシート抵抗を低減することがでるので、駆動電流のドット間ばらつきを低減することができる。
【０１２４】
また、電源電極のシート抵抗を低減できることにより、電源供給部２３２の幅、および駆動電極パッド群２２０から電源供給部２３２までの寸法を狭くすることができるので、チップサイズを小さくすることができる。
【０１２５】
さらに、厚いＡｕ電極層２３１Ｂｂにより、アレイ搭載領域から滲み出すＡＣＦ３０３をせき止めることができるので、ＡＣＦ接続部の抵抗異常を防止することができる。
【０１２６】
なお、上記第２の実施形態において、電源電極２３０Ｂは、電源供給部２３２のみからなり、パッド配置部２３３を設けないものであっても良い。つまり、駆動トランジスタ群２０５に沿ってチップの両短辺側端部まで延びたＡＩ電極層上にＡｕ電極層を設けた構造のものであっても良い。ただし、この場合には、電源供給部２３２に電源電極パッドが設けられるので、図７の幅Ｘを幅Ｗとし、寸法Ｂを寸法Ａにする必要がある。
【０１２７】
第３の実施形態
図９は本発明の第３の実施形態のドライバＩＣ２００Ｃのレイアウト図である。また、図９には、ドライバＩＣ２００ＣにＡＣＦ接続されるＬＥＤアレイ１００Ｃのレイアウト図も示してある。ドライバＩＣ２００Ｃのレイアウトは対面図であり、ＬＥＤアレイ１００Ｃのレイアウトは裏面（コモンカソード電極側）からの透視図である。なお、図９において、上記第２の実施形態のドライバＩＣ２００Ｂのレイアウトを示す図７と同じもには同じ符号を付してある。
【０１２８】
本発明の第３の実施形態のドライバＩＣ２００Ｃは、図７のドライバＩＣ２００Ｂにおいて、駆動電極パッド群２２０の両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２の外側に、ダミー電極パッドＤＵＭＭＹ１，ＤＵＭＭＹ２，ＤＵＭＭＹ３，ＤＵＭＭＹ４を設けたことを特徴とするものである。
【０１２９】
ダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４は、駆動電極パッドＤＯ１〜ＤＯ１９２と同じサイズおよび構造（図８の駆動電極パッド２２１と同じＡｌ電極パッド上にＡｕバンプを設けた構造）であり、駆動電極パッド群２２０の両端部の外側に、駆動電極パッドＤＯｉ（ｉは１から１９２までの任意の整数）と同じピッチで配置されている。つまり、ダミー電極ＤＵＭＭＹ１〜ＤＵＭＭＹ４は、駆動電極パッドＤＯ１〜ＤＯ１９２との間に電極配置の周期性を保つことができるように構成されている。
【０１３０】
ＬＥＤアレイ１００Ｃは、図１９のＬＥＤアレイ１００において、アノード電極パッド群１２０の両端部のアノード電極パッドＬＩ１，ＬＩ２，ＬＩ１９１，ＬＩ１９２の外側に、被駆動側ダミー電極パッドＬＤＵＭＭＹ１，ＬＤＵＭＭＹ２，ＬＤＵＭＭＹ３，ＬＤＵＭＭＹ４を設けたものである。
【０１３１】
被駆動ダミー電極パッドＬＤＵＭＭＹ１〜ＬＤＵＭＭＹ４は、アノード電極パッドＬＩ１〜ＬＩ１９２と同じサイズおよび構造（図８のアノード電極パッド１０３と同じＡｌ電極パッドからなる構造）であり、アノード電極パッド群１２０の両端部の外側に、アノード電極パッドＬＩｉと同じピッチで配置されている。つまり、ダミー電極ＤＵＭＭＹ１〜ＤＵＭＭＹ４は、アノード電極パッドＬＩ１〜ＬＩ１９２との間に電極配置の周期性を保つことができるように構成されている。また、被駆動側ダミー電極ＬＤＵＭＭＹ１〜ＬＤＵＭＭＹ４は、それぞれダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４に対応する位置に設けられている。
【０１３２】
図１０はＬＥＤアレイ１００ＣとドライバＩＣ２００ＣとをＡＣＦ接続した場合のドライバＩＣ２００Ｃ上でのＡＣＦ３０３の広がり具合を示す図である。図１０はＬＥＤアレイ１００ＣとドライバＩＣ２００ＣをＡＣＦ接続したあとにＬＥＤアレイ１００Ｃを取り外し、ドライバＩＣ２００Ｃ上に残存しているＡＣＦ３０３を観察した図と考えて良い。また、図１０は従来のドライバＩＣ４００上でのＡＣＦ３０３の広がり具合を示す図２４に対応するものである。
【０１３３】
図１０に示すように、ドライバＩＣ２００Ｃでは、ダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４を設けたことにより、ＡＣＦ３０３は、駆動電極パッド群ＤＯ１〜ＤＯ１９２からなる駆動電極パッド群２２０を完全に被覆しており、駆動電極パッド群２２０の両端部に位置する駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２においても十分に広がっている。
【０１３４】
ドライバＩＣ２００Ｃでは、ダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４は、駆動電極パッドＤＯ１〜ＤＯ１９２との間に電極配置の周期性を保つことができるように構成されているため、両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２の位置と、その他の駆動電極パッドＤＯ３〜ＤＯ１９０の位置において、加熱により軟化したＡＣＦ３０３の流動抵抗の本質的な相違をなくすことができるので、駆動電極パッド群２２０の全域にＡＣＦ３０３を広げることができる。これにより、駆動電極パッド群２２０の両端部に位置する駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２とＬＥＤアレイ１００の対応するアノード電極パッドとを正常にＡＣＦ接続させることができるので、両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２のＡＣＦ接続部における抵抗の増大をなくすことができ、従って駆動電流のドット間ばらつきを小さくすることができる。また、両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２のＡＣＦ接続部におけるオープン不良の発生を低減することができるので、ドライバＩＣ２００ＣとＬＥＤアレイ１００からなるチップモジュールの製造歩留まりを向上させることできる。
【０１３５】
このように第３の実施形態によれば、駆動電極パッド群２２０の両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，Ｄ０１９２の外側に駆動電極パッドＤＯｉと同じサイズおよび構造のダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４を駆動電極パッド群２２０と同じピッチで設けたことにより、駆動電流のドット間ばらつきを小さくすることができる。また、ドライバＩＣ２００ＣとＬＥＤアレイからなるチップモジュールの製造歩留まりを向上させることできる。
【０１３６】
なお、上記第３の実施形態において、ドライバＩＣ２００ＣにＡＣＦ接続されるＬＥＤアレイは、被駆動側ダミー電極パッドを設けていないＬＥＤアレイ１００（図１９参照）であっても良い。
【０１３７】
第４の実施形態
図１１は本発明の第４の実施形態のドライバＩＣ２００Ｄのレイアウト図である。なお、図１１において、上記第３の実施形態のドライバＩＣ２００Ｃのレイアウトを示す図９と同じもには同じ符号を付してある。また、図１１には、ドライバＩＣ２００ＤにＡＣＦ接続されるＬＥＤアレイ１００Ｄのレイアウト図も示してある。ドライバＩＣ２００Ｄのレイアウトは対面図であり、ＬＥＤアレイ１００Ｄのレイアウトは裏面（コモンカソード電極側）からの透視図である。
【０１３８】
ドライバＩＣ２００Ｄは、図９のＬＥＤ２００Ｃにおいて、検査用パッドＥＭ１，ＥＭ２（電源電極パッド２３１Ｂ），ＥＭ３，ＥＭ４（電源電極パッド２３１Ｂ）を設け、ダミー電極パッドＤＵＭＭＹ１を検査用パッドＥＭ１に接続し、ダミー電極パッドＤＵＭＭＹ２を検査用パッドＥＭ２（電源電極２３０Ｂ）に接続し、ダミー電極パッドＤＵＭＭＹ３を検査用パッドＥＭ３に接続し、ダミー電極パッドＤＵＭＭＹ４を検査用パッドＥＭ４（電源電極２３０Ｂ）に接続したものである。
【０１３９】
検査用パッドＥＭ１〜ＥＭ４は、入力電極パッド群２１０の両外側に配置されている。なお、ここでは、検査用パッドＥＭ２およびＥＭ４としてそれぞれ電源電極パッド２３１Ｂを用いるが、検査用パッドＥＭ２およびＥＭ４を、電源電極パッド２３１Ｂとは別に設けても良い。この場合には、ダミー電極パッドＤＵＭＭＹ２およびＤＵＭＭＹ４は、別に設けた検査用パッドＥＭ２およびＥＭ４にそれぞれ接続される。
【０１４０】
ＬＥＤアレイ１００Ｄは、図９のＬＥＤ１００Ｃにおいて、ドライバＩＣ２００Ｄのダミー電極パッドＤＵＭＭＹ１およびＤＵＭＭＹ２に対応する被駆動側ダミー電極パッドＬＤＵＭＭＹ１とＬＤＵＭＭＹ２を接続し、またドライバＩＣ２００Ｄのダミー電極パッドＤＵＭＭＹ３およびＤＵＭＭＹ４に対応する被駆動側ダミー電極パッドＬＤＵＭＭＹ３とＬＤＵＭＭＹ４を接続したものである。
【０１４１】
ＬＥＤアレイ１００ＤとドライバＩＣ２００ＤとをＡＣＦ接続したチップモジュール（断面図は図８参照）において、検査用パッドＥＭ１はダミー電極パッドＤＵＭＭＹ１に接続されており、ダミー電極パッドＤＵＭＭＹ１はＡＣＦ接続部を介して被駆動側ダミー電極パッドＬＤＵＭＭＹ１に接続され、被駆動側ダミー電極パッドＬＤＵＭＭＹ１は被駆動側ダミー電極パッドＬＤＵＭＭＹ２に接続されており、被駆動側ダミー電極パッドＬＤＵＭＭＹ２はＡＣＦ接続部を介してダミー電極パッドＤＵＭＭＹ２に接続され、ダミー電極パッドＤＵＭＭＹ２は検査用パッドＥＭ２（電源電極パッド２３１Ｂ）に接続されている。従って、検査用パッドＥＭ１は、検査用パッドＥＭ２（電源電極パッド２３１Ｂ）に接続されることになる。
【０１４２】
同様に、検査用パッドＥＭ３は、ダミー電極パッドＤＵＭＭＹ３と被駆動側ダミー電極パッドＬＤＵＭＭＹ３のＡＣＦ接続部およびダミー電極パッドＤＵＭＭＹ４と被駆動側ダミー電極パッドＬＤＵＭＭＹ４のＡＣＦ接続部を介し、検査用パッドＥＭ４（電源電極パッド２３０Ｂ）に接続されることになる。
【０１４３】
従来、ＬＥＤアレイ１００とドライバＩＣ４００とをＡＣＦ接続したチップモジュール（図２０等参照）は、製造されたあとに、以下に説明するように単品検査されていた。
【０１４４】
まず、ドライバＩＣ４００の入力電極パッドにプロービングして、ＬＥＤアレイ１００のそれぞれのドット（ＬＥＤ）を個別に駆動するのに必要な信号を入力し、それぞれのドットを個別に発光させ、その発光パワーを光パワーメータにて測定する。そして、光パワーのドット間ばらつきが許容範囲外にあるものを不良品としてリジェクトする。この単品検査により、チップモジュールをＬＥＤヘッドのプリント配線板に搭載する前に、不良品モジュールをリジェクトすることができるので、１個の不良モジュールをプリント配線板に搭載したことにより、複数のチップモジュールを搭載したプリント配線板全体が不良となる恐れがなくなる。
【０１４５】
また、それぞれのチップモジュールの平均光パワーを計算し、複数のグループにランク分けする。そして、同一ランクに属するチップモジュールのみをプリント配線板に搭載するようにする。これにより、ＬＥＤヘッドにおいて、隣接するチップモジュールの発光パワーの相違による印刷品位の低下を防止している。
【０１４６】
しかし、上記従来の単品検査では、ＬＥＤの発光パワーの測定結果に基づいて良否を判別するため、リジェクトされた不良モジュールが、ＬＥＤアレイ１００単品での製造ばらつきによる発光パワー変動によるものか、ドライバＩＣ４００単品の製造ばらつきによる駆動電流のばらつきによるものか、チップモジュール製造時のＡＣＦ接続抵抗の増大（ＬＥＤアレイ１００のアノード電極パッドＬＩｉとドライバＩＣ４００の駆動電極パッドＤＯｉの間のＡＣＦ接続部の抵抗の増大）による駆動電流のばらつきによるものか、判別することが困難なものであった。
【０１４７】
もしも、ＡＣＦ接続抵抗値の増大が疑われる場合には、従来技術による外部から直接にＡＣＦ接続抵抗を測定することは困難であり、チップモジュールからＬＥＤアレイ１００を取り外し、ドライバＩＣ４００上に残存するＡＣＦを外観検査し、ドライバＩＣ４００の駆動電極パッドのＡｕバンプ上に載った導電性粒子の個数を計数して、間接的にＡＣＦ接続抵抗値を推定するという破壊検査をするしかなかった。
【０１４８】
ＬＥＤアレイ１００ＤとドライバＩＣ２００Ｄからなるチップモジュールでは、ドライバＩＣ２００Ｄのアレイ搭載領域外のプロービング可能な位置に設けた検査用パッドＥＭ１とＥＭ２および検査用パッドＥＭ３とＥＭ４が、それぞれ２個所のＡＣＦ接続部（ダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４と被駆動側ダミー電極パッドＬＤＵＭＭＹ１〜ＬＤＵＭＭＹ４とのＡＣＦ接続部）を介して接続されることになるので、検査用パッドＥＭ１とＥＭ２の間および検査用パッドＥＭ３とＥＭ４の間の抵抗を測定することにより、駆動電極パッドＤＯｉとアノード電極パッドＬＩｉとのＡＣＦ接続部の良否を非破壊検査で判別することができる。
【０１４９】
このように第４の実施形態によれば、ダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４を設けたことにより、駆動電流のドット間ばらつきを小さくすることができ、チップモジュールの製造歩留まりを向上させることできるとともに、検査用パッドＥＭ１〜ＥＭ４を設け、チップモジュールを構成したときに検査用パッドＥＭ１とＥＭ２の間および検査用パッドＥＭ３とＥＭ４の間がＡＣＦ接続部を介してそれぞれ接続するように、ドライバＩＣ２００Ｄのダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４およびＬＥＤアレイ１００Ｄに設けた被駆動側ダミー電極パッドＬＤＵＭＭＹ１〜ＬＤＵＭＭＹ４を接続したことにより、駆動電極パッドＤＯｉとアノード電極パッドＬＩｉとのＡＣＦ接続部の良否を非破壊検査で判別することができる。
【０１５０】
なお、上記第１ないし第４の実施形態では、ＬＥＤドライバＩＣに本発明のドライバＩＣを適用した場合について説明したが、本発明のドライバＩＣは、サーマルプリンタにおける発熱抵抗体群を駆動するドライバＩＣ、表示装置における表示素子群を駆動するドライバＩＣにも適用することができる。
【０１５１】
【発明の効果】
以上説明したように本発明のドライバＩＣによれば、電源電極上にＮ個の電源電極パッドを設ける場合に、チップの長辺の長さを１とするとき、第ｎの電源電極パッドを、チップの一方の短辺から（２ｎ−１）／（２Ｎ）の位置に配置することにより、駆動電流のドット間ばらつきを最小にすることができるという効果がある。
【０１５２】
また、本発明の他のドライバＩＣによれば、電源電極にＡｕ電極層を設けたことにより、電源電極のシート抵抗を低減することがでるので、駆動電流のドット間ばらつきを低減することができるという効果がある。
【０１５３】
また、本発明の他のドライバＩＣによれば、駆動電極パッド群２２０の両端部の外側に駆動電極パッドと同じサイズおよび構造のダミー電極パッドを電極パッド群と同じピッチで設けたことにより、駆動電流のドット間ばらつきを小さくすることができるという効果がある。また、ドライバＩＣとＬＥＤアレイからなるチップモジュールの製造歩留まりを向上させることできるという効果がある。
【０１５４】
また、本発明の他のドライバＩＣによれば、ダミー電極パッドを設けたことにより、駆動電流のドット間ばらつきを小さくすることができ、チップモジュールの製造歩留まりを向上させることできるとともに、第１ないし第４の検査用パッドを設け、チップモジュールを構成したときに第１の検査用パッドと第２の検査用パッドの間および第３の検査用パッドと第４の検査用パッドの間がＡＣＦ接続部を介してそれぞれ接続するように、ドライバＩＣのダミー電極パッドおよびＬＥＤアレイに設けた被駆動側ダミー電極パッドを接続したことにより、駆動電極パッドとアノード電極パッドとのＡＣＦ接続部の良否を非破壊検査で判別することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のドライバＩＣのレイアウト図である。
【図２】本発明の第１の実施形態のドライバＩＣにおける電源電極パッドおよび電源電極の等価回路図である。
【図３】本発明の第１の実施形態のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極における電位分布を示す図である（電源電極パッドを２個設けた場合）。
【図４】本発明の第１の実施形態のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である（電源電極パッドを２個設けた場合）。
【図５】本発明の第１の実施形態のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極における電位分布を示す図である（電源電極パッドを３個設けた場合）。
【図６】本発明の第１の実施形態のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である（電源電極パッドを３個設けた場合）。
【図７】本発明の第２の実施形態のドライバＩＣのレイアウト図である。
【図８】本発明の第２の実施形態のドライバＩＣの断面構造図である。
【図９】本発明の第３の実施形態のドライバＩＣのレイアウト図である。
【図１０】本発明の第３の実施形態のドライバＩＣ上でのＡＣＦの広がり具合を示す図である。
【図１１】本発明の第４の実施形態のドライバＩＣのレイアウト図である。
【図１２】電子写真プリンタのブロック構成図である。
【図１３】電子写真プリンタにおける駆動タイミング図である。
【図１４】電子写真プリンタにおけるＬＥＤヘッドの回路構成図である。
【図１５】電子写真プリンタにおけるＬＥＤヘッドのブロック構成図である。
【図１６】ドライバＩＣにおけるプリバッファ回路および制御電圧発生回路の内部構成回路図である。
【図１７】ＬＥＤヘッドにおけるそれぞれのＬＥＤの発光強度の一例を示す図である。
【図１８】ＬＥＤヘッドの構造を示す斜視図である。
【図１９】従来のドライバＩＣのレイアウト図である。
【図２０】ＬＥＤアレイと従来のドライバＩＣとをＡＣＦ接続してなるモジュールの断面構造図である。
【図２１】従来のドライバＩＣにおける電源電極パッドおよび電源電極およびの等価回路図である。
【図２２】従来のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極にける電位分布を示す図である。
【図２３】従来のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である。
【図２４】従来のＬＥＤドライバＩＣ上でのＡＣＦの広がり具合を示す図である。
【符号の説明】
１００，１００Ｃ，１００Ｄ ＬＥＤアレイ、 １０３，ＬＩ１〜ＬＩ１９２アノード電極パッド、 １２０ アノード電極パッド群、 ２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ ドライバＩＣ、 ２０５ 駆動トランジスタ群、 ２２０ 駆動電極パッド群、 ２２１，ＤＯ１〜ＤＯ１９２ 駆動電極パッド、 ２２１ｂ Ａｕバンプ、 ２３０，２３０Ｂ 電源電極、 ２３０ＢｂＡｕ電極層、 ２３１，２３１Ｂ 電源電極パッド、 ３０３ ＡＣＦ、 ＤＵＭＭＹ１〜ＤＵＭＭＹ４ ダミー電極パッド、 ＥＭ１〜ＥＭ４ 検査用パッド、 ＬＤ１〜ＬＤ４９９２ ＬＥＤ、 ＤＵＭＭＹ１〜ＤＵＭＭＹ４ 被駆動側ダミー電極パッド。
【発明の属する技術分野】
この発明は、発光装置における発光素子群、サーマルプリンタにおける発熱抵抗体群、表示装置における表示素子群のような被駆動素子群を個別に駆動するための駆動素子群を備えたドライバＩＣに関する。
【０００２】
【従来の技術】
従来のドライバＩＣとして、被駆動ＩＣであるＬＥＤアレイに配列された複数のＬＥＤを個別に駆動するドライバＩＣ（以下、ＬＥＤドライバＩＣとも称する）について以下に説明する。ＬＥＤドライバＩＣは、例えば電子写真プリンタに用いられ、ＬＥＤアレイとともに電子写真プリンタのＬＥＤヘッドを構成する。
【０００３】
図１９は従来のドライバＩＣのレイアウト図である。図１９のドライバＩＣは、例えば特開平６−２９７７６５号公報に開示された技術を用いて作製されたものである。また、図１９には、ＬＥＤアレイ１００のレイアウト図も示してある。ドライバＩＣ４００のレイアウトは対面図であり、ＬＥＤアレイ１００のレイアウトは裏面（コモンカソード電極側）からの透視図である。ＬＥＤアレイ１００は、１９２個のＬＥＤを配列したものである、また、ドライバＩＣ４００は、１チップ当たり１９２個のＬＥＤを駆動するものである。
【０００４】
ドライバＩＣ４００は、フリップフロップ回路ＦＦ１〜ＦＦ１９２により構成されるシフトレジスタ回路２０１と、ラッチ回路ＬＴ１〜ＬＴ１９２からなるラッチ回路群２０２と、プリバッファ回路Ｇ１〜Ｇ１９２からなるプリバッファ回路群２０４と、駆動トランジスタＴｒ１〜Ｔｒ１９２からなる駆動トランジスタ群２０５と、入力電極パッド群２１０と、駆動電極パッドＤＯ１〜ＤＯ１９２からなる駆動電極パッド群２２０と、電源電極２３０と、電源電極パッド４３１とを備えている。なお、図１９に示す寸法Ａは、偶数番号の駆動電極パッド（ＤＯ２，ＤＯ４，…，ＤＯ１９２）の縁から電源電極２３０の縁までの距離である。
【０００５】
駆動電極パッド群２２０は、ＬＥＤアレイ１００の１９２個のＬＥＤをそれぞれ駆動するための駆動電極パッドＤＯ１〜ＤＯ１９２を、長方形のドライバＩＣ４００の一方の長辺に沿って二列に千鳥配置したものである。また、入力電極パッド群２１０は、外部からそれぞれ信号が入力される複数の入力電極パッドを、ドライバＩＣ４００の他方の長辺に沿って配置したものである。
【０００６】
シフトレジスタ回路２０１、ラッチ回路群２０２、プリバッファ回路群２０４、および駆動トランジスタ群２０５は、それぞれドライバＩＣ４００の長辺方向に駆動電極パッド群２２０の配列ピッチとほぼ等しいピッチで配列されており、また入力電極パッド群２１０側から駆動電極パッド群２２０側に上記の順で配置されている。
【０００７】
電源電極２３０は、駆動トランジスタ群２０５とプリバッファ回路群２０４の間に設けられた幅Ｗなるアルミニウム（Ａｌ）電極であり、駆動トランジスタ群２０５（駆動トランジスタＴｒ１〜Ｔｒ１９２の列）に沿ってドライバＩＣ４００の両短辺側端部まで延びている。
【０００８】
電源電極２３０上には、外部から駆動用電源ＶＤＤＨを供給するための電源電極パッド４３１が複数個（図１９では２個）設けられている。駆動トランジスタ群２０５の駆動トランジスタＴｒ１〜Ｔｒ１９２のソース端子は、近傍の電源電極２３０にそれぞれ個別に接続されている。
【０００９】
２個の電源電極パッド４３１は、駆動トランジスタＴｒ６４，Ｔｒ１３２（駆動電極パッドＤＯ６４，ＤＯ１３２）に対応する位置にそれぞれ設けられている。
【００１０】
ＬＥＤアレイ１００は、アノード電極パッドＬＩ１〜ＬＩ１９２からなるアノード電極パッド群１２０を表面に備えている。
【００１１】
アノード電極パッド群１２０は、ドライバＩＣ４００の駆動電極パッドＤＯ１〜ＤＯ１９２にそれぞれ接続するためのアノード電極パッドＬＩ１〜ＬＩ１９２を、長方形のＬＥＤアレイ１００の一方の長辺に沿って二列に千鳥配置したものである。アノード電極パッドＬＩｉ（ｉは１から１９２までの任意の整数）は、駆動電極パッドＤＯｉに対応する位置に設けられている。
【００１２】
図２０はＬＥＤアレイ１００と従来のドライバＩＣ４００からなるチップモジュールの断面構造図であり、図１９におけるＣ−Ｃ’間に対応する断面図である。図２０において、ＬＥＤアレイ１００の表面には、発光部１０１と、個別アノード電極（Ａｌ電極）１０２と、アノード電極パッド（Ａｌ電極パッド）１０３とが、配列された複数のＬＥＤに個別に対応して設けられている。アノード電極パッド１０３は、図１９のアノード電極パッドＬＩｉに相当するものである。また、ＬＥＤアレイ１００の裏面には、コモンカソード電極１０４が設けられている。
【００１３】
ＬＥＤアレイ１００に配列されたＬＥＤは、発光部１０１のｐｎ接合面に平行な方向に光を放射する端面発光形ＬＥＤである。アノード電極パッド１０３は、ドライバＩＣ４００の対応する駆動電極パッド２２１に接続するためのものであり、個別アノード電極１０２の一端に一体形成されている。個別アノード電極１０２の他端は、発光部１０１のｐ型領域に接続している。また、コモンカソード電極１０４は、全ての発光部１０１のｎ型領域（ＬＥＤアレイ１００のｎ型半導体基板）に接続している。
【００１４】
また、図２０において、ドライバＩＣ４００は、入力電極パッド群２１０（図１９参照）を構成する入力電極パッド２１１と、駆動電極パッド群２２０（図１９参照）を構成する駆動電極パッド２２１と、電源電極パッド４３１とを備えている。
【００１５】
入力電極パッド２１１は、Ａｌ電極パッド２１１ａと、この上に設けられたＡｕ（金）バンプ２１１ｂからなる。また、駆動電極パッド２２１は、図１９の駆動電極パッドＤＯｉに相当するものであり、Ａｌ電極パッド２２１ａと、この上に設けられたＡｕバンプ２２１ｂからなる。
【００１６】
電源電極パッド４３１は、電源電極（Ａｌ電極）２３０における駆動トランジスタＴｒ６４およびＴｒ１３２（駆動電極パッドＤＯ６４およびＤＯ１３２）の近傍領域であるＡｌ電極パッド４３１ａと、この上に設けられたＡｕバンプ４３１ｂからなる。
【００１７】
ドライバＩＣ４００は、駆動電極パッド群２２０を配置したアレイ搭載領域にＬＥＤアレイ１００がＡＣＦ（Anisotropic Conductive Film ：異方導電性フィルム）接続され、ＬＥＤアレイ１００とともにチップモジュールを構成する。ＡＣＦ３０３は、加熱硬化性のＡＣＦ樹脂３０３ａにＡｕメッキコートされた導電性粒子３０３ｂを分散させたものである。
【００１８】
ドライバＩＣ４００とＬＥＤアレイ１００とを接続するＡＣＦ接続工程は、
ＬＥＤアレイ１００のアノード電極パッド１０３をドライバＩＣ４００のＡｕバンプ２１１ｂを設けた駆動電極パッド２２１に対向させ、これらの間にＡＣＦ３０３を挟み込んでＬＥＤアレイ１００をドライバＩＣ４００上に載置し、加熱することによりＡＣＦ樹脂３０３ａを軟化させるとともに、ＬＥＤアレイ１００を加圧し、さらに高温に加熱した後、冷却することによりＡＣＦ樹脂３０３ａを硬化させものである。ＡＣＦ樹脂３０３ａを熱硬化させることにより、両チップを機械的に接着するとともに両チップ間を封止する。また、アノード電極パッド１０３とＡｕバンプ２２１ｂの間に導電性粒子３０３ｂを挟み込むことにより、対応するアノード電極パッド１０３と駆動電極パッド２２１とをワイヤーを用いずにダイレクトに接続する。
【００１９】
ここで、Ａｕバンプ２１１ｂの高さ（厚み）は約１５［μｍ］であり、ＡＣＦ樹脂３０３ａ中に分散された導電性粒子３０３ｂの直径は約５［μｍ］である。Ａｕバンプ２２１ｂを導電性粒子３０３ｂの直径よりも厚い（高い）寸法に形成したことにより、ＬＥＤアレイ１００のアノード電極パッド１０３と、ドライバＩＣ４００のＡｕバンプ２２１ｂの間に挟み込まれた導電性粒子３０３ｂのみが電気的接続に寄与し、その他の方向への意図しない導通を避けることができる。
【００２０】
上記のチップモジュールをＬＥＤヘッドのプリント配線板にダイボンドした場合には、ドライバＩＣ４００の入力電極パッド２１１および電源電極パッド４３１はボンディングワイヤー（Ａｕワイヤー）３０２ａおよび３０２ｂによりそれぞれプリント配線板の信号出力電極パッドおよび電源供給電極パッドに接続される。また、ＬＥＤアレイ１００のコモンカソード電極１０４は、後述する図８のボンディングワイヤー３０２ｃによりプリント配線板の接地電極パッドに接続される。
【００２１】
図２１は従来のドライバＩＣ４００における電源電極パッド４３１および電源電極２３０の等価回路図である。図２１において、抵抗Ｒ２０１，Ｒ２０２は、駆動用電源ＶＤＤＨを外部から供給するために電源電極パッド４３１にボンディングされたＡｕワイヤー３０２ｂ（図２０参照）の抵抗をモデル化したものである。また、Ｓ１〜Ｓ１９２は、電源電極２３０における駆動トランジスタＴｒ１〜Ｔｒ１９２のソース端子の接続位置を示すノード番号である。また、抵抗Ｒ１〜Ｒ１９１は、電源電極２３０における隣り合う駆動トランジスタのソース端子間（隣り合うノード間）の抵抗をモデル化したものである。
【００２２】
駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒｉ（ｉは１から１９２までの任意の整数）のゲート端子は、プリバッファ回路Ｇｉ（図１９参照）に接続されている。また、駆動トランジスタＴｒｉのドレイン端子は、ＡＣＦ接続された駆動電極パッド２２１（図２０参照）およびアノード電極パッド１０３（図２０参照）を介し、ＬＥＤ ＬＤｉの個別アノード電極１０２（図２０参照）に接続されている。駆動トランジスタＴｒｉは、プリバッファ回路Ｇｉからゲート端子に制御電圧が供給されると、この制御電圧およびソース端子（ノードＳｉ）の電位に応じた駆動電流ＩｄｒｖをＬＥＤ ＬＤｉに供給する。
【００２３】
ドライバＩＣ４００では、電源電極パッド４３１は、駆動トランジスタＴｒ６４およびＴｒ１３２（駆動電極パッドＤＯ６４およびＤＯ１３２）の近傍に配置されているので、ワイヤーのモデル抵抗Ｒ２０１，Ｒ２０２は、それぞれノードＳ６４およびＳ１３２（駆動トランジスタＴｒ６４およびＴｒ１３２のソース端子の接続ノード）に接続している。
【００２４】
【発明が解決しようとする課題】
しかしながら従来のドライバＩＣ４００においては、ＬＥＤアレイ１００の全ＬＥＤを同時に駆動する場合には、駆動トランジスタＴｒ１〜Ｔｒ１９２からＬＥＤ ＬＤ１〜ＬＤ１９２にそれぞれ供給される駆動電流がＬＥＤごとに（ドットごとに）ばらついてしまうという問題があった。この駆動電流のばらつきの第１の原因は、電源電極２３０の電位分布が場所により変動していることである。また、第２の原因は、ドライバＩＣ４００の駆動電極パッド２２１とＬＥＤアレイ１００のアノード電極パッド１０３との接続抵抗の増大によるものである。
【００２５】
図２１の等価回路において、ＬＥＤアレイ１００の全ＬＥＤ（全ドット）を同時に駆動する場合には、駆動電流は抵抗Ｒ２０１およびＲ２０２からノードＳ６４およびＳ１３２を介して駆動トランジスタＴｒ１〜Ｔｒ１９２に供給され、駆動トランジスタＴｒｉからＬＥＤ ＬＤｉに供給される。全ＬＥＤを同時に駆動する場合には、ボンディングワイヤー３０２ｂ（図２０参照）のモデル抵抗Ｒ２０１およびＲ２０２での電圧降下もさることながら、電源電極２３０における隣り合うノード間のモデル抵抗Ｒ１〜Ｒ１９１での電圧降下の影響が問題となる。この電源電極２３０における隣り合うノード間の電圧降下による駆動電流のばらつきは、同時に駆動させるＬＥＤの個数が多いほど、つまり同時に発光させるＬＥＤの個数が多いほど大きくなる。
【００２６】
図２２はドライバＩＣ４００とＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極２３０の電位分布を示す図である。また、図２３はドライバＩＣ４００とＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である。図２２の電位分布および図２３の駆動電流は、図２１の等価回路に基づいて計算したものである。図２２において、横軸は電源電極２３０おけるノードＳの番号（対応するドット番号）であり、縦軸の電位分布は任意スケールで示してある。また、図２３において、横軸はＬＥＤの番号（ドット番号）であり、縦軸の駆動電流値は任意スケールで示してある。
【００２７】
ドライバＩＣ４００では、外部から駆動用電源ＶＤＤＨを供給するための電源電極パッド４３１（図１９参照）は、ノードＳ６４およびＳ１３２に設けられているため、抵抗Ｒ１〜Ｒ１９２により、図２２に示すように、ノードＳ６４およびＳ１３２の電位が最も高くなり、ノードＳ６４およびＳ１３２から離れるに従って電位が低くなる。また、ノードＳ６４およびＳ１３２の近傍での電流密度および電圧降下が最も大きくなり、ノードＳ６４およびＳ１３２から離れるに従って電流密度および電圧降下が小さくなる。また、電源電極２３０の両端のノードＳ１およびＳ１９２の電位が最も低くなる。
【００２８】
このため、図２３に示すように、ノードＳ６４およびＳ１３２（駆動トランジスタＴｒ６４およびＴｒ１３２、駆動電極パッドＤＯ６４およびＤＯ１３２）に対応するＬＥＤ ＬＤ６４およびＬＤ１３２の駆動電流が最も大きくなり、ＬＥＤ ＬＤ６４およびＬＤ１３２から離れるに従って駆動電流が小さくなる。また、ＬＥＤアレイ１００の両端のＬＥＤ ＬＤ１およびＬＤ１９２の駆動電流が最も小さくなる。
【００２９】
なお、図２２に示す電源電極２３０における電位分布、従って図２３に示す駆動電流のドット間ばらつきは、電源電極２３０におけるノード間の抵抗Ｒ１〜Ｒ１９１に起因するものなので、これらの抵抗値を小さくすれば、駆動電流のドット間ばらつきを解消することができる。しかし、抵抗Ｒ１〜Ｒ１９１を小さくするのために電源電極２３０の幅Ｗ（図１９参照）を広くすると、ドライバＩＣのチップサイズが大きくなってしまう。
【００３０】
次に、図２４はＬＥＤアレイ１００と従来のドライバＩＣ４００とをＡＣＦ接続した場合のドライバＩＣ４００上でのＡＣＦ３０３の広がり具合を示す図である。図２４はＬＥＤアレイ１００とドライバＩＣ４００をＡＣＦ接続したあとにＬＥＤアレイ１００を取り外し、ドライバＩＣ４００上に残存しているＡＣＦ３０３を観察した図と考えて良い。
【００３１】
従来のドライバＩＣ４００では、図２４に示すように、ＡＣＦ３０３が駆動電極パッド群２２０の両端部に位置する駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２を完全に被覆していないことがあり、この場合には、駆動電極パッド群２２０の両端部のＡｕバンプ２２１ｂとＬＥＤアレイ１００の対応するアノード電極パッド１０３の間に挟み込まれる導電性粒子３０３ｂ（図２０参照）の個数が少なくなり、駆動電極パッド群２２０の両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２と対応するアノード電極パッド１０３とのＡＣＦ接続部の抵抗が増大する。ＡＣＦ接続抵抗が増大すると、ＬＥＤアレイ１００の両端部のＬＥＤ ＬＤ１，ＬＤ２，ＬＤ１９１，ＬＤ１９２に供給される駆動電流が小さくなるので、駆動電流のドット間ばらつきが大きくなる。
【００３２】
また、ＡＣＦ接続工程において、ＬＥＤアレイ１００の加圧が不完全である場合等にも、駆動電極パッドＤＯ１〜ＤＯ１９２のＡＣＦ接続抵抗が増大し、駆動電流のドット間ばらつきが大きくなる。
【００３３】
以上のような電源電極２３０の電位分布の変動あるいは駆動電極パッドＤＯ１〜ＤＯ１９２の接続抵抗の増大による駆動電流のドット間ばらつきは、電子写真プリンタの印刷品位を低下させる原因になる。
【００３４】
また、従来のドライバＩＣ４００においては、上記の駆動電極パッドＤＯ１〜ＤＯ１９２の接続異常が、オープン不良になってしまうこともあり、ドライバＩＣ４００とＬＥＤアレイ１００からなるチップモジュールの製造歩留まりを低下させるという問題があった。
【００３５】
また、従来のドライバＩＣ４００においては、駆動電極パッド群２２０と電源電極２３０（駆動トランジスタ群２０５）の間に、回路素子を配置しないむだな領域を設ける必要があり、これによりドライバＩＣのチップサイズが大きくなってしまうという問題があった。
【００３６】
図１９および図２０において、駆動電極パッド群２２０（駆動電極パッド２２１）と、電源電極パッド４３１の間の寸法Ａの領域には、駆動トランジスタ群２０５のみが設けられており、駆動電極パッド群２２０と駆動トランジスタ群２０５の間の領域は、回路素子を配置しないむだな領域になっている。従来のドライバＩＣ４００において上記寸法Ａの領域を設けるのは、下記の理由による。
【００３７】
図２０で説明したＡＣＦ接続工程において、軟化したＡＣＦ３０３がアレイ搭載領域から電源電極パッド４３１の方向に滲み出す。滲み出してくるＡＣＦ３０３の量は、加熱前のＡＣＦ３０３の厚みなどにより決まるものであるが、ＬＥＤアレイ１００のアノード電極パッド１０３とドライバＩＣ４００のＡｕバンプ２２１ｂとの間に十分な個数の導電性粒子３０３ｂを介在させ、良好に接続させるためには、加熱前のＡＣＦ３０３にある程度の厚さが必要である。このため、電源電極パッド４３１の方向にＡＣＦ３０３が滲み出すことは避けられない。
【００３８】
上記寸法Ａの領域が過小であると、滲み出したＡＣＦ３０３が電源電極パッド４３１のＡｕバンプ４３１ｂ上に覆い被さり、このＡＣＦ３０３が邪魔になり、このあとの工程でＡｕバンプ４３１にワイヤーをボンディングすることができなくなることがある。そこで、従来のドライバＩＣ４００では、このようなＡＣＦの滲み出しを考慮して上記寸法Ａの領域を設けているのである。
【００３９】
本発明は、以上のような従来の問題を解決するためになされたものであり、被駆動素子群に供給する駆動電流のドット間ばらつきを小さくすることができるドライバＩＣを提供することを目的とするものである。さらに、チップサイズを小さくすることができるドライバＩＣおよび被駆動ＩＣとの接続不良を低減することができるドライバＩＣを提供することを目的とするものである。
【００４１】
【課題を解決するための手段】
本発明によるドライバＩＣは、複数の駆動素子をチップ化したドライバＩＣにおいて、前記複数の駆動素子をチップの長辺方向に配列してなる駆動素子群と、前記駆動素子群に沿ってチップの両短辺側端部まで延び、前記複数の駆動素子にそれぞれ電源を供給する電源電極層と、外部から前記電源を供給するために前記電源電極層上に設けられた電源電極部と、前記駆動素子を対応する被駆動素子にそれぞれ接続するための複数の駆動電極部を、チップの一方の長辺に沿って配列した電極部群とを有し、前記被駆動素子をチップ化した被駆動ＩＣが、チップの前記電極部群側の長辺に沿った被駆動ＩＣ搭載領域にＡＣＦ（異方導電性フィルム）接続され、前記電極部群は、Ａｕ（金）バンプを設けたものであり、前記電源電極層上に、チップの両短辺側端部まで延びるとともに、該Ａｕバンプの高さと同じ厚さであって、ＡＣＦをせき止める高さを有するＡｕ電極層を有することを特徴とするものである。
【００４４】
【発明の実施の形態】
ＬＥＤアレイを駆動するドライバＩＣ（以下、ＬＥＤドライバＩＣとも称する）に本発明のドライバＩＣを適用した場合について以下に説明する。ＬＥＤドライバＩＣには、被駆動ＩＣとなるＬＥＤアレイチップがＡＣＦ（Anisotropic Conductive Film ：異方導電性フィルム）接続され、このＬＥＤアレイとＬＥＤドライバＩＣからなるチップモジュールは、電子写真プリンタのＬＥＤヘッドを構成する。電子写真プリンタは、帯電した感光体ドラムにＬＥＤヘッドから印刷データに応じて選択的に光を照射することにより静電潜像を形成し、この静電潜像にトナーを付着させ、現像して感光体ドラムにトナー像を形成し、このトナー像を用紙に転写し、定着させるプリンタである。
【００４５】
本発明のドライバＩＣの実施の形態を説明する前に、まず電子写真プリンタについて簡単に説明する。図１２は電子写真プリンタのブロック構成図である。また、図１３は電子写真プリンタの駆動タイミング図である。
【００４６】
図１２の電子写真プリンタは、印刷制御部１と、モータドライバ２および４と現像転写プロセス用モータ３と、用紙送りモータ５と、用紙吸入口センサ６と、用紙排出口センサ７と、用紙残量センサ８と、用紙サイズセンサ９と、ＬＥＤヘッド１９と、定着器２２と、定着器温度センサ２３と、帯電用高圧電源２５と、転写用高圧電源２６と、現像器２７と、転写器２８とを備えている。
【００４７】
印刷制御部１は、マイクロプロセッサ、ＲＯＭ、ＲＡＭ、入出力ポート、タイマ等によって構成され、図示しない上位コントローラに従ってプリンタ全体をシーケンス制御し、プリンタの印刷動作を制御する。また、ＬＥＤヘッド１９は、それぞれ１ドット（ピクセル）の印刷のために設けられたＬＥＤを複数個線上に配列したものであり、ＬＥＤアレイチップおよびＬＥＤドライバＩＣ等により構成されている。
【００４８】
まず、印刷制御部１は、上位コントローラから印刷指示信号ＳＧ１を受信すると、まず定着器温度センサ２３によってヒータ２２ａを内蔵した定着器２２が使用可能な温度範囲にあるか否かを検出し、使用可能な温度範囲になければヒータ２２ａに通電し、使用可能な温度まで定着器２２を加熱する。
【００４９】
次に、印刷制御部１は、現像転写プロセス用モータ（ＰＭ）３をモータドライバ２を介して回転させ、図示しない感光体ドラムを回転させる。同時に、印刷制御部１は、チャージ信号ＳＧＣによって帯電用電圧電源２５をオンさせ、現像器２７をマイナス電位に帯電させる。そして、セットされている図示しない用紙の有無および種類が用紙残量センサ８、用紙サイズセンサ９によって検出し、用紙送りモータ（ＰＭ）５をモータドライバ４を介して回転させ、用紙に合った用紙送りを開始させる。ここで、用紙送りモータ５はモータドライバ４を介して双方向に回転することが可能であり、印刷制御部１は、最初に用紙送りモータ５を逆転させてセットされた用紙を用紙吸入ロセンサ６が検知するまで搬送させる。続いて、用紙送りモータ５を正回転させて用紙をプリンタ内部に搬送させる。
【００５０】
次に、印刷制御部１は、用紙が印刷可能な位置まで到達すると、上位コントローラに対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、上位コントローラにおいてページごとに編集されたビデオ信号ＳＧ２を受信する。
【００５１】
そして、印刷制御部１は、ＬＥＤヘッド１９にクロック信号ＨＤ−ＣＬＫを送信し、受信したビデオ信号ＳＧ２を印刷データ信号ＨＤ−ＤＡＴＡとして順次ＬＥＤヘッド１９内に転送し、１ライン分のビデオ信号ＳＧ２を受信すると、ＬＥＤヘッド１９にラッチ信号ＨＤ−ＬＯＡＤを送信し、印刷データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド１９内に保持させる。なお、印刷制御部１は、ビデオ信号ＳＧ２を印刷ラインごとに受信する。また、印刷制御部１は、上位コントローラから次のラインのビデオ信号ＳＧ２を受信している最中においても、ＬＥＤヘッド１９に保持した印刷データ信号ＨＤ−ＤＡＴＡについて印刷できる。
【００５２】
次に、印刷制御部１は、ＬＥＤヘッド１９にストローブ信号ＨＤ−ＳＴＢ−Ｎを送信し、ＬＥＤヘッド１９により、マイナス電位に帯電した感光体ドラム上に印刷データ信号ＨＤ−ＤＡＴＡに応じた光を選択的に照射させ、上記の感光体ドラム上に電位の上昇したドットからなる静電潜像を形成させ、現像部２７において、マイナス電位に帯電した画像形成用のトナーを上記電位の上昇した各ドットに吸引させて感光体ドラム上にトナー像を形成させ、さらに転写信号ＳＧ４によって転写用高圧電源２６をオンさせて転写器２８をプラス電位に帯電させ、感光体ドラムと転写器２８の間を通過する用紙上にトナー像を転写させる。
【００５３】
次に、印刷制御部１は、用紙送りモータ５により、上記転写されたトナー像を有する用紙を、ヒータ２２ａを内蔵する定着器２２に搬送してこれに当接させ、定着器２２が発生する熱によりトナー像を用紙に定着させ、この定着させた画像を有する用紙をさらに搬送させ、用紙排出口センサ７を通過させてプリンタ外部に排出させる。以後、上記の動作を繰り返す。なお、印刷制御部１は、用紙サイズセンサ９、用紙吸入ロセンサ６の検知に対応して、用紙が転写器２８を通過している間だけ転写用高圧電源２６からの電圧を転写器２８に印加する。そして、印刷が終了し、用紙が用紙排出口センサ７を通過すると、帯電用高圧電源２５による現像器２７への電圧印加を終了し、同時に現像転写プロセス用モータ３の回転を停止させる。
【００５４】
次に、図１２の電子写真プリンタにおけるＬＥＤヘッド１９の構成について簡単に説明する。図１４はＬＥＤヘッド１９の回路構成図である。なお、例えば、Ａ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能なプリンタでは、１ラインは４９９２ドットからなる。図１４には、１ラインに４９９２ドットを印字する場合の回路構成を示してある。
【００５５】
図１４に示すように、ＬＥＤヘッド１９は、フリップフロップ回路ＦＦ１〜ＦＦ４９９２と、ラッチ回路ＬＴ１〜ＬＴ４９９２と、プリバッファ回路Ｇ１〜Ｇ４９９２と、駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒ１〜Ｔｒ４９９２と、ＬＥＤ ＬＤ１〜ＬＤ４９９２と、インバータ回路ＩＶ１〜ＩＶ２６（ＩＶ２〜ＩＶ２６は図示省略）と、制御電圧発生回路ＣＶ１〜ＣＶ２６（ＣＶ２〜ＣＶ２６は図示省略）とを備えている。また、ＬＥＤヘッド１９には、印刷制御部１（図１２参照）から印刷データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、およびストローブ信号ＨＤ−ＳＴＢ−Ｎ（それぞれ図１３参照）が入力される。また、ＬＥＤヘッド１９には、駆動用電源ＶＤＤＨが供給される。インバータ回路ＩＶ１〜ＩＶ２６は、負論理信号であるストローブ信号ＨＤ−ＳＴＢ−Ｎを論理反転させる。
【００５６】
フリップフロップ回路ＦＦ１〜ＦＦ４９９２は、隣り合うフリップフロップ回路のデータ入力端子Ｄと非反転データ出力端子Ｑとを相互に接続することにより縦続接続されており、４９９２段のシフトレジスタ回路を構成している。初段のフリップフロップ回路ＦＦ１のデータ入力端子Ｄには、印刷データ信号ＨＤ−ＤＡＴＡが入力される。また、フリップフロップ回路ＦＦ１〜ＦＦ４９９２のクロック入力端子には、クロック信号ＨＤ−ＣＬＫが入力される。このシフトレジスタ回路は、初段のフリップフロップ回路ＦＦ１に入力される印刷データ信号ＨＤ−ＤＡＴＡのビットデータをクロック信号ＨＤ−ＣＬＫに同期して次段のフリップフロップ回路に順次シフトさせ、１ライン分の印刷データ信号ＨＤ−ＤＡＴＡに相当する４９９２ドット分のビットデータをフリップフロップ回路ＦＦ１〜ＦＦ４９９２にそれぞれ格納する。
【００５７】
ラッチ回路ＬＴｋ（ｋは１から４９９２までの任意の整数）のデータ入力端子Ｄは、フリップフロップ回路ＦＦｋの非反転データ出力端子Ｑに接続されている。また、ラッチ回路ＬＴ１〜ＬＴ４９９２のラッチ入力端子Ｇには、ラッチ信号ＨＤ−ＬＯＡＤが入力される。このラッチ回路ＬＴｋは、ラッチ信号ＨＤ−ＬＯＡＤが入力されると、フリップフロップ回路ＦＦｋに格納されたビットデータをラッチする。
【００５８】
プリバッファ回路Ｇｋの第１の入力端子は、ラッチ回路ＬＴｋの非反転データ出力端子Ｑに接続されている。また、プリバッファ回路Ｇ１〜Ｇ４９９２の第２の入力端子には、ストローブ信号ＨＤ−ＳＴＢ−Ｎの反転信号が入力される。また、プリバッファ回路Ｇｋの出力端子は、駆動トランジスタＴｒｋのゲート端子に接続されている。このプリバッファ回路Ｇｋは、ラッチ回路ＬＴｋから出力される１ライン分の印刷データ信号ＨＤ−ＤＡＴＡの第ｋドットのビットデータと、ストローブ信号ＨＤ−ＳＴＢ−Ｎの反転信号との論理積を生成し、この論理積に従い、対応する駆動トランジスタＴｒｋをオンさせる。
【００５９】
駆動トランジスタＴｒｋのドレイン端子は、ＬＥＤ ＬＤｋのアノード端子に接続されている。また、駆動トランジスタＴｒ１〜Ｔｒ４９９２のソース端子には、電源ＶＤＤＨが供給される。また、ＬＥＤ ＬＤｋのカソード端子は接地されている。駆動トランジスタＴｒｋがオンすると、対応するＬＥＤ ＬＤｋに駆動電流が供給される。これにより、ストローブ信号ＨＤ−ＳＴＢ−Ｎが入力されている期間において、ＬＥＤ ＬＤ１〜ＬＤ４９９２が上記１ライン分のビットデータに従って発光する。
【００６０】
図１５はＬＥＤヘッド１９のブロック構成図である。図１５において、ＬＥＤヘッド１９は、２６個のＬＥＤアレイ１００（ＣＨＰ１〜ＣＨＰ２６）と、２６個のドライバＩＣ２００（ＤＲＶ１〜ＤＲＶ２６）と、基準電圧発生回路３００とを備えている。なお、図１４では基準電圧発生回路３００の図示を省略してあった。
【００６１】
ＬＥＤアレイ１００は、１９２個のＬＥＤを配列したものである。ここで、例えば、ＬＥＤアレイＣＨＰ１の１９２個のＬＥＤは、図１４のＬＥＤ ＬＤ１〜ＬＤ１９２に相当し、ＬＥＤアレイＣＨＰ２６の１９２個のＬＥＤは、図１４のＬＥＤ ＬＤ４８０１〜ＬＤ４９９２に相当する。
【００６２】
ドライバＩＣ２００は、シフトレジスタ回路２０１と、ラッチ回路群２０２と、インバータ回路２０３と、プリバッファ回路群２０４と、駆動トランジスタ群２０５と、制御電圧発生回路２０６とを備えている。
【００６３】
ここで、例えば、ドライバＩＣ ＤＲＶ１においては、シフトレジスタ回路２０１は図１４のフリップフロップ回路ＦＦ１〜ＦＦ１９２に相当し、ラッチ回路群２０２は図１４のラッチ回路ＬＴ１〜ＬＴ１９２に相当し、インバータ回路２０３は図１４のインバータ回路ＩＶ１に相当し、プリバッファ回路群２０４は図１４のプリバッファ回路Ｇ１〜Ｇ１９２に相当し、駆動トランジスタ群２０５は図１４の駆動トランジスタＴｒ１〜Ｔｒ１９２に相当し、制御電圧発生回路２０６は図１４の制御電圧発生回路ＣＶ１に相当する。同様に、ドライバＩＣ ＤＲＶ２６においては、シフトレジスタ回路２０１は、図１４のフリップフロップ回路ＦＦ４８０１〜ＦＦ４９９２に相当し、ラッチ回路群２０１は図１４のラッチ回路ＬＴ４８０１〜ＬＴ４９９２に相当し、インバータ回路２０３は図１４のインバータ回路ＩＶ２６に相当し、プリバッファ回路群２０４は図１４のプリバッファ回路Ｇ４８０１〜Ｇ４９９２に相当し、駆動トランジスタ群２０５は図１４の駆動トランジスタＴｒ４８０１〜Ｔｒ４９９２に相当し、制御電圧発生回路２０６は図１４の制御電圧発生回路ＣＶ２６に相当する。
【００６４】
シフトレジスタ回路２０１は、１９２個のフリップフロップ回路を縦続接続したものである。また、ドライバＩＣ ＤＲＶ１〜ＤＲＶ２６のシフトレジスタ回路２０１は縦続接続されている。また、ラッチ回路群２０２は、１９２個のラッチ回路から構成され、ラッチ信号ＨＤ−ＬＯＡＤが入力されると、シフトレジスタ回路２０１に格納された印刷データ信号ＨＤ−ＤＡＴＡの１９２ドット分のビットデータをラッチする。また、インバータ回路２０３は、負論理信号であるストローブ信号ＨＤ−ＳＴＢ−Ｎ（図１３参照）を論理反転させる。また、プリバッファ回路群２０４は１９２個のプリバッファ回路から構成され、駆動トランジスタ群２０５は１９２個の駆動トランジスタ（ＰＭＯＳトランジスタ）から構成される。
【００６５】
基準電圧発生回路３００は、基準電圧ＶＲＥＦを生成し、この基準電圧ＶＲＥＦをドライバＩＣ ＤＲＶ１〜ＤＲＶ２６の制御電圧発生回路２０６に供給する。また、制御電圧発生回路２０６は、駆動トランジスタ群２０５がＬＥＤアレイ１００に供給する駆動電流の値を制御するための制御電圧を生成し、この制御電圧をプリバッファ回路群２０４に供給する。
【００６６】
図１６はプリバッファ回路Ｇｋ（ｋは１から４９９２までの任意の整数）および制御電圧発生回路２０６の内部構成回路図である。図１６において、プリバッファ回路Ｇｋは、ＡＮＤ回路ＡＤｋと、ＰＭＯＳトランジスタＴＰｋと、ＮＭＯＳトランジスタＴＮｋとを有する。また、制御電圧発生回路２０６は、演算増幅器２０６ａと、ＰＭＯＳトランジスタ２０６ｂと、抵抗Ｒｒｅｆとを有する。
【００６７】
制御電圧発生回路２０６において、演算増幅器２０６ａの反転入力端子には、基準電圧回路３００による基準電圧ＶＲＥＦが入力される。また、演算増幅器２０６ａの非反転入力端子は、ＰＭＯＳトランジスタ２０６ｂのドレイン端子に接続されるとともに、抵抗Ｒｒｅｆを介して接地されている。また、制御電圧Ｖｃｏｎｔｒｏｌの出力端子である演算増幅器２０６ａの出力端子は、ＰＭＯＳトランジスタ２０６ｂのゲート端子に接続されている。ＰＭＯＳトランジスタ２０６ｂのソース端子には電源ＶＤＤが供給される。ＰＭＯＳトランジスタ２０６ｂは、ゲート長が駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒｋと相等しいサイズとなるように形成されている。
【００６８】
この制御電圧発生回路２０６は、演算増幅器２０６ａと、ＰＭＯＳトランジスタ２０６ｂと、抵抗Ｒｒｅｆとによりフィードバック制御回路を構成しており、抵抗ＲｒｅｆおよびＰＭＯＳトランジスタ２０６ｂに流れる電流Ｉｒｅｆは、電源ＶＤＤの電圧によらず基準電圧ＶＲＥＦと抵抗Ｒｒｅｆの値のみにより決定される。
【００６９】
プリバッファ回路Ｇｋにおいて、ＡＮＤ回路ＡＤｋには、ラッチ回路ＬＴｋの出力信号（印刷データ信号ＨＤ−ＤＡＴＡのビットデータ）と、インバータ回路２０３の出力信号（ストローブ信号ＨＤ−ＳＴＢ−Ｎの反転信号）とが入力される。ＡＮＤ回路ＡＤｋの出力端子は、ＰＭＯＳトランジスタＴＰｋのゲート端子およびＮＭＯＳトランジスタＴＮｋのゲート端子に接続されている。ＰＭＯＳトランジスタＴＰｋのソース端子には駆動用電源ＶＤＤＨが供給され、ＮＭＯＳトランジスタＴＮｋのソース端子には制御電圧Ｖｃｏｎｔｒｏｌが供給される。ＰＭＯＳトランジスタＴＰｋのドレイン端子およびＮＭＯＳトランジスタＴＮｋのドレイン端子は、駆動トランジスタＴｒｋのゲート端子に接続されている。
【００７０】
このプリバッファ回路Ｇｋは、印刷データ信号ＨＤ−ＤＡＴＡのビットデータおよびストローブ信号ＨＤ−ＳＴＢ−Ｎの反転信号がともにハイレベルのとき、駆動トランジスタＴｒｋのゲート端子に制御電圧Ｖｃｏｎｔｒｏｌを供給し、駆動トランジスタＴｒｋをオンさせ、駆動トランジスタＴｒｋからＬＥＤ ＬＤｋに電流Ｉｒｅｆに応じた値の駆動電流を供給する。
【００７１】
ＬＥＤヘッド１９を用いた電子写真プリンタにおいては、ＬＥＤヘッド１９の全ＬＥＤ ＬＤ１〜ＬＤ４９９２がストローブ信号ＨＤ−ＳＴＢ−Ｎにより同時に駆動されるので、ＬＥＤ ＬＤ１〜ＬＥＤ４９９２およびこれらのＬＥＤをそれぞれ駆動する駆動トランジスタＴｒ１〜Ｔｒ４９９２の特性にばらつきがあると、ＬＥＤ ＬＤ１〜ＬＥＤ４９９２の発光強度がばらつき、これにより感光体ドラム上に形成される静電潜像の各ドットの大きさがばらつき、印刷ドットの大きさにばらつきを生じてしまう。写真等の画像を印刷する場合には、印刷ドットの大きさにばらつきがあると、印刷濃度にばらつきを生じ、印刷品位を低下させる原因となるので望ましくない。
【００７２】
図１７はＬＥＤヘッド１９におけるそれぞれのＬＥＤ（ドット）の発光強度の一例を示す図である。図１７において、ＳＣ１〜ＳＣ２６はそれぞれのチップモジュール内におけるドット間の発光強度ばらつきの範囲であり、ＳＣＡは、ＬＥＤヘッド１９におけるチップモジュール間の発光強度ばらつき（それぞれのチップモジュールの平均発光強度のばらつき）の範囲である。
【００７３】
図１８はＬＥＤヘッド１９の構造を示す斜視図である。図１８のＬＥＤヘッド１９は、例えば、電子情報通信学会技術研究報告ＩＣＤ９７−１７５（１９９７−１２）および特開平８−２３０２２９号公報に開示された構造であり、ＬＥＤアレイ１００とＬＥＤドライバＩＣ２００からなるチップモジュールをプリント配線板３０１上に一列に配置してダイボンディングし、さらにＬＥＤドライバＩＣ２００の入力電極パッドおよび電源電極パッドと、プリント配線板３０１に設けられた信号出力電極パッドおよび電源供給電極パッドとを金ワイヤー３０２でボンディング接続したものである。
【００７４】
図１８では、ＬＥＤアレイ１００は、端面発光形ＬＥＤを配列したものである。また、上記のチップモジュールは、ＬＥＤアレイチップ１００のアノード電極パッド面とドライバＩＣ２００のＡｕバンプを設けた駆動電極パッド面とをＡＣＦ３０３によりダイレクトに接続したものである。
【００７５】
以下に、本発明のドライバＩＣをＬＥＤドライバＩＣに適用した場合の実施の形態について説明する。
【００７６】
第１の実施形態
図１は本発明の第１の実施形態のドライバＩＣ２００Ａのレイアウト図である。なお、図１において、従来のドライバＩＣ４００のレイアウトを示す図１９と同じもには同じ符号を付してある。
【００７７】
図１のＬＥＤドライバＩＣ２００Ａは、図１５のＬＥＤドライバＩＣ２００と同様に１チップ当たり１９２個のＬＥＤを駆動するものであり、フリップフロップ回路ＦＦ１〜ＦＦ１９２により構成されるシフトレジスタ回路２０１と、ラッチ回路ＬＴ１〜ＬＴ１９２からなるラッチ回路群２０２と、プリバッファ回路Ｇ１〜Ｇ１９２からなるプリバッファ回路群２０４と、駆動トランジスタＴｒ１〜Ｔｒ１９２からなる駆動トランジスタ群２０５と、入力電極パッド群２１０と、駆動電極パッド群２２０と、電源電極２３０と、電源電極パッド２３１とをチップ化したものである。また、図１には図示していないが、インバータ回路２０３および制御電圧発生回路２０６（それぞれ図１５参照）を備えている。
【００７８】
駆動電極パッド群２２０は、ＬＥＤアレイ１００のＬＥＤ ＬＤ１〜ＬＤ１９２（図１４参照）をそれぞれ駆動するための駆動電極パッドＤＯ１〜ＤＯ１９２からなる。駆動電極パッドＤＯｉ（ｉは１から１９２までの任意の整数）は、駆動トランジスタ群２０５の駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒｉのドレイン端子に接続されている。この駆動電極パッド群２２０は、ＬＥＤドライバＩＣ２００Ａの他方（入力端子電極群２１０と反対側）の長辺側端部に沿って二列に千鳥配置されている。
【００７９】
入力電極パッド群２１０は、印刷データ信号ＨＤ−ＤＡＴＡの入力電極パッド、クロック信号ＨＤ−ＣＬＫの入力電極パッド、ラッチ信号ＨＤ−ＬＯＡＤの入力電極パッド、ストローブ信号ＨＤ−ＳＴＢ−Ｎの入力電極パッド等からなる。この入力電極パッド群２１０は、長方形のＬＥＤドライバＩＣ２００Ａの他方の長辺に沿って配置されている。
【００８０】
シフトレジスタ回路２０１、ラッチ回路群２０２、プリバッファ回路群２０４、および駆動トランジスタ群２０５は、それぞれＬＥＤドライバＩＣ２００Ａの長辺方向に駆動電極パッド群２２０の配列ピッチとほぼ等しいピッチで配列されており、図１４および図１５のように接続されている。また、シフトレジスタ回路２０１、ラッチ回路群２０２、プリバッファ回路群２０４、駆動トランジスタ群２０５は、入力電極パッド群２１０側から駆動電極パッド群２２０側に上記の順で配置されている。
【００８１】
電源電極２３０は、駆動トランジスタ群２０５とプリバッファ回路群２０４の間の領域に設けられた幅Ｗなるアルミニウム（Ａｌ）電極であり、駆動トランジスタ群２０５（駆動トランジスタＴｒ１〜Ｔｒ１９２の列）に沿ってドライバＩＣ２００Ａの両短辺側端部まで延びている。
【００８２】
電源電極２３０上には、外部から駆動用電源ＶＤＤＨを供給するための電源電極パッド２３１が複数個（図１では２個）設けられている。駆動トランジスタ群２０５の駆動トランジスタＴｒ１〜Ｔｒ１９２のソース端子は、近傍の電源電極２３０にそれぞれ個別に接続されている。
【００８３】
２個の電源電極パッド２３１は、駆動トランジスタＴｒ４８，Ｔｒ１４４（駆動電極パッドＤＯ４８とＤＯ１４４）に対応する位置にそれぞれ設けられている。この電源電極パッド２３１の位置は、ドライバＩＣ２００Ａの長辺の長さを１とするとき、ドライバＩＣ２００Ａの全長を１／４：１／２：１／４に区分する位置である。
【００８４】
本発明の第１の実施形態のドライバＩＣ２００Ａは、その長辺の長さを１とするとき、全長を１／４：１／２：１／４に区分する位置に電源電極パッド２３１を配置したことを特徴とするものである。
【００８５】
図２はドライバＩＣ２００Ａにおける電源電極パッド２３１および電源電極２３０の等価回路図である。図２において、従来のドライバＩＣ４００における等価回路を示す図２１と同じものには同じ符号を付してある。
【００８６】
図２において、抵抗Ｒ２０１，Ｒ２０２は、駆動用電源ＶＤＤＨを外部から供給するために電源電極パッド２３１にボンディングされたＡｕワイヤーの抵抗をモデル化したものである。また、Ｓ１〜Ｓ１９２は、電源電極２３０における駆動トランジスタＴｒ１〜Ｔｒ１９２のソース端子の接続位置を示すノード番号である。
【００８７】
抵抗Ｒ１〜Ｒ１９１は、電源電極２３０における隣り合う駆動トランジスタのソース端子間（隣り合うノード間）の抵抗をモデル化したものである。抵抗Ｒｉ（ｉは１から１９２までの任意の整数）の値を以下に試算する。
【００８８】
電源電極幅Ｗを２００［μｍ］、Ａｌ電極のシート抵抗Ｒ□ を３０×１０-3［Ω］、ＬＥＤの配列密度を６００［ｄｐｉ（dot per inch）］とするとき、駆動トランジスタＴｒ１〜Ｔｒ１９２の配列密度も６００［ｄｐｉ］であるので、その配列ピッチＬは、
Ｌ＝２５．４［ｍｍ］／６００＝４２．３［μｍ］
となる。これより、モデル抵抗Ｒｉの抵抗値は、
Ｒ□ ×（Ｌ／Ｗ）＝３０×（４２．３／２００）＝６．４［ｍΩ］
として計算される。
【００８９】
駆動トランジスタ（ＰＭＯＳトランジスタ）Ｔｒｉ（ｉは１から１９２までの任意の整数）のゲート端子は、プリバッファ回路Ｇｉ（図１および図１６参照）に接続されている。また、駆動トランジスタＴｒｉのドレイン端子は、駆動電極パッドＤＯｉとＬＥＤアレイ１００のアノード電極パッドとのＡＣＦ接続部を介し、ＬＥＤ ＬＤｉの個別アノード電極に接続されている。駆動トランジスタＴｒｉは、プリバッファ回路Ｇｉからゲート端子に制御電圧Ｖｃｏｎｔｒｏｌが供給されると、この制御電圧Ｖｃｏｎｔｒｏｌおよびソース端子（ノードＳｉ）の電位に応じた駆動電流ＩｄｒｖをＬＥＤ ＬＤｉに供給する。
【００９０】
ＬＥＤドライバＩＣ２００Ａでは、電源電極パッド２３１は、駆動トランジスタＴｒ４８およびＴｒ１４４（駆動電極パッドＤＯ４８およびＤＯ１４４）の近傍に配置されているので、ワイヤーのモデル抵抗Ｒ２０１，Ｒ２０２は、それぞれノードＳ４８およびＳ１４４（駆動トランジスタＴｒ４８およびＴｒ１４４のソース端子の接続ノード）に接続している。
【００９１】
図２の等価回路において、ＬＥＤアレイ１００の全ＬＥＤ（全ドット）を同時に駆動する場合には、駆動電流は抵抗Ｒ２０１およびＲ２０２からノードＳ４８およびＳ１４４を介して駆動トランジスタＴｒ１〜Ｔｒ１９２に供給され、駆動トランジスタＴｒｉからＬＥＤ ＬＤｉに供給される。
【００９２】
図３はドライバＩＣ２００ＡとＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極２３０の電位分布を示す図である。また、図４はドライバＩＣ２００ＡとＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である。図３および図４には、従来のドライバＩＣ４００とＬＥＤアレイ１００からなるチップモジュールにおける電位分布（図２２参照）および駆動電流（図２３参照）も併せて示してある。図３において、ＤＶ１は第１の実施形態のドライバＩＣ２００Ａによる電源電極の電位分布であり、ＤＶ２は従来のドライバＩＣ４００による電源電極の電位分布である。また、図４において、ＤＩ１はドライバＩＣ２００Ａによる駆動電流であり、ＤＩ２は従来のドライバＩＣ４００による駆動電流である。ＤＶ１およびＤＩ１は図２の等価回路に基づいて計算したものであり、ＤＶ２およびＤＩ２は図２１の等価回路に基づいて計算したものである。
【００９３】
ドライバＩＣ２００Ａでは、外部から駆動用電源ＶＤＤＨを供給するための電源電極パッド２３１（図１参照）は、ノードＳ４８およびＳ１４４に設けられているため、抵抗Ｒ１〜Ｒ１９２により、図３に示すように、ノードＳ４８およびＳ１４４の電位が最も高くなり、ノードＳ４８およびＳ１４４から離れるに従って電位が低くなる。また、ノードＳ４８およびＳ１４４の近傍での電流密度および電圧降下率が最も大きくなり、ノードＳ４８およびＳ１４４から離れるに従って電流密度および電圧降下率が小さくなる。
【００９４】
このため、図４に示すように、ノードＳ４８およびＳ１４４（駆動トランジスタＴｒ４８およびＴｒ１４４、駆動電極パッドＤＯ４８およびＤＯ１４４）に対応するＬＥＤ ＬＤ４８およびＬＤ１４４の駆動電流が最も大きくなり、ＬＥＤＬＤ４８およびＬＤ１４４から離れるに従って駆動電流が小さくなる。
【００９５】
しかし、ドライバＩＣ２００Ａでは、ドライバＩＣ２００Ａの全長を１／４：１／２：１／４に区分する位置に電源電極パッド２３１を配置しているため、従来のドライバＩＣ４００とは異なり、図３に示すように、電源電極２３０の両端のノードＳ１およびＳ１９２の電位と、電位分布の極小値となる電源電極２３０の中央のノードＳ９６の電位とがほぼ等しくなる。これにより、図４に示すように、両端の駆動電極パッドＤＯ１およびＤＯ１９２からの駆動電流と、駆動電流分布の極小値となる中央の駆動電極パッドＤＯ９６からの駆動電流とがほぼ等しくなる。
【００９６】
電源電極２３０では、電源電極パッドを設けた最も電位が高いノードと、最も電位が低いノードとの間隔が大きくなるほど、両ノード間の電位差である電源電極２３０の電位分布の変動が大きくなる。これに従い、電源電極パッドを設けたノードに対応する最も駆動電流が大きい駆動電極パッドと、最も駆動電流が小さい駆動電極パッドとの間隔が大きくなるほど、両駆動電極パッドからの駆動電流の差である駆動電流のドット間ばらつきが大きくなる。上記電位分布の変動および上記駆動電流のドット間ばらつきが最小となるのは、電源電極２３０の両端のノードの電位と、電位分布の極小値となるノードの電位とが等しくなる場合である。
【００９７】
２個の電源電極パッドを設ける場合には、ドライバＩＣの全長を１／４：１／２：１／４に区分する位置にそれぞれ電源電極パッドを設けることにより、電源電極パッドを設けた最も電位が高いノード（ノードＳ４８およびＳ１４４）と、最も電位が低いノード（ノードＳ１，Ｓ９６，Ｓ１９２）との電位差を最小にすることができ、従って電源電極２３０の電位分布の変動および駆動電極パッド群２２０からＬＥＤアレイ１００に供給する駆動電流のドット間ばらつきを最小にすることができる。
【００９８】
さらに、ドライバＩＣ２００Ａにおいて、電源電極２３０上に電源電極パッド２３１を３個設ける場合には、ドライバＩＣ２００Ａの長辺の長さを１とするとき、ドライバＩＣ２００Ａの全長を１／６：２／６：２／６：１／６に区分する位置にそれぞれ電源電極パッド２３１を配置する。つまり、図２の等価回路において、ノードＳ３２，Ｓ９６，Ｓ１６０の位置に、電源電極パッド２３１を配置する（ワイヤーのモデル抵抗Ｒ２０１およびＲ２０２をそれぞれ接続する）。
【００９９】
図５は電源電極パッド２３１を３個設けたドライバＩＣ２００ＡとＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極２３０の電位分布を示す図である。また、図６は電源電極パッド２３１を３個設けたドライバＩＣ２００ＡとＬＥＤアレイ１００からなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である。
【０１００】
電源電極パッド２３１を３個設ける場合には、ドライバＩＣ２００Ａの全長を１／６：２／６：２／６：１／６に区分する位置に電源電極パッド２３１を配置することにより、図５に示すように、電源電極２３０の両端のノードＳ１およびＳ１９２の電位と、電位分布の極小値となるノードＳ６４およびＳ１３２の電位とがほぼ等しい値となる。また、図６に示すように、両端の駆動電極パッドＤＯ１およびＤＯ１９２からの駆動電流と、駆動電流分布の極小値となる駆動電極パッドＤＯ６４およびＤＯ１３２からの駆動電流とがほぼ等しい値となる。これにより、電源電極２３０の電位分布変動および駆動電極パッド群２２０から供給する駆動電流のドット間ばらつきを最小にすることができる。
【０１０１】
また、図３と図５、および図４と図６をそれぞれ比較すれば明らかなように、電源電極パッドが２個の場合よりも３個の場合のほうが電位分布変動および駆動電流のドット間ばらつきを小さくすることができる。つまり、電源電極パッド数を多くするほど、電位分布変動および駆動電流のドット間ばらつきを小さくすることができる。
【０１０２】
ドライバＩＣ２００Ａにおいて、電源電極２３０上にＮ（Ｎは２以上の整数）個の電源電極パッド２３１を設ける場合には、ドライバＩＣ２００Ａのチップの長辺の長さを１とするとき、第ｎ（ｎは１からＮまでの任意の整数）の電源電極パッドを、チップの一方の短辺から（２ｎ−１）／（２Ｎ）の位置に配置する。
【０１０３】
このように第１の実施形態によれば、電源電極２３０上にＮ個の電源電極パッド２３１を設ける場合に、チップの長辺の長さを１とするとき、第ｎの電源電極パッドを、チップの一方の短辺から（２ｎ−１）／（２Ｎ）の位置に配置することにより、駆動電流のドット間ばらつきを最小にすることができる。
【０１０４】
第２の実施形態
図７は本発明の第２の実施形態のドライバＩＣ２００Ｂのレイアウト図である。なお、図７において、上記第１の実施形態のドライバＩＣ２００Ａのレイアウトを示す図１、および従来のドライバＩＣ４００のレイアウトを示す図１９と同じもには同じ符号を付してある。
【０１０５】
図７のドライバＩＣ２００Ｂは、図１または図１９のドライバＩＣにおいて、電源電極２３０を電源電極２３０Ｂとし、電源電極パッド２３１または４３１を電源電極パッド２３１Ｂとし、駆動電極パッド群２２０と駆動トランジスタ群２０５の間に回路素子を配置しない領域を設けないようにしたものである。
【０１０６】
駆動トランジスタ群２０５は、ドライバＩＣ４００の一方の長辺に沿って配置された駆動電極パッド群２２０に沿って配置されている。また、電源電極２３０Ｂは、駆動トランジスタ群２０５に沿って配置されている。図７に示す寸法Ｂは、偶数番号の駆動電極パッド（ＤＯ２，ＤＯ４，…，ＤＯ１９２）の縁から電源電極２３０Ｂの縁までの距離であり、図１９の寸法Ａに対応するものである。上記の寸法Ｂの領域には、回路素子を配置しない領域を設けないので、Ｂ＜Ａである。
【０１０７】
電源電極２３０Ｂは、Ａｌ電極層の上にＡｕ電極層を設けた構造の電極であり、駆動トランジスタ群２０５に沿ってドライバＩＣ２００Ｂの両短辺側端部まで延び、さらにそこからドライバＩＣ２００Ｂの両短辺に沿って入力電極パッド群２１０側の長辺側端部まで（入力電極パッド群２１０の両側まで）延びている。つまり、電源電極２３０Ｂは、駆動トランジスタ群２０５に沿った電源供給部２３２と、ドライバＩＣ２００Ｂの両短辺に沿ったパッド配置部２３３からなるコの字型の電極である。
【０１０８】
コの字型の電源電極２３０Ｂの両端部であるパッド配置部２３３の入力電極パッド群２１０側の両端部には、外部から駆動用電源ＶＤＤＨを供給するための電源電極パッド２３１Ｂがそれぞれ設けられている。電源電極パッド２３１Ｂは、ワイヤーのボンディングを可能にするためにパッド配置部２３０ｂの両端部を幅太にしたものであり、Ａｌ電極層の上にＡｕ電極層を設けた構造である。
【０１０９】
電源供給部２３２は、幅Ｘなる電極である。この幅Ｘは、図１９の電源電極２３０の幅Ｗに対応するものである。電源供給部２３２上には、電源電極パッドを設けないので、Ｘ＜Ｗである。
【０１１０】
図８はＬＥＤアレイ１００とＬＥＤドライバＩＣ２００ＢとをＡＣＦ接続してなるチップモジュールの断面構造図であり、図７におけるＤ−Ｄ’間に対応する断面図である。なお、図８において、図２０と同じものには同じ符号を付してある。
【０１１１】
図８のＬＥＤドライバＩＣ２００Ｂは、図２０の従来のドライバＩＣ４００において、電源電極２３０を電源電極２３０Ｂとし、電源電極パッド４３１を電源電極パッド２３１Ｂとし、駆動電極パッド２２１と電源電極２３０の間に回路素子を配置しない領域を設けないようにした（寸法Ａの領域を狭くして寸法Ｂの領域とした）ものである。
【０１１２】
電源電極２３１Ｂは、コの字型の電極であり（図７参照）、Ａｌ電極層２３０Ｂａの上にＡｕ電極層２３０Ｂｂを設けた構造である。Ａｌ電極層２３０Ｂａは、例えば図２０の電源電極２３０と同じ工程で形成する。また、Ａｕ電極層２３０Ｂｂは、入力電極パッド２１１および駆動電極パッド２２１にＡｕバンプ２１１ｂおよび２２１ｂを設ける工程において、Ａｕバンプの高さと同じ厚さに形成する。Ａｌ電極層２３０ＢａとＡｕ電極層２３０Ｂｂとは、接触面積が最大となり、接触抵抗が最小となるように、連続的に接続（積層）されている。あるいは、多数個所において接続されている。
【０１１３】
電源電極パッド２３１Ｂは、入力電極パッド群２１０の両側に延びた、コの字型の電源電極２３０Ｂの両端部に設けられたものである（図７参照）。この電源電極パッド２３１Ｂは、電源電極２３０Ｂの一部であり、従って電源電極２３０Ｂと同じ構造（Ａｌ電極層上にＡｕ電極層を設けた構造）である。
【０１１４】
ＬＥＤアレイ１００とドライバＩＣ４００とは、加熱硬化性のＡＣＦ樹脂３０３ａに導電性粒子３０３ｂを分散させたＡＣＦ３０３を用い、図２０で説明したようにしてＡＣＦ接続され、図８のチップモジュールを構成する。
【０１１５】
上記のチップモジュールをプリント配線板３０１（図１８参照）にダイボンドし、ＬＥＤヘッド１９を構成する場合には、ＬＥＤドライバＩＣ２００Ｂの電源電極パッド２３１Ｂは、ボンディングワイヤー（金ワイヤー）３０２ｂによりプリント配線板３０１の電源供給電極パッドに接続される。
【０１１６】
アノード電極パッド１０３と駆動電極パッド２２１のＡｕバンプ２２１ｂの間に挟み込まれた直径が約５［μｍ］の導電性粒子３０３ｂのみを電気的接続に寄与させるために、Ａｕバンプ２１１ｂの高さを約１５［μｍ］としている。従って、電源電極２３０ＢのＡｕ電極層２３０Ｂｂの厚さは、約１５［μｍ］である。
【０１１７】
第２の実施形態のドライバＩＣ２００Ｂは、電源電極２３０ＢにＡｕ電極層２３０Ｂｂを設けたことを特徴とするものである。図１９の従来のドライバＩＣ４００の電源電極２３０は、Ａｌ電極である。Ａｌ電極のシート抵抗は約３０［ｍΩ］なので、電源電極２３０では、図２１の等価回路に示す抵抗Ｒ１〜Ｒ１９２を低減するために、幅Ｗを約２００［μｍ］としていた。これに対し、Ａｕ電極層２３０Ｂｂは、抵抗率がＡＩ電極よりも小さく、またＡｕバンプと同じ工程で形成することによりＡｌ電極よりも厚くすることができる。従って、電源電極２３０ＢにＡｕ電極層２３０Ｂｂを設けたことにより、電源電極２３０Ｂのシート抵抗を従来のＡｌ電極からなる電源電極２３０よりも小さくすることができる。
【０１１８】
Ａｕ電極層２３０Ｂｂのシート抵抗を以下に試算する。Ａｕの体積抵抗率ρは、
ρ＝２．２６×１０-8［Ωｍ］
であるので、厚さ１５［μｍ］のＡｕ電極層２３０Ｂｂのシート抵抗Ｒ口 は、
Ｒ口 ＝２．２６×１０-8／１５×１０-6＝１．５１×１０-3［Ω／口］
となり、Ａｌ電極の約１／２０になる。
【０１１９】
ドライバＩＣ２００Ｂでは、電源電極２３０Ｂのシート抵抗が従来よりも小さいので、電源電極の電位分布の変動が従来よりも低減され、従って駆動電流のドット間ばらつきを低減することができる。
【０１２０】
また、電源電極２３０Ｂのシート抵抗が従来よりも小さいので、電源電極パッド２３１Ｂを、駆動トランジスタ群２０５に沿った電源供給部２３２ではなく、ドライバＩＣ２００Ｂの両短辺に沿ったパッド配置部２３３に配置することができる。従って、電源供給部２３２に電源電極パッドが配置されないことと、電源供給部２３２のシート抵抗が従来よりも小さいことにより、電源供給部２３２の幅Ｘを従来の電源電極２３０の幅Ｗよりも狭くすることができるので（同じ抵抗の場合は幅Ｘを幅Ｗの１／２０にできる）、チップサイズを小さくすることができる。
【０１２１】
また、電源電極パッド２３１Ｂを駆動トランジスタ群２０５に沿った電源供給部２３２に配置しないので、ＬＥＤアレイ１００とＡＣＦ接続されたときに、アレイ搭載領域から滲み出してくるＡＣＦ樹脂が電源供給部２３２に覆い被さっても、従来のようなワイヤーボンディングの不具合は発生しない。従って、駆動電極パッド群２２０と駆動トランジスタ群２０５の間に回路素子を形成しない領域を設ける必要がなく、駆動電極パッド群２２０から電源電極２３０Ｂまでの寸法Ｂを従来の寸法Ａよりも小さくすることができるので、チップサイズを小さくすることができる。
【０１２２】
さらに、厚いＡｕ電極層２３０Ｂｂが、アレイ搭載領域から滲み出してくるＡＣＦ３０３をせき止めるダム（堰堤）の働きをするので、アレイ搭載領域から過剰にＡＣＦ３０３が滲み出し、ＬＥＤアレイ１００のアノード電極１０３と駆動電極パッドのＡｕバンプ２２１ｂとの間に挟まれる導電性粒子３０３ｂの個数が減少してしまい、アノード電極１０３とＡｕバンプ２２１ｂとのＡＣＦ接続部の抵抗が異常に大きくなってしまうのを防止することができる。
【０１２３】
このように第２の実施形態によれば、電源供給部２３２とパッド配置部２３３からなるコの字型の電源電極２３０Ｂに、Ａｕバンプと同じ厚さのＡｕ電極層２３０Ｂｂを設けたことにより、電源電極のシート抵抗を低減することがでるので、駆動電流のドット間ばらつきを低減することができる。
【０１２４】
また、電源電極のシート抵抗を低減できることにより、電源供給部２３２の幅、および駆動電極パッド群２２０から電源供給部２３２までの寸法を狭くすることができるので、チップサイズを小さくすることができる。
【０１２５】
さらに、厚いＡｕ電極層２３１Ｂｂにより、アレイ搭載領域から滲み出すＡＣＦ３０３をせき止めることができるので、ＡＣＦ接続部の抵抗異常を防止することができる。
【０１２６】
なお、上記第２の実施形態において、電源電極２３０Ｂは、電源供給部２３２のみからなり、パッド配置部２３３を設けないものであっても良い。つまり、駆動トランジスタ群２０５に沿ってチップの両短辺側端部まで延びたＡＩ電極層上にＡｕ電極層を設けた構造のものであっても良い。ただし、この場合には、電源供給部２３２に電源電極パッドが設けられるので、図７の幅Ｘを幅Ｗとし、寸法Ｂを寸法Ａにする必要がある。
【０１２７】
第３の実施形態
図９は本発明の第３の実施形態のドライバＩＣ２００Ｃのレイアウト図である。また、図９には、ドライバＩＣ２００ＣにＡＣＦ接続されるＬＥＤアレイ１００Ｃのレイアウト図も示してある。ドライバＩＣ２００Ｃのレイアウトは対面図であり、ＬＥＤアレイ１００Ｃのレイアウトは裏面（コモンカソード電極側）からの透視図である。なお、図９において、上記第２の実施形態のドライバＩＣ２００Ｂのレイアウトを示す図７と同じもには同じ符号を付してある。
【０１２８】
本発明の第３の実施形態のドライバＩＣ２００Ｃは、図７のドライバＩＣ２００Ｂにおいて、駆動電極パッド群２２０の両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２の外側に、ダミー電極パッドＤＵＭＭＹ１，ＤＵＭＭＹ２，ＤＵＭＭＹ３，ＤＵＭＭＹ４を設けたことを特徴とするものである。
【０１２９】
ダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４は、駆動電極パッドＤＯ１〜ＤＯ１９２と同じサイズおよび構造（図８の駆動電極パッド２２１と同じＡｌ電極パッド上にＡｕバンプを設けた構造）であり、駆動電極パッド群２２０の両端部の外側に、駆動電極パッドＤＯｉ（ｉは１から１９２までの任意の整数）と同じピッチで配置されている。つまり、ダミー電極ＤＵＭＭＹ１〜ＤＵＭＭＹ４は、駆動電極パッドＤＯ１〜ＤＯ１９２との間に電極配置の周期性を保つことができるように構成されている。
【０１３０】
ＬＥＤアレイ１００Ｃは、図１９のＬＥＤアレイ１００において、アノード電極パッド群１２０の両端部のアノード電極パッドＬＩ１，ＬＩ２，ＬＩ１９１，ＬＩ１９２の外側に、被駆動側ダミー電極パッドＬＤＵＭＭＹ１，ＬＤＵＭＭＹ２，ＬＤＵＭＭＹ３，ＬＤＵＭＭＹ４を設けたものである。
【０１３１】
被駆動ダミー電極パッドＬＤＵＭＭＹ１〜ＬＤＵＭＭＹ４は、アノード電極パッドＬＩ１〜ＬＩ１９２と同じサイズおよび構造（図８のアノード電極パッド１０３と同じＡｌ電極パッドからなる構造）であり、アノード電極パッド群１２０の両端部の外側に、アノード電極パッドＬＩｉと同じピッチで配置されている。つまり、ダミー電極ＤＵＭＭＹ１〜ＤＵＭＭＹ４は、アノード電極パッドＬＩ１〜ＬＩ１９２との間に電極配置の周期性を保つことができるように構成されている。また、被駆動側ダミー電極ＬＤＵＭＭＹ１〜ＬＤＵＭＭＹ４は、それぞれダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４に対応する位置に設けられている。
【０１３２】
図１０はＬＥＤアレイ１００ＣとドライバＩＣ２００ＣとをＡＣＦ接続した場合のドライバＩＣ２００Ｃ上でのＡＣＦ３０３の広がり具合を示す図である。図１０はＬＥＤアレイ１００ＣとドライバＩＣ２００ＣをＡＣＦ接続したあとにＬＥＤアレイ１００Ｃを取り外し、ドライバＩＣ２００Ｃ上に残存しているＡＣＦ３０３を観察した図と考えて良い。また、図１０は従来のドライバＩＣ４００上でのＡＣＦ３０３の広がり具合を示す図２４に対応するものである。
【０１３３】
図１０に示すように、ドライバＩＣ２００Ｃでは、ダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４を設けたことにより、ＡＣＦ３０３は、駆動電極パッド群ＤＯ１〜ＤＯ１９２からなる駆動電極パッド群２２０を完全に被覆しており、駆動電極パッド群２２０の両端部に位置する駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２においても十分に広がっている。
【０１３４】
ドライバＩＣ２００Ｃでは、ダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４は、駆動電極パッドＤＯ１〜ＤＯ１９２との間に電極配置の周期性を保つことができるように構成されているため、両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２の位置と、その他の駆動電極パッドＤＯ３〜ＤＯ１９０の位置において、加熱により軟化したＡＣＦ３０３の流動抵抗の本質的な相違をなくすことができるので、駆動電極パッド群２２０の全域にＡＣＦ３０３を広げることができる。これにより、駆動電極パッド群２２０の両端部に位置する駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２とＬＥＤアレイ１００の対応するアノード電極パッドとを正常にＡＣＦ接続させることができるので、両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２のＡＣＦ接続部における抵抗の増大をなくすことができ、従って駆動電流のドット間ばらつきを小さくすることができる。また、両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，ＤＯ１９２のＡＣＦ接続部におけるオープン不良の発生を低減することができるので、ドライバＩＣ２００ＣとＬＥＤアレイ１００からなるチップモジュールの製造歩留まりを向上させることできる。
【０１３５】
このように第３の実施形態によれば、駆動電極パッド群２２０の両端部の駆動電極パッドＤＯ１，ＤＯ２，ＤＯ１９１，Ｄ０１９２の外側に駆動電極パッドＤＯｉと同じサイズおよび構造のダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４を駆動電極パッド群２２０と同じピッチで設けたことにより、駆動電流のドット間ばらつきを小さくすることができる。また、ドライバＩＣ２００ＣとＬＥＤアレイからなるチップモジュールの製造歩留まりを向上させることできる。
【０１３６】
なお、上記第３の実施形態において、ドライバＩＣ２００ＣにＡＣＦ接続されるＬＥＤアレイは、被駆動側ダミー電極パッドを設けていないＬＥＤアレイ１００（図１９参照）であっても良い。
【０１３７】
第４の実施形態
図１１は本発明の第４の実施形態のドライバＩＣ２００Ｄのレイアウト図である。なお、図１１において、上記第３の実施形態のドライバＩＣ２００Ｃのレイアウトを示す図９と同じもには同じ符号を付してある。また、図１１には、ドライバＩＣ２００ＤにＡＣＦ接続されるＬＥＤアレイ１００Ｄのレイアウト図も示してある。ドライバＩＣ２００Ｄのレイアウトは対面図であり、ＬＥＤアレイ１００Ｄのレイアウトは裏面（コモンカソード電極側）からの透視図である。
【０１３８】
ドライバＩＣ２００Ｄは、図９のＬＥＤ２００Ｃにおいて、検査用パッドＥＭ１，ＥＭ２（電源電極パッド２３１Ｂ），ＥＭ３，ＥＭ４（電源電極パッド２３１Ｂ）を設け、ダミー電極パッドＤＵＭＭＹ１を検査用パッドＥＭ１に接続し、ダミー電極パッドＤＵＭＭＹ２を検査用パッドＥＭ２（電源電極２３０Ｂ）に接続し、ダミー電極パッドＤＵＭＭＹ３を検査用パッドＥＭ３に接続し、ダミー電極パッドＤＵＭＭＹ４を検査用パッドＥＭ４（電源電極２３０Ｂ）に接続したものである。
【０１３９】
検査用パッドＥＭ１〜ＥＭ４は、入力電極パッド群２１０の両外側に配置されている。なお、ここでは、検査用パッドＥＭ２およびＥＭ４としてそれぞれ電源電極パッド２３１Ｂを用いるが、検査用パッドＥＭ２およびＥＭ４を、電源電極パッド２３１Ｂとは別に設けても良い。この場合には、ダミー電極パッドＤＵＭＭＹ２およびＤＵＭＭＹ４は、別に設けた検査用パッドＥＭ２およびＥＭ４にそれぞれ接続される。
【０１４０】
ＬＥＤアレイ１００Ｄは、図９のＬＥＤ１００Ｃにおいて、ドライバＩＣ２００Ｄのダミー電極パッドＤＵＭＭＹ１およびＤＵＭＭＹ２に対応する被駆動側ダミー電極パッドＬＤＵＭＭＹ１とＬＤＵＭＭＹ２を接続し、またドライバＩＣ２００Ｄのダミー電極パッドＤＵＭＭＹ３およびＤＵＭＭＹ４に対応する被駆動側ダミー電極パッドＬＤＵＭＭＹ３とＬＤＵＭＭＹ４を接続したものである。
【０１４１】
ＬＥＤアレイ１００ＤとドライバＩＣ２００ＤとをＡＣＦ接続したチップモジュール（断面図は図８参照）において、検査用パッドＥＭ１はダミー電極パッドＤＵＭＭＹ１に接続されており、ダミー電極パッドＤＵＭＭＹ１はＡＣＦ接続部を介して被駆動側ダミー電極パッドＬＤＵＭＭＹ１に接続され、被駆動側ダミー電極パッドＬＤＵＭＭＹ１は被駆動側ダミー電極パッドＬＤＵＭＭＹ２に接続されており、被駆動側ダミー電極パッドＬＤＵＭＭＹ２はＡＣＦ接続部を介してダミー電極パッドＤＵＭＭＹ２に接続され、ダミー電極パッドＤＵＭＭＹ２は検査用パッドＥＭ２（電源電極パッド２３１Ｂ）に接続されている。従って、検査用パッドＥＭ１は、検査用パッドＥＭ２（電源電極パッド２３１Ｂ）に接続されることになる。
【０１４２】
同様に、検査用パッドＥＭ３は、ダミー電極パッドＤＵＭＭＹ３と被駆動側ダミー電極パッドＬＤＵＭＭＹ３のＡＣＦ接続部およびダミー電極パッドＤＵＭＭＹ４と被駆動側ダミー電極パッドＬＤＵＭＭＹ４のＡＣＦ接続部を介し、検査用パッドＥＭ４（電源電極パッド２３０Ｂ）に接続されることになる。
【０１４３】
従来、ＬＥＤアレイ１００とドライバＩＣ４００とをＡＣＦ接続したチップモジュール（図２０等参照）は、製造されたあとに、以下に説明するように単品検査されていた。
【０１４４】
まず、ドライバＩＣ４００の入力電極パッドにプロービングして、ＬＥＤアレイ１００のそれぞれのドット（ＬＥＤ）を個別に駆動するのに必要な信号を入力し、それぞれのドットを個別に発光させ、その発光パワーを光パワーメータにて測定する。そして、光パワーのドット間ばらつきが許容範囲外にあるものを不良品としてリジェクトする。この単品検査により、チップモジュールをＬＥＤヘッドのプリント配線板に搭載する前に、不良品モジュールをリジェクトすることができるので、１個の不良モジュールをプリント配線板に搭載したことにより、複数のチップモジュールを搭載したプリント配線板全体が不良となる恐れがなくなる。
【０１４５】
また、それぞれのチップモジュールの平均光パワーを計算し、複数のグループにランク分けする。そして、同一ランクに属するチップモジュールのみをプリント配線板に搭載するようにする。これにより、ＬＥＤヘッドにおいて、隣接するチップモジュールの発光パワーの相違による印刷品位の低下を防止している。
【０１４６】
しかし、上記従来の単品検査では、ＬＥＤの発光パワーの測定結果に基づいて良否を判別するため、リジェクトされた不良モジュールが、ＬＥＤアレイ１００単品での製造ばらつきによる発光パワー変動によるものか、ドライバＩＣ４００単品の製造ばらつきによる駆動電流のばらつきによるものか、チップモジュール製造時のＡＣＦ接続抵抗の増大（ＬＥＤアレイ１００のアノード電極パッドＬＩｉとドライバＩＣ４００の駆動電極パッドＤＯｉの間のＡＣＦ接続部の抵抗の増大）による駆動電流のばらつきによるものか、判別することが困難なものであった。
【０１４７】
もしも、ＡＣＦ接続抵抗値の増大が疑われる場合には、従来技術による外部から直接にＡＣＦ接続抵抗を測定することは困難であり、チップモジュールからＬＥＤアレイ１００を取り外し、ドライバＩＣ４００上に残存するＡＣＦを外観検査し、ドライバＩＣ４００の駆動電極パッドのＡｕバンプ上に載った導電性粒子の個数を計数して、間接的にＡＣＦ接続抵抗値を推定するという破壊検査をするしかなかった。
【０１４８】
ＬＥＤアレイ１００ＤとドライバＩＣ２００Ｄからなるチップモジュールでは、ドライバＩＣ２００Ｄのアレイ搭載領域外のプロービング可能な位置に設けた検査用パッドＥＭ１とＥＭ２および検査用パッドＥＭ３とＥＭ４が、それぞれ２個所のＡＣＦ接続部（ダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４と被駆動側ダミー電極パッドＬＤＵＭＭＹ１〜ＬＤＵＭＭＹ４とのＡＣＦ接続部）を介して接続されることになるので、検査用パッドＥＭ１とＥＭ２の間および検査用パッドＥＭ３とＥＭ４の間の抵抗を測定することにより、駆動電極パッドＤＯｉとアノード電極パッドＬＩｉとのＡＣＦ接続部の良否を非破壊検査で判別することができる。
【０１４９】
このように第４の実施形態によれば、ダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４を設けたことにより、駆動電流のドット間ばらつきを小さくすることができ、チップモジュールの製造歩留まりを向上させることできるとともに、検査用パッドＥＭ１〜ＥＭ４を設け、チップモジュールを構成したときに検査用パッドＥＭ１とＥＭ２の間および検査用パッドＥＭ３とＥＭ４の間がＡＣＦ接続部を介してそれぞれ接続するように、ドライバＩＣ２００Ｄのダミー電極パッドＤＵＭＭＹ１〜ＤＵＭＭＹ４およびＬＥＤアレイ１００Ｄに設けた被駆動側ダミー電極パッドＬＤＵＭＭＹ１〜ＬＤＵＭＭＹ４を接続したことにより、駆動電極パッドＤＯｉとアノード電極パッドＬＩｉとのＡＣＦ接続部の良否を非破壊検査で判別することができる。
【０１５０】
なお、上記第１ないし第４の実施形態では、ＬＥＤドライバＩＣに本発明のドライバＩＣを適用した場合について説明したが、本発明のドライバＩＣは、サーマルプリンタにおける発熱抵抗体群を駆動するドライバＩＣ、表示装置における表示素子群を駆動するドライバＩＣにも適用することができる。
【０１５１】
【発明の効果】
以上説明したように本発明のドライバＩＣによれば、電源電極上にＮ個の電源電極パッドを設ける場合に、チップの長辺の長さを１とするとき、第ｎの電源電極パッドを、チップの一方の短辺から（２ｎ−１）／（２Ｎ）の位置に配置することにより、駆動電流のドット間ばらつきを最小にすることができるという効果がある。
【０１５２】
また、本発明の他のドライバＩＣによれば、電源電極にＡｕ電極層を設けたことにより、電源電極のシート抵抗を低減することがでるので、駆動電流のドット間ばらつきを低減することができるという効果がある。
【０１５３】
また、本発明の他のドライバＩＣによれば、駆動電極パッド群２２０の両端部の外側に駆動電極パッドと同じサイズおよび構造のダミー電極パッドを電極パッド群と同じピッチで設けたことにより、駆動電流のドット間ばらつきを小さくすることができるという効果がある。また、ドライバＩＣとＬＥＤアレイからなるチップモジュールの製造歩留まりを向上させることできるという効果がある。
【０１５４】
また、本発明の他のドライバＩＣによれば、ダミー電極パッドを設けたことにより、駆動電流のドット間ばらつきを小さくすることができ、チップモジュールの製造歩留まりを向上させることできるとともに、第１ないし第４の検査用パッドを設け、チップモジュールを構成したときに第１の検査用パッドと第２の検査用パッドの間および第３の検査用パッドと第４の検査用パッドの間がＡＣＦ接続部を介してそれぞれ接続するように、ドライバＩＣのダミー電極パッドおよびＬＥＤアレイに設けた被駆動側ダミー電極パッドを接続したことにより、駆動電極パッドとアノード電極パッドとのＡＣＦ接続部の良否を非破壊検査で判別することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のドライバＩＣのレイアウト図である。
【図２】本発明の第１の実施形態のドライバＩＣにおける電源電極パッドおよび電源電極の等価回路図である。
【図３】本発明の第１の実施形態のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極における電位分布を示す図である（電源電極パッドを２個設けた場合）。
【図４】本発明の第１の実施形態のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である（電源電極パッドを２個設けた場合）。
【図５】本発明の第１の実施形態のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極における電位分布を示す図である（電源電極パッドを３個設けた場合）。
【図６】本発明の第１の実施形態のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である（電源電極パッドを３個設けた場合）。
【図７】本発明の第２の実施形態のドライバＩＣのレイアウト図である。
【図８】本発明の第２の実施形態のドライバＩＣの断面構造図である。
【図９】本発明の第３の実施形態のドライバＩＣのレイアウト図である。
【図１０】本発明の第３の実施形態のドライバＩＣ上でのＡＣＦの広がり具合を示す図である。
【図１１】本発明の第４の実施形態のドライバＩＣのレイアウト図である。
【図１２】電子写真プリンタのブロック構成図である。
【図１３】電子写真プリンタにおける駆動タイミング図である。
【図１４】電子写真プリンタにおけるＬＥＤヘッドの回路構成図である。
【図１５】電子写真プリンタにおけるＬＥＤヘッドのブロック構成図である。
【図１６】ドライバＩＣにおけるプリバッファ回路および制御電圧発生回路の内部構成回路図である。
【図１７】ＬＥＤヘッドにおけるそれぞれのＬＥＤの発光強度の一例を示す図である。
【図１８】ＬＥＤヘッドの構造を示す斜視図である。
【図１９】従来のドライバＩＣのレイアウト図である。
【図２０】ＬＥＤアレイと従来のドライバＩＣとをＡＣＦ接続してなるモジュールの断面構造図である。
【図２１】従来のドライバＩＣにおける電源電極パッドおよび電源電極およびの等価回路図である。
【図２２】従来のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときの電源電極にける電位分布を示す図である。
【図２３】従来のドライバＩＣとＬＥＤアレイからなるチップモジュールにおいて全ＬＥＤを同時に発光させたときのそれぞれのＬＥＤの駆動電流を示す図である。
【図２４】従来のＬＥＤドライバＩＣ上でのＡＣＦの広がり具合を示す図である。
【符号の説明】
１００，１００Ｃ，１００Ｄ ＬＥＤアレイ、 １０３，ＬＩ１〜ＬＩ１９２アノード電極パッド、 １２０ アノード電極パッド群、 ２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ ドライバＩＣ、 ２０５ 駆動トランジスタ群、 ２２０ 駆動電極パッド群、 ２２１，ＤＯ１〜ＤＯ１９２ 駆動電極パッド、 ２２１ｂ Ａｕバンプ、 ２３０，２３０Ｂ 電源電極、 ２３０ＢｂＡｕ電極層、 ２３１，２３１Ｂ 電源電極パッド、 ３０３ ＡＣＦ、 ＤＵＭＭＹ１〜ＤＵＭＭＹ４ ダミー電極パッド、 ＥＭ１〜ＥＭ４ 検査用パッド、 ＬＤ１〜ＬＤ４９９２ ＬＥＤ、 ＤＵＭＭＹ１〜ＤＵＭＭＹ４ 被駆動側ダミー電極パッド。
Claims (6)
- 複数の駆動素子をチップ化したドライバＩＣにおいて、
前記複数の駆動素子をチップの長辺方向に配列してなる駆動素子群と、
前記駆動素子群に沿ってチップの両短辺側端部まで延び、前記複数の駆動素子にそれぞれ電源を供給する電源電極層と、
外部から前記電源を供給するために前記電源電極層上に設けられた電源電極部と、
前記駆動素子を対応する被駆動素子にそれぞれ接続するための複数の駆動電極部を、チップの一方の長辺に沿って配列した電極部群と
を有し、
前記被駆動素子をチップ化した被駆動ＩＣが、チップの前記電極部群側の長辺に沿った被駆動ＩＣ搭載領域にＡＣＦ（異方導電性フィルム）接続され、
前記電極部群は、Ａｕ（金）バンプを設けたものであり、
前記電源電極層上に、チップの両短辺側端部まで延びるとともに、該Ａｕバンプの高さと同じ厚さであって、ＡＣＦをせき止める高さを有するＡｕ電極層を有する
ことを特徴とするドライバＩＣ。 - 前記駆動素子群が、前記電極部群に沿って配置され、
前記電源電極層が、前記駆動素子群に沿ってチップの両短辺側端部まで延び、さらにそこからチップの両短辺に沿って他方の長辺側端部まで延びたＡｕ電極層を有し、
前記電源電極部が、前記Ａｕ電極層の前記長辺側端部まで延びた両端部に設けられている
ことを特徴とする請求項１記載のドライバＩＣ。 - 前記電極部群の両端部の外側に前記電極部群と同じピッチでそれぞれ少なくとも１個ずつ配置された、前記駆動電極部と同じサイズおよび構造のダミー電極部をさらに備えたことを特徴とする請求項１記載のドライバＩＣ。
- 被駆動ＩＣに配列された複数の被駆動素子をそれぞれ個別に駆動するための複数の駆動素子をチップ化し、このチップに前記被駆動ＩＣがＡＣＦ接続される請求項１記載のドライバＩＣにおいて、
前記電極部群の両端部の外側に前記電極部群と同じピッチでそれぞれ複数個ずつ配置された、前記駆動電極部と同じサイズおよび構造のダミー電極部と、
チップの被駆動ＩＣ搭載領域外に配置され、前記電極部群の一方の端部の外側に配置された第１のダミー電極部に接続された第１の検査用電極部と、
チップの被駆動ＩＣ搭載領域外に配置され、前記電極部群の一方の端部の外側に配置された第２のダミー電極部に接続された第２の検査用電極部と、
チップの被駆動ＩＣ搭載領域外に配置され、前記電極部群の他方の端部の外側に配置された第３のダミー電極部に接続された第３の検査用電極部と、
チップの被駆動ＩＣ搭載領域外に配置され、前記電極部群の他方の端部の外側に配置された第４のダミー電極部に接続された第４の検査用電極部と
を備え、
前記複数の駆動電極部に対応する位置に前記複数の駆動素子をそれぞれ前記被駆動素子に接続するための複数の被駆動電極部を設け、前記第１ないし第４のダミー電極部に対応する位置にそれぞれ第１ないし第４の被駆動側ダミー電極部を設け、前記第１の被駆動側ダミー電極部と前記第２の被駆動側ダミー電極部の間および前記第３の被駆動側ダミー電極部と前記第４の被駆動側ダミー電極部の間をそれぞれ接続した被駆動ＩＣが、チップの前記電極部群側の長辺に沿った被駆動ＩＣ搭載領域にＡＣＦ接続されたときに、前記第１の検査用電極部と前記第２の検査用電極部の間および前記第３の検査用電極部と前記第４の検査用電極部の間が、それぞれＡＣＦ接続部を介して接続されるようにした
ことを特徴とするドライバＩＣ。 - 前記第２および第４のダミー電極部ならびに前記第２および第４の検査用電極部が、前記電源電極層に接続されていることを特徴とする請求項４記載のドライバＩＣ。
- 前記被駆動素子が、ＬＥＤであることを特徴とする請求項１ないし５のいずれかに記載のドライバＩＣ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27462198A JP3784177B2 (ja) | 1998-09-29 | 1998-09-29 | ドライバｉｃ |
| US09/407,323 US6194960B1 (en) | 1998-09-29 | 1999-09-28 | Driver IC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27462198A JP3784177B2 (ja) | 1998-09-29 | 1998-09-29 | ドライバｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000103111A JP2000103111A (ja) | 2000-04-11 |
| JP3784177B2 true JP3784177B2 (ja) | 2006-06-07 |
Family
ID=17544283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27462198A Expired - Fee Related JP3784177B2 (ja) | 1998-09-29 | 1998-09-29 | ドライバｉｃ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6194960B1 (ja) |
| JP (1) | JP3784177B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633322B2 (en) * | 2000-05-29 | 2003-10-14 | Kyocera Corporation | Light emitting element array, optical printer head using the same, and method for driving optical printer head |
| JP3761416B2 (ja) * | 2001-05-02 | 2006-03-29 | 株式会社沖データ | アレイ状素子駆動回路、アレイ状素子駆動ヘッド、発光素子アレイ駆動回路、発光素子アレイヘッド、及び画像記録装置 |
| JP2003068806A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| TWI292836B (ja) * | 2001-10-31 | 2008-01-21 | Chi Mei Optoelectronics Corp | |
| JP2004207325A (ja) | 2002-12-24 | 2004-07-22 | Oki Data Corp | 半導体装置 |
| JP4179866B2 (ja) * | 2002-12-24 | 2008-11-12 | 株式会社沖データ | 半導体複合装置及びｌｅｄヘッド |
| JP4841812B2 (ja) * | 2003-06-27 | 2011-12-21 | ローム株式会社 | 有機ｅｌ駆動回路 |
| US7286147B2 (en) | 2003-11-05 | 2007-10-23 | Seiko Epson Corporation | Line head and image forming device using the same |
| KR101022278B1 (ko) * | 2003-12-15 | 2011-03-21 | 삼성전자주식회사 | 구동 칩 및 이를 갖는 표시장치 |
| JP4982663B2 (ja) * | 2004-06-25 | 2012-07-25 | 京セラ株式会社 | 表示パネル用ドライバ手段および画像表示装置 |
| JP2006043987A (ja) * | 2004-08-03 | 2006-02-16 | Seiko Epson Corp | 露光ヘッド |
| JP4595432B2 (ja) * | 2004-08-03 | 2010-12-08 | セイコーエプソン株式会社 | 露光ヘッドおよびそれを用いた画像形成装置 |
| US7411601B2 (en) | 2004-08-03 | 2008-08-12 | Seiko Epson Corporation | Exposure head |
| KR100574368B1 (ko) * | 2004-09-30 | 2006-04-27 | 엘지전자 주식회사 | 데이터 집적회로 및 이를 이용한 플라즈마 디스플레이패널의 구동장치 |
| JP2007287842A (ja) * | 2006-04-14 | 2007-11-01 | Ricoh Co Ltd | 半導体装置 |
| JP5317419B2 (ja) * | 2007-03-07 | 2013-10-16 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置 |
| JP4523016B2 (ja) * | 2007-05-22 | 2010-08-11 | 株式会社沖データ | 駆動回路、ｌｅｄヘッドおよび画像形成装置 |
| TWI347020B (en) * | 2007-09-21 | 2011-08-11 | Universal Scient Ind Shanghai | Multi-wavelength light-emitting module |
| US20090107951A1 (en) * | 2007-10-30 | 2009-04-30 | Ming-Che Wu | Method of packaging an LED array module |
| FR2927410B1 (fr) * | 2008-02-13 | 2010-04-09 | Solios Carbone | Obturateur a joint d'etancheite peripherique gonflable et systeme d'obturation le comportant pour lucarne de four a chambres |
| CN102067725B (zh) * | 2008-06-18 | 2014-02-19 | 皇家飞利浦电子股份有限公司 | 具有分配电路的驱动器布置 |
| JP4847995B2 (ja) * | 2008-10-17 | 2011-12-28 | 株式会社沖データ | 駆動回路、光プリントヘッド及び画像形成装置 |
| JP2010210303A (ja) * | 2009-03-09 | 2010-09-24 | Renesas Electronics Corp | 導通検査装置及び導通検査方法 |
| JP5249099B2 (ja) * | 2009-03-19 | 2013-07-31 | 株式会社沖データ | 駆動装置 |
| DE102010032834B4 (de) | 2010-07-30 | 2023-05-25 | Pictiva Displays International Limited | Optoelektronische Vorrichtung und Verfahren zu deren Herstellung |
| JP6260167B2 (ja) * | 2013-09-25 | 2018-01-17 | 沖電気工業株式会社 | 光電融合モジュール |
| CN110517625B (zh) * | 2019-07-16 | 2020-10-09 | 江西璇林科技有限公司 | 一种优化led透明屏显示效率的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148827A (ja) * | 1989-11-06 | 1991-06-25 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JP2845719B2 (ja) * | 1993-04-12 | 1999-01-13 | 沖電気工業株式会社 | ドライバｉｃ |
| JPH08288462A (ja) * | 1995-04-14 | 1996-11-01 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5828400A (en) * | 1995-12-28 | 1998-10-27 | Eastman Kodak Company | Method for constructing a light-emitting diode printhead with a multiple DPI resolution driver IC |
-
1998
- 1998-09-29 JP JP27462198A patent/JP3784177B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-28 US US09/407,323 patent/US6194960B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6194960B1 (en) | 2001-02-27 |
| JP2000103111A (ja) | 2000-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3784177B2 (ja) | ドライバｉｃ | |
| US5317344A (en) | Light emitting diode printhead having improved signal distribution apparatus | |
| JP3732345B2 (ja) | 駆動回路、ｌｅｄヘッド及びプリンタ | |
| JPH10332494A (ja) | 温度検出回路、駆動装置及びプリンタ | |
| JP2807910B2 (ja) | 発光素子アレイ | |
| US8390657B2 (en) | Driver circuit, optical print head, and image forming apparatus | |
| US5734406A (en) | Driver IC, a print head having the driver IC and a printer including the print head | |
| JPH10211732A (ja) | ヘッド及びその実装方法 | |
| JP2002248805A (ja) | プリントヘッド及び画像形成装置 | |
| JP4550958B2 (ja) | 駆動回路 | |
| US8723903B2 (en) | Drive device, LED array, LED head, and image forming apparatus provided therewith | |
| US6717604B2 (en) | Array driving circuit with control voltage adjusted at both ends, and array head using same | |
| JP4681344B2 (ja) | 駆動回路、プリントヘッド、及びそれを用いた画像形成装置 | |
| JP7230666B2 (ja) | サーマルプリントヘッド用のドライバｉｃ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン | |
| JP2007223166A (ja) | 自己走査型発光素子アレイを用いた光書込みヘッドの駆動方法 | |
| JP2022096963A (ja) | 露光ヘッド及び画像形成装置 | |
| US5874984A (en) | Optical character generator for an electrographic printer | |
| JP4128286B2 (ja) | Ｌｅｄプリントヘッドの製造方法及び電子写真プリンタ | |
| JP2002086791A (ja) | 光書込みヘッド | |
| JP5582733B2 (ja) | 半導体装置及び画像形成装置 | |
| JP6468920B2 (ja) | 発光駆動回路及び画像形成装置 | |
| JP3203416B2 (ja) | サーマルプリントヘッド | |
| JPH0557956A (ja) | プリントヘツドおよびこれを利用したプリンタ | |
| JP5479290B2 (ja) | 光プリントヘッド及び画像形成装置 | |
| JP6457325B2 (ja) | 発光素子駆動システム及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |