JP5582733B2 - 半導体装置及び画像形成装置 - Google Patents

Description

本発明は、被駆動素子の群、例えば光源に発光ダイオード（Light Emitting Diode、以下「ＬＥＤ」という。）を用いた画像形成装置におけるＬＥＤの列、サーマルプリンタにおける発熱抵抗体の列、表示装置における表示素子の列を選択的に且つサイクリックに駆動する半導体装置と、これを用いた電子写真プリンタ等の画像形成装置に関するものである。

従来、例えば、下記の特許文献１等に記載されているように、電子写真プリンタ等の画像形成装置には、発光素子を多数配列させて露光部を形成したものがある。発光素子としては、ＬＥＤの他、有機エレクトロルミネッセンス（Electroluminescence、以下「ＥＬ」という。）、発光サイリスタ等が用いられる。

ＬＥＤを用いたものでは、駆動回路とＬＥＤとが１対１、もしくは１対Ｎ（但し、Ｎ＞１）に対応するように設けられ、そのＬＥＤのアノード端子（以下単に「アノード」という。）及びカソード端子（以下単に「カソード」という。）の間に電流を流すか否かにより、発光／非発光の状態を切り替えている。発光状態におけるＬＥＤの光出力は、これを駆動する駆動回路における駆動電流値により決まるものであり、この駆動電流値を調整することで、露光部への露光エネルギー量を調整するようにしている。

又、駆動回路として、ＭＯＳ（Meta1 0xide Semiconductor）トランジスタを飽和領域で動作させることで定電流特性を持たせ、ＬＥＤの定電流駆動を行うものがある。ここで、ＭＯＳトランジスタを飽和領域で動作させるため、ＭＯＳトランジスタのゲート端子（以下単に「ゲート」という。）及びソース端子（以下単に「ソース」という。）の間に所定の制御電圧値を印加させ、この制御電圧値を演算増幅器を含む制御回路により発生させることができる。制御回路に対する駆動電流値を指令するための基準電圧を与えることを目的として、画像形成装置には基準電圧発生回路が設けられている。基準電圧発生回路は、駆動回路とは別に作られたものを実装している。

特開２００９−６５６１６号公報

しかしながら、従来の半導体装置及びこれを用いた画像形成装置では、次のような課題があった。

駆動回路や基準電圧発生回路のような半導体装置は、半導体製造技術を用いてモノリシック集積回路（Integrated Circuit、以下「ＩＣ」という。）によりウェハに形成される。この際、製造プロセスが支障なく行われたか否かを確認するため、ＩＣ完成後にトランジスタ特性等を測定する必要から、ウェハの所定位置にＴＥＧ（Test Element Group）と呼ばれるモニタ用チップを多数配置することが通例である。しかし、ＴＥＧチップは、トランジスタ特性等の確認後には不要となって廃棄されることになるので、資源の無駄である上、地球環境保護を重視する立場から言えば、到底許容することのできないものであった。

本発明のうちの第１の発明の半導体装置は、駆動回路がそれぞれ搭載された複数の駆動回路チップと、前記複数の駆動回路チップにそれぞれ搭載された前記駆動回路の各々を駆動するために、前記駆動回路の各々に共通に使用される信号を出力する付帯回路と、前記複数の駆動回路チップにそれぞれ搭載された前記駆動回路の各々をモニタするためのモニタ素子と、を有し、前記付帯回路と前記モニタ素子とが同一のモニタチップ上に搭載されていることを特徴とする。

第２の発明の半導体装置は、第１の発明の半導体装置と略同様に、付帯回路とモニタ素子とが同一のモニタチップ上に搭載され、駆動回路チップとモニタチップとが、略等しいサイズに形成されていることを特徴とする。

第３の発明の半導体装置は、ウェハ上に、モノリシックに集積された駆動回路が複数搭載された半導体装置であって、駆動回路チップと、モニタ素子が搭載され、前記駆動回路と略等しいサイズに形成されたモニタチップとを含み、前記モニタチップ上に、前記駆動回路の付帯回路が搭載され、前記モニタチップには、前記駆動回路チップの端子パッドと略対応する位置に端子パッドが設けられていることを特徴とする。

第４の発明の画像形成装置は、前記第１〜第３の発明のいずれか１つの半導体装置を有することを特徴とする。

本発明のうちの第１の発明の半導体装置によれば、従来、モニタチップを用いて回路特性を測定した後には不要となるモニタチップを廃棄している。これに対し、この第１の発明では、複数の回路チップに搭載された駆動回路の各々を駆動するための付帯回路と、複数の回路チップに搭載された駆動回路の各々をモニタするためのモニタ素子とを、同一のモニタチップ上に搭載しているので、回路特性の測定後においても、モニタチップを廃棄することなく、有効に活用することができる。

第２の発明の半導体装置によれば、駆動回路チップとモニタチップとが略等しいサイズに形成されている。これにより、例えば、被駆動素子ヘッド等を実装するときのダイスボンド（固着）工程において、駆動回路チップとモニタチップを搭載するときに、同一のピックアップコレットを用いることが可能となり、同じダイスボンディング装置を用いて両者を順次搭載することが可能となる。そのため、従来２回に分けてダイスボンディングしていた工程が１回に削減でき、製造コストの大幅な削減が可能となる。

第３の発明の半導体装置によれば、駆動回路チップの端子パッドと略対応する位置に、モニタ素子の端子パッドを設けている。これにより、ウェハのプロービング試験を１回の工程で行うことが可能となって、その試験のためのプローブカードを用意する必要が無くなる。そのため、従来のような２回に分けてプロービング試験を行うといった工程上の無駄を無くすることができ、併せて製造コストの大幅な削減が可能となる。

第４の発明の画像形成装置によれば、前記発明の半導体装置を有しているので、スペース効率及び光取り出し効率に優れた高品質の画像形成装置を提供することができる。

図１は本発明の実施例１におけるドライバ１Ｃ１００を製造するとき、これに用いられるウェハ上へのチップの配置を示す図である。 図２は本発明の実施例１における画像形成装置を示す概略の構成図である。 図３は図２の画像形成装置１におけるプリンタ制御回路の構成を示すブロック図である。 図４は図３中のＬＥＤヘッド１３の構成を示す概略の断面図である。 図５は図４のＬＥＤヘッド１３の回路構成を示すブロック図である。 図６は図４中のＬＥＤヘッド基板ユニットを示す構成図である。 図７は図６中のチップ状のドライバＩＣ１００（＝１００−１，１００−２，・・・）における構成を示す平面図である。 図８は図５中の基準電圧発生回路１１０を示す回路図である。 図９は図５のＬＥＤヘッド１３における動作を示すタイムチャートである。 図１０は図１中のチップのピックアップ工程を模式的に示す図である。 図１１は従来と本発明の実施例２のドライバＩＣウェハにおけるドライバＩＣ及びＴＥＧチップの構成を示す模式的な平面図である。 図１２は実施例１、２の変形例を示すもので、ドライバ１Ｃ１００を製造するとき、これに用いられるウェハ上へのチップの配置を示す図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の画像形成装置）
図２は、本発明の実施例１における画像形成装置を示す概略の構成図である。

この画像形成装置１は、発光素子（例えば、ＬＥＤ）を用いた被駆動素子ヘッド（例えば、ＬＥＤヘッド）が搭載された電子写真カラープリンタであり、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）及びシアン（Ｃ）の各色の画像を各々に形成する４個のプロセスユニット１０−１〜１０−４を有し、これらが記録媒体（例えば、用紙）２０の搬送経路の上流側から順に配置されている。各プロセスユニット１０−１〜１０−４の内部構成は共通しているため、例えば、マゼンタのプロセスユニット１０−３を例にとり、これらの内部構成を説明する。

プロセスユニット１０−３には、像担持体としての感光体ドラム１１が図２中の矢印方向に回転可能に配置されている。感光体ドラム１１の周囲には、この回転方向上流側から順に、感光体ドラム１１の表面に電荷を供給して帯電させる帯電装置１２と、帯電された感光体ドラム１１の表面に選択的に光を照射して静電潜像を形成する露光装置（例えば、ＬＥＤヘッド）１３が配設されている。更に、静電潜像が形成された感光体ドラム１１の表面に、マゼンタ（所定色）のトナーを付着させて顕像を発生させる現像器１４と、感光体ドラム１１上のトナーの顕像を転写した際に残留したトナーを除去するクリーニング装置１５が配設されている。なお、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギア等を経由して動力が伝達され回転する。

画像形成装置１の下部には、用紙２０を堆積した状態で収納する用紙カセット２１が装着され、その上方に、用紙２０を１枚ずつ分離させて搬送するためのホッピングローラ２２が配設されている。用紙２０の搬送方向におけるホッピングローラ２２の下流側には、ピンチローラ２３，２４と共に用紙２０を挟持することによってこの用紙２０を搬送する搬送ローラ２５と、用紙２０の斜行を修正し、プロセスユニット１０−１に搬送するレジストローラ２６とが配設されている。これらのホッピングローラ２２、搬送ローラ２５及びレジストローラ２６は、図示しない駆動源からギア等を経由して動力が伝達され回転する。

プロセスユニット１０−１〜１０−４の各感光体ドラム１１に対向する位置には、それぞれ半導電性のゴム等によって形成された転写器２７が配設されている。各転写器２７には、感光体ドラム１１上に付着されたトナーによる顕像を用紙２０に転写する転写時に、各感光体ドラム１１の表面電位とこれら各転写器２７の表面電位に電位差を持たせるための電位が印加されている。

プロセスユニット１０−４の下流には、定着器２８が配設されている。定着器２８は、ヒータを内蔵した加熱ローラとバックアップローラとを有し、用紙２０上に転写されたトナーを加圧・加熱することによって定着する装置であり、この下流に、排出ローラ２９，３０、排出部のピンチローラ３１，３２、及び用紙スタッカ部３３が設けられている。排出ローラ２９，３０は、定着器２８から排出された用紙２０を、排出部のピンチローラ３１，３２と共に挟持し、用紙スタッカ部３３に搬送する。これら定着器２８及び排出ローラ２９等は、図示しない駆動源からギア等を経由して動力が伝達されて回転する。

このように構成される画像記録装置１は、次のように動作する。
先ず、用紙カセット２１に堆積した状態で収納されている用紙２０が、ホッピングローラ２２によって、上から１枚ずつ分離されて搬送される。続いて、この用紙２０は、搬送ローラ２５、レジストローラ２６及びピンチローラ２３，２４に挟持されて、プロセスユニット１０−１の感光体ドラム１１と転写器２７の間に搬送される。その後、用紙２０は、感光体ドラム６１及び転写器２７に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム１０−１の回転によって搬送される。同様にして、用紙２０は、順次プロセスユニット１０−２〜１０−４を通過し、その通過過程で、各ＬＥＤヘッド１３により形成された静電潜像を各現像器１４によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。

このようにして記録面上に各色のトナー像が重ね合わされた後、定着器２８によってトナー像が定着された用紙２０は、排出ローラ２９，３０及びピンチローラ３１，３２に挟扶持されて、画像形成装置１の外部の用紙スタッカ部３３に排出される。以上の過程を経て、カラー画像が用紙２０上に形成される。

（プリンタ制御回路）
図３は、図２の画像形成装置１におけるプリンタ制御回路の構成を示すブロック図である。

このプリンタ制御回路は、画像形成装置１における印字部の内部に配設された印刷制御部４０を有している。印刷制御部４０は、マイクロプロセッサ、読み出し専用メモリ（ＲＯＭ）、随時読み書き可能なメモリ（ＲＡＭ）、信号の入出力を行う入出力ポート、タイマ等によって構成され、図示しない画像処理部からの制御信号ＳＧｌ、及びビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によって画像形成装置全体をシーケンス制御して印刷動作を行う機能を有している。

印刷制御部４０には、プロセスユニット１０−１〜１０−４の４個のＬＥＤヘッド１３、定着器２８のヒータ２８ａ、ドライバ４１，４３、用紙吸入口センサ４５、用紙排出口センサ４６、用紙残量センサ４７、用紙サイズセンサ４８、定着器用温度センサ４９、帯電用高圧電源５０、及び転写用高圧電源５１等が接続されている。ドライバ４１には現像・転写プロセス用モータ（ＰＭ）４２が、ドライバ４３には用紙送りモータ（ＰＭ）４４が、帯電用高圧電源５０には現像器１４が、転写用高圧電源５１には転写器２７が、それぞれ接続されている。

このような構成のプリンタ制御回路では、次のように動作する。
印刷制御部４０は、画像処理部からの制御信号ＳＧｌによって印刷指示を受信すると、先ず、温度センサ４９によって定着器２８内のヒータ２８ａが使用可能な温度範囲にあるか否かを検出し、温度範囲になければヒータ２８ａに通電し、使用可能な温度まで定着器２８を加熱する。次に、ドライバ４１を介して現像・転写プロセス用モータ４２を回転させ、同時にチャージ信号ＳＧＣによって帯電用高圧電源５０をオンにし、現像器１４の帯電を行う。

そして、セットされている図２中の用紙２０の有無及び種類が用紙残量センサ４７、用紙サイズセンサ４８によって検出され、その用紙２０に合った用紙送りが開始される。ここで、用紙送りモータ４４には図示しない遊星ギア機構が接続され、ドライバ４３を介して双方向に回転させることが可能になっている。これにより、用紙送りモータ４４の回転方向を変えることにより、図示しない画像形成装置内部の異なる紙送りローラを選択的に駆動することができる構成になっている。例えば、１ページの印刷開始毎に、用紙紙送りモータ４４を最初に逆転させて、用紙吸入口センサ４５が検知するまで、セットされた用紙２０を予め設定された量だけ送る。続いて、正回転させて用紙２０を画像形成装置内部の印刷機構内に搬送する。

印刷制御部４０は、用紙２０が印刷可能な位置まで到達した時点において、画像処理部に対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む。）を送信し、ビデオ信号ＳＧ２を受信する。画像処理部においてページ毎に編集され、印刷制御部４０に受信されたビデオ信号ＳＧ２は、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０として各ＬＥＤヘッド１３に転送される。各ＬＥＤヘッド１３は、それぞれ１ドット（ピクセル）の印字のために設けられたＬＥＤを複数個線上に配列したものである。

印刷制御部４０は１ライン分のビデオ信号ＳＧ２を受信すると、各ＬＥＤヘッド１３にラッチ信号ＨＤ−ＬＯＡＤを送信し、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０を各ＬＥＤヘッド１３内に保持させる。又、印刷制御部４０は、画像処理部から次のビデオ信号ＳＧ２を受信している最中においても、各ＬＥＤヘッド１３に保持した印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤＤＡＴＡ０について印刷することができる。

なお、印刷制御部４０から各ＬＥＤヘッド１３に送信されるクロック信号ＨＤ−ＣＬＫ、及びストローブ信号ＨＤ−ＳＴＢ−Ｎ（ここで「−Ｎ」は負論理信号の意味である。）の内、クロック信号ＨＤ−ＣＬＫは、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０をＬＥＤヘッド１３へ送信するための信号である。

ビデオ信号ＳＧ２の送受信は、印刷ライン毎に行われる。各ＬＥＤヘッド１３からの発光は、マイナス電位に帯電された感光体ドラム１１上に照射される。これにより、各ＬＥＤヘッド１３によって印刷される情報は、各感光体ドラム１１上において電位の上昇したドットとして潜像化される。そして、現像器１４において、マイナス電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。

その後、トナー像は転写器２７へ送られ、一方、転写信号ＳＧ４によってプラス電位に転写用高圧電源５１がオン状態になり、転写器２７は感光体ドラム１１と転写器２７との間隔を通過する用紙２０上にトナー像を転写する。転写されたトナー像を有する用紙２０は、ヒータ２８ａを内蔵する定着器２８に当接して搬送され、この定着器２７の熱によって用紙２０に定着される。この定着された画像を有する用紙２０は、更に搬送されて画像形成装置１の印刷機構から用紙排出口センサ４６を通過して画像形成装置外部へ排出される。

印刷制御部４０は、用紙サイズセンサ４８、及び用紙吸入口４５の検知に対応して、用紙２０が転写器２７を通過している間だけ転写用高圧電源５１からの電圧を転写器２７に印加する。印刷が終了し、用紙２０が用紙排出口センサ４６を通過すると、帯電用高圧電源５０による現像器１４への電圧の印加を終了し、同時に現像・転写プロセス用モータ４２の回転を停止させる。以後、上記の動作を繰り返す。

（ＬＥＤヘッド）
図４は、図３中のＬＥＤヘッド１３の構成を示す概略の断面図である。

このＬＥＤヘッド１３は、ベース部材１３ａを有し、このベース部材１３ａ上にプリント配線板１３ｂが固定されている。プリント配線板１３ｂ上には、駆動回路等が集積された複数個のチップ状のドライバＩＣ１００と複数個のチップ状のＬＥＤアレイ２００とが接着剤等により固着され、これらの複数個のドライバＩＣ１００と複数個のＬＥＤアレイ２００とが、図示しないボンディングワイヤ等により相互に接続されている。複数個のＬＥＤアレイ１００上には、柱状の光学素子を多数配列してなるロッドレインズアレイ１３ｃが配置され、このロッドレインズアレイ１３ｃがホルダ１３ｄにより固定されている。ベース部材１３ａ、プリント配線板１３ｂ及びホルダ１３ｄは、クランプ部材１３ｅ，１３ｆにより固定されている。

図５は、図４のＬＥＤヘッド１３の回路構成を示すブロック図である。
本実施例１の説明においては、一例として、Ａ４サイズの用紙２０に１インチ当たり６００ドットの解像度で印刷可能なＬＥＤヘッド１３について採り上げ、この具体的な構成を説明する。

本実施例１では、ＬＥＤの総数は４９９２ドットであり、これを構成するために２６個のＬＥＤアレイ２００（＝２００−１〜２００−２６）が配列され、更に、これらに隣接して駆動回路チップである２６個のドライバＩＣ１００（＝１００−１〜１００−２６）が配列されている。各ＬＥＤアレイ２００は各々１９２個のＬＥＤを有し、これらの各ＬＥＤのカソードが、グランドに接続され、各アノードが、ＬＥＤアレイ２００と隣接して配置されたドライバ１Ｃ１００のＬＥＤ駆動端子に対してワイヤボンディング配線等の手法により接続されている。

各ドライバＩＣ１００は、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ−０、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、印刷駆動信号ＨＤ−ＳＴＢ−Ｎ、電源電圧ＶＤＤ、及び基準電圧ＶＲＥＦが供給されると動作して各ＬＥＤアレイ２００を駆動する回路であり、これらの各ドライバＩＣ１００が、隣接するドライバＩＣ１００とカスケード（縦続）に接続されている。各ドライバＩＣ１００は、制御電圧発生回路１０１、シフトレジスタ１０２、ラッチ回路１０３、インバータ１０４、論理積回路（以下「ＡＮＤ回路」という。）１０５、及びＬＥＤ駆動回路１０６等によりそれぞれ構成され、その各制御電圧発生回路１０１に、基準電圧発生回路１１０が接続されている。基準電圧発生回路１１０は、ＬＥＤヘッド１３毎に１回路ずつ設けられ、各制御電圧発生回路１０１に対する指令電圧値である基準電圧ＶＲＥＦを生成する回路である。基準電圧ＶＲＥＦは、前述のＬＥＤの温度変化による発光出力の変動を補償する特性を有している。

各ドライバＩＣ１００において、制御電圧発生回路１０１は、ＬＥＤ駆動回路１０６から出力する駆動電流値を指令するための制御電圧を発生してそのＬＥＤ駆動回路１０６に与える回路である。シフトレジスタ１０２は、複数のフリップフロップ回路（以下「ＦＦ」という。）により構成され、クロック信号ＨＤ−ＣＬＫに同期して、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ−０を取り込み、例えば、Ａ４サイズの用紙２０に印刷可能であり、１インチ当たり６００ドットの解像度を持つ画像形成装置１においては４９９２ドット分のビットデータがＦＦ中を順次転送されてパラレルに出力する回路であり、この出力側に、ラッチ回路１０３が接続されている。

ラッチ回路１０３は、ラッチ信号ＨＤ−ＬＯＡＤに基づき、シフトレジスタ１０２から出力されるビットデータをラッチする回路であり、この出力側に、ＡＮＤ回路１０５が接続されている。ＡＮＤ回路１０５は、印刷駆動信号ＨＤ−ＳＴＢ−Ｎがインバータ１０４で反転された信号と、ラッチ回路１０３から出力されるビットデータとの論理積を求め、ＬＥＤ駆動回路１０６に与える回路であり、この出力側に、ＬＥＤ駆動回路１０６が接続されている。ＬＥＤ駆動回路１０６は、電源電圧ＶＤＤが供給され、ＡＮＤ回路１０５の出力信号を駆動して、各ＬＥＤアレイ２００中のＬＥＤのうち、高レベル（以下「“Ｈ”」という。）のドットデータに対応するＬＥＤを点灯する回路である。

このような構成のＬＥＤヘッド１３においては、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ−０が４本であり、隣接するＬＥＤ４素子（４画素）分のデータをクロック信号ＨＤ−ＣＬＫ毎に同時に送出することができる。そのため、印刷制御部４０から出力される印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ−０は、クロック信号ＨＤ−ＣＬＫと共に各ドライバＩＣ１００に入力され、４９９２ドット分のビットデータが、ＦＦからなるシフトレジスタ１０２中を順次転送される。次に、ラッチ信号ＨＤ−ＬＯＡＤが各ドライバＩＣ１００に入力され、シフトレジスタ１０２から出力されたビットデータが、ラッチ回路１０３にラッチされる。続いて、印刷駆動信号ＨＤ−ＳＴＢ−Ｎが入力されると、ＬＥＤ駆動回路１０６により、ＬＥＤのうち、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ−０が“Ｈ”であるドットデータに対応するＬＥＤが点灯される。

図５に示すように、ＬＥＤヘッド１３には多数のＬＥＤアレイ２００−１〜２００−２６が搭載されるため、各ＬＥＤに製造ばらつきによる特性変動があると、各ＬＥＤアレイ２００間及び同一ＬＥＤアレイ２００内の各ドット間においてさえも発光パワーに変動を生じ、感光体ドラム１１への露光エネルギー量が異なる結果となる。このような現象は、感光体ドラム１１を現像するときのドット面積の変動となって現れ、印刷濃度にむらを生じる原因となるため望ましくない。そのため、ＬＥＤの各ドットの駆動電流を、発光パワーが一定になるように調整することが行われることが通例であり、図５においては図示を省略しているが、ドライバＩＣ１００−１〜１００−２６においても、そのための回路手段を備えている。

（ＬＥＤヘッド基板ユニット）
図６（ａ）〜（ｃ）は、図４中のＬＥＤヘッド基板ユニットを示す構成図であり、同図（ａ）は平面図、同図（ｂ）はその平面図の一部の拡大図、及び、同図（ｃ）は同図（ｂ）に対比するように描かれた断面図である。

図６（ａ）において、プリント配線板１３ｂの平面（即ち、上面）上には、２６個のドライバＩＣ（ＩＣ）１００（＝１００−１〜１００−２６）がそのプリント配線板１３ｂの長辺方向に沿って配列されると共に、これらのドライＩＣ１００に隣接して、２６個のＬＥＤアレイ（ＣＨＰ）２００（＝２００−１〜２００−２６）がプリント配線板１３ｂの長手方向に沿って配列されている。更に、プリント配線板１３ｂの上面上に、ＬＥＤヘッド基板ユニットを制御する制御信号端子や電源端子、及びグランド端子等を含んだコネクタ２１０が搭載されている。

図６（ｂ）において、プリント配線板１３ｂの上面上には、ドライバＩＣ１００−１，１００−２，１００−３，・・・に隣接して、端子パッド列１０７が形成され、この端子パッド列１０７における所要箇所間が配線２１１により接続されている。

図６（ｃ）において、プリント配線板１３ｂの端子パッド列１０７と各ドライバＩＣ１００−１，・・・の制御端子パッドとが、ボンディングワイヤ２１２により接続され、各ドライバＩＣ１００−１，・・・の駆動端子パッドと各ＬＥＤアレイ２００−１，・・・の図示しないアノードパッドとが、ボンディングワイヤ２１３により接続され、各ＬＥＤアレイ２００−１，・・・の図示しないカソードパッドとプリント配線板１３ｂ上の電極パッドとが、ボンディングワイヤ２１４により接続されている。

（ドライバ１Ｃ）
図７は、図６中のチップ状のドライバＩＣ１００（＝１００−１，１００−２，・・・）における構成を示す平面図である。

この図７には、１チップ分のドライバＩＣ１００における端子パッド部と内部回路の配置状況が示されている。

ドライバＩＣ１００のチップには、端子パッド列１０７、電源配線１０８、駆動回路列１０９、及び、ＬＥＤ駆動回路１０６の１９２個のＬＥＤ駆動端子Ｄ０１〜ＤＯ１９２が設けられている。１９２個のＬＥＤ駆動端子ＤＯ１〜ＤＯ１９２は、１９２個のＬＥＤを駆動する端子であり、ドライバＩＣチップの長手方向に延びる一方の長辺に沿って配置されている。端子パッド列１０７は、電源電圧ＶＤＤ、ビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３、ラッチ信号ＬＯＡＤ、クロック信号ＣＬＫ、電源電圧ＶＤＤ、グランド電圧ＧＮＤ、基準電圧ＶＲＥＦ、印刷駆動信号ＳＴＢ、ビットデータＤＡＴＡＯ３〜ＤＡＴＡＯ０、電源電圧ＶＤＤの各端子パッドを有し、これらがドライバＩＣチップの他方の長辺に沿って順に配置されている。

電源配線１０８は、分岐配線部を有する略Ｅ字形状の帯状配線からなり、駆動回路列１０９の上部に沿って配置され、端子パッド列１０７の内の３箇所に設けられたＶＤＤ端子と接続されている。駆動回路列１０９における各駆動回路は、図５の制御電圧発生回路１０１、シフトレジスタ１０２、ラッチ回路１０３、インバータ１０４、ＡＮＤ回路１０５、及びＬＥＤ駆動回路１０６等の１ビットからなるセル回路によりそれぞれ構成されている。

（基準電圧発生回路）
図８は、図５中の基準電圧発生回路１１０を示す回路図である。

この基準電圧発生回路１１０は、ＬＥＤヘッド１３毎に１回路ずつ設けられ、３個のＰチャネルＭＯＳトランジスタ（以下「ＰＭＯＳ」という。）１１１〜１１３、２個のＮＰＮトランジスタ（以下「ＮＰＮＴｒ」という。）１１４，１１５、及び３個の抵抗１１６〜１１８を有している。ＮＰＮＴｒ１１４，１１５の素子面積比は１：Ｋに設定されている。なお、Ｋ＞１であって、実際には整数となるよう、ＮＰＮＴｒ１１５はＮＰＮＴｒ１１４と同一形状のトランジスタＫ個を並列に接続して構成されている。

電源電圧ＶＤＤ端子は、各ＰＭＯＳ１１１〜１１３のソースに接続され、この各ＰＭＯＳ１１１〜１１３のゲートが、ＰＭＯＳ１１２のドレイン端子（以下単に「ドレイン」という。）に共通に接続されている。ＰＭＯＳ１１１のドレインは、抵抗１１６，１１７を介して、ＮＰＮＴｒ１１４のコレクタ端子(以下単に「コレクタ」という。)に接続されている。抵抗１１６及び抵抗１１７の接続点は、ＮＰＮＴｒ１１４のベース端子(以下単に「ベース」という。)に接続され、このＮＰＮＴｒ１１４のエミッタ端子（以下単に「エミッタ」という。）が、グランドＧＮＤに接続されている。

ＰＭＯＳ１１２のドレインは、ＮＰＮＴｒ１１５のコレクタに接続され、このＮＰＮＴｒ１１５のベースが、ＮＰＮＴｒ１１４のコレクタに接続されている。ＮＰＮＴｒ１１５のエミッタは、グランドＧＮＤに接続されている。ＰＭＯＳ１１３のドレインは、基準電圧ＶＲＥＦの出力端子、及び抵抗１１８を介して、グランドＧＮＤに接続されている。

このような基準電圧発生回路１１０では、電源電圧ＶＤＤが印加されると、ＰＭＯＳ１１１、抵抗１１６，１１７及びＮＰＮＴｒ１１４を介してグランドＧＮＤへ電源電流が流れる。ＰＭＯＳ１１１から抵抗１１６を介して流れる電流は、ＮＰＮＴｒ１１４のベースに流れる電流と、抵抗１１７を介してＮＰＮＴｒ１１５のベースに流れる電流とに分流される。ここで、ＮＰＮＴｒ１１４のベースに流れる電流によりＮＰＮＴｒ１１４がオン状態になる。一方、ＮＰＮＴｒ１１５のベースに流入する電流によりＮＰＮＴｒ１１５がオン状態になる。すると、ＰＭＯＳ１１２のソース・ドレイン間及びＮＰＮＴｒ１１５のコレクタ・エミッタ間に電流が流れ、そのＰＭＯＳ１１２に対してカレントミラー回路を構成しているＰＭＯＳ１１３及び抵抗１１８に、そのＰＭＯＳ１１２に流れる電流に比例した電流が流れる。そのため、ＰＭＯＳ１１３と抵抗１１８との接続点から、絶対温度に略比例する基準電圧ＶＲＥＦが出力される。

（ウェハ上のＴＥＧチップ配置）
図５のドライバＩＣ１００（＝１００−１〜１００−２６）や基準電圧発生回路１１０は、半導体製造技術を用いてモノリシックに形成されるものであり、一般にフォトリソグラフィ技術が用いられ、露光処置のためには露光マスクパターンを１／５や１／１０のサイズに縮小しつつ、位置をずらしながら複数回にわたってウェハ全面に露光するステッパと呼ばれる縮小投影露光装置が用いられる。又、モノリシック半導体製造技術においては、製造プロセスが支障なく行われたか否かを確認するため、ＩＣ完成後にトランジスタ特性等を測定する必要から、ウェハの所定位置にモニタチップであるモニタ用ＴＥＧチップを配置することが通例である。

図１（ａ）、（ｂ）は、本発明の実施例１におけるドライバ１Ｃ１００を製造するとき、これに用いられるウェハ上へのチップの配置を示す図であり、同図（ａ）はウェハの外形の平面図、及び、同図（ｂ）は同図（ａ）の部分拡大図である。

図１（ａ）に示すように、シリコンウェハ等のウェハ３００には、半導体製造プロセスにおいて、フォトリソグラフィ技術により、１Ｃの回路パターンがステッパを用いて露光される。ウェハ３００上の破線で囲まれた矩形の領域３０１は、ステッパにより露光されるショット領域であり、露光の各領域の境界腺を示していて、これは又、半導体製造プロセスが終了し検査測定の後に行われるダイシング工程のダイシング領域とも略等しい。

なお、図１（ａ）においては、ショット領域３０１の周辺に同一ピッチで同様のパターンが重なり無く配置され、周辺６個分だけが図示されているが、実際にはウェハ３００の全領域に渡って配置されている。

又、図１（ｂ）は、ショット領域３０１の拡大図であり、このショット領域３０１内において斜線にてハッチングして示される矩形の領域３１０は、モニタ素子を搭載したＴＥＧチップである。ＴＥＧチップ３１０内の一部の領域には、駆動回路の付帯回路である図５中の基準電圧発生回路１１０が配置されている。基準電圧発生回路１１０と隣接して、複数個（例えば、２６個）のドライバＩＣ１００（＝１００−１〜１００−２６）のチップが配置されている。各ドライバＩＣ１００は、同一の図形パターンを有し、ＴＥＧチップ３１０のみがドライバ１Ｃ１００と異なる図形パターンを有しているが、半導体製造プロセスにおいてはステッパが用いられており、ＴＥＧチップ３１０及びドライバＩＣ１００−１〜１００−２６は、同一のステッパ用露光マスクに属していて、一括して形成される。

このように、本実施例１では、ウェハ３００上にドライバＩＣ１００（＝１００−１〜１００−２６）共に形成したＴＥＧチップ３１０内に、各ドライバＩＣ１００を試験するための回路に加えて、ＬＥＤヘッド実装時に各ドライバＩＣ１００に基準電圧ＶＲＥＦを供給するための基準電圧発生回路１１０を作り込んでおく。

そのため、半導体製造プロセスが完了した後には、ＴＥＧチップ３１０とドライバ１Ｃ１００−１〜１００−２６のチップとは、歩留まり等による僅かな数量変動はあるものの、図１（ｂ）による配置状況を反映して、所定の数量比率で完成チップが得られる。

例えば、図１（ｂ）において、ドライバＩＣ１００−１〜１００−２６が２６個あり、ＴＥＧチップ３１０が１個であるので、ウェハ全体で得られるＴＥＧチップ３１０とドライバ１Ｃ１００−１〜１００−２６の数量比は、１：２６が期待できる。

ＴＥＧチップ３１０内の一部には、基準電圧発生回路１１０が配置されているため、ドライバＩＣウェハが完成した後には、基準電圧発生回路１１０とドライバＩＣ１００−１〜１００−２６とは、１：２６の比率で良品が得られることになって、図５の構成のＬＥＤヘッド１３を実現するのに必要な基準電圧発生回路１１０とドライバＩＣ１００−１〜１００−２６とをまかなうことが可能になる。

なお、前記説明では、ＴＥＧチップ３１０とドライバＩＣ１００−１〜１００−２６の数量比を１：２６としたが、一般に、ショット領域３０１内のドライバＩＣ１００の個数をＮｄとし、ＬＥＤヘッド当たりに必要になるドライバＩＣ１００の総数をＮとするとき、
Ｎ＞Ｎｄ
となるようにすれば、ＬＥＤヘッド製造に必要とする基準電圧発生回路１１０の所要数量を満たすことができる。基準電圧発生回路１１０の余剰を少なくするためには、
Ｎ≒Ｎｄ
とすることが望ましい。

（画像形成装置の印刷動作）
図９は、図５のＬＥＤヘッド１３における動作を示すタイムチャートである。

この図９のタイムチャートでは、画像形成装置１の電源投入後に、ＬＥＤヘッド１３に対して行われる補正データ転送処理と、この補正データ転送処理後に行われる印刷データ転送の様子が示されている。

Ａ部において、補正データの転送開始に先立ち、引き続くデータ転送が補正データであることを示すためにラッチ信号ＨＤ−ＬＯＡＤを“Ｈ”とする。

ＬＥＤｌドット当たりビット（ｂｉｔ）３〜ｂｉｔ０の４ｂｉｔからなる補正データの転送と、図５において図示しない補正メモリに対するデータ格納は次の４ステップにより行われる。

［ステップ１］
Ｂ部に示すように、１ドット当たりｂｉｔ３〜ｂｉｔ０の４ｂｉｔからなる補正データのうち、ｂｉｔ３のものを印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０をクロック信号ＨＤ−ＣＬＫに同期して入力して、シフトレジスタ１０２中へシフト入力する。

シフト入力が完了すると、Ｆ部に示すように、印刷駆動信号ＨＤ−ＳＴＢ−Ｎが３パルス入力され、このパルスの２パルス目で信号Ｗ３にＪ部で示すようにパルス信号を生じる。このパルス信号により、図示しない補正メモリのｂｉｔ３位置への補正データの書き込みが行われる

［ステップ２］
Ｃ部に示すように、１ドット当たりｂｉｔ３〜ｂｉｔ０の４ｂｉｔからなる補正データのうち、ｂｉｔ２のものを印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０をクロック信号ＨＤ−ＣＬＫに同期して入力して、シフトレジスタ１０２中へシフト入力する。

シフト入力が完了すると、Ｇ部に示すように、印刷駆動信号ＨＤ−ＳＴＢ−Ｎが３パルス入力され、このパルスの２パルス目で信号Ｗ２にＫ部で示すようにパルス信号を生じる。このパルス信号により、図示しない補正メモリのｂｉｔ２位置への補正データの書き込みが行われる

［ステップ３］
Ｄ部に示すように、１ドット当たりｂｉｔ３〜ｂｉｔ０の４ｂｉｔからなる補正データのうち、ｂｉｔ１のものを印刷データ信号ＨＤ−ＤＡＴＡ３−ＨＤ−ＤＡＴＡ０をクロック信号ＨＤ−ＣＬＫに同期して入力して、シフトレジスタ１０２中へシフト入力する。
シフト入力が完了すると、Ｈ部に示すように、印刷駆動信号ＨＤ−ＳＴＢ−Ｎが３パルス入力され、このパルスの２パルス目で信号ＷｌにＬ部で示すようにパルス信号を生じる。このパルス信号により、図示しない補正メモリのｂｉｔ１の位置への補正データの書き込みが行われる。

［ステップ４］
Ｅ部に示すように、１ドット当たりｂｉｔ３〜ｂｉｔ０の４ｂｉｔからなる補正データのうち、ｂｉｔ０のものを印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０をクロック信号ＨＤ−ＣＬＫに同期して入力して、シフトレジスタ１０２中へシフト入力する。

シフト入力が完了すると、Ｉ部に示すように、印刷駆動信号ＨＤ−ＳＴＢ−Ｎが３パルス入力され、このパルスの２パルス目で信号ＷＯにＭ部で示すようにパルス信号を生じる。このパルス信号により、図示しない補正メモリのｂｉｔ０の位置への補正データの書き込みが行われる。

図９に示すように、前記信号Ｗ３〜Ｗ０の各パルス信号が発生する毎に、図示しない補正メモリにデータの書き込みが行われ、補正データのｂｉｔ３〜ｂｉｔ０の全てのデータの書き込みが完了すると、Ｎ部のようにラッチ信号ＨＤ−ＬＯＡＤを“Ｌ”として、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０の転送が可能な状態に遷移する。

次いで、Ｏ部で印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０が転送され、Ｐ部のラッチ信号ＨＤ−ＬＯＡＤのパルスにより、シフトレジスタ１０２にシフト入力されたデータを、ラッチ回路１０３へラッチする。更に、Ｑ部のように、印刷駆動信号ＨＤ−ＳＴＢ−Ｎが“Ｌ”へと遷移して、ＬＥＤ駆動回路１０６によるＬＥＤの発光駆動が行われ、印刷駆動信号ＨＤ−ＳＴＢ−Ｎが“Ｌ”となっている期間に、ＬＥＤは点灯状態となり、印刷駆動信号ＨＤ−ＳＴＢ−Ｎが“Ｈ”に戻ると消灯される。

（ＬＥＤヘッドの製造例）
図１０は、図１中のチップのピックアップ工程を模式的に示す図である。

この図１０では、図１のドライバ１Ｃウェハにおいて、半導体製造プロセスとプロービング検査の後、ダイシングされ、次いで行われるＬＥＤヘッド基板へのダイスボンディングのためのピックアップ工程が模式的に示されている。

図１のウェハ３００のダイシングのために、このウェハ３００の裏面にはダイシング用の粘着性のフィルム３２０が貼付される。粘着性のフィルム３２０は、例えば、紫外線照射することによってその粘着力を減少させることが可能な素材が用いられる。

ウェハ３００上を高速回転する薄刃砥石を用いてＸ軸に沿って位置を変えながら、ウェハ裏面に貼付されたフィルム位置に達する深さで、順次切削加工が行われる。引き続き、Ｙ軸方向に位置を変えながら、ウェハ裏面に貼付されたフィルム位置に達するように順次切削加工が行われ、チップ状に切り分けられ個片化される。次いで、貼付されたフィルム３２０をウェハ３００の半径方向に延伸させて、前記チップ相互の間隔が開くように展開される。この後行われるのが、図１０に示すチップのピックアップである。

図１０において、ダイシング用フィルム３２０上には、ＴＥＧチップ３１０とドライバＩＣ１００−１〜１００−４，・・・のチップとが貼着されている。本来、これらのＴＥＧチップ３１０とドライバＩＣ１００−１〜１００−４，・・・のチップとは、ウェハ外周部に配置されたチップから順にピックアップされるのが普通であるが、図示を容易にするために、図１０においてはドライバＩＣ１００−２のチップをピックアップするものとして図解されている。

ドライバＩＣ１００−２のチップをピックアップするため、このチップの裏面方向よりダイシング用フィルム３２０を介して先端を針状に加工したニードル３２１，３２２を用いて突き上げ、フィルム３２０が伸び上がることで、ピックアップしようとするドライバＩＣ１００−２のチップを他と分離して上昇させることができる。次いで、ドライバＩＣ１００−２のチップの外周寸法に合うような角錐状の凹部を備えたコレット３２３が下降して、その凹部中心に穿たれた給気口３２３ａから真空吸着することで、ドライバＩＣ１００−２を吸着して、フィルム３２０から分離して所望の搭載位置に移動することができる。

このように、着目のドライバＩＣ１００−２のチップをピックアップすることで、このチップを図６中のプリント配線板１３ｂの所定位置に移動させ、熱硬化性樹脂によりそのプリント配線板１３ｂ上にダイスボンディングさせる。

なお、前述したようにウェハ表面には、半導体製造プロセスを経ることで微細な回路パターンが形成されており、ドライバＩＣ１００−２のチップには表面保護膜が形成されているとは言っても、その表面は機械的な損傷には脆弱である。そのため、ドライバＩＣ１００−２のチップの外周寸法とコレット３２３の角錐の斜面寸法とを適切に設定して、チップの稜線面とコレット３２３の角錐面とを接触するように保持することで、チップ表面がコレット３２３と直に接触することが無いように、コレット各部の寸法が決定されている。

ここで、従来構成における基準電圧発生回路を有するＴＥＧチップがどうようなものであったのかを説明する。

従来の基準電圧発生回路を有するＴＥＧチップが配置されるウェハ上には、そのＴＥＧチップのみが配置されており、そのチップ形状も、前記ドライバ１Ｃ１００のチップが横長形状であったのに対して、略正方形状にレイアウトされ、当然ながら外形寸法も異なるものであった。そのため、前記ピックアップコレットも、ドライバ１Ｃチップ用とＴＥＧチップ用とでは異なるものを用いざるを得ず、ＬＥＤヘッド基板組み立て工程で行われるダイスボンディングのためには、ドライバ１Ｃチップのピックアップ及びダイスボンディングと、ＴＥＧチップのピックアップ及びダイスボンディングとの２回の工程を経なければならず、実際にはこの他にＬＥＤアレイチップのピックアップとダイスボンディングも必要となるので、実に煩雑な作業を必要としていた。

これに対し、本実施例１の構成においては、図１に示す基準電圧発生回路１１０を有するＴＥＧチップ３１０とドライバ１Ｃ１００（＝１００−１〜１００−２６）のチップとを同一の外形寸法にしているので、チップのピックアップとダイスボンディングも同一のコレット３２３を備えた実装装置により同一工程で順次行うことが可能となって、作業時間が大幅に短縮される。

（実施例１の効果）
本実施例１によれば、次の（ａ）〜（ｃ）のような効果がある。

（ａ） 本実施例１の画像形成装置１によれば、前記ＬＥＤヘッド１３を採用するため、スペース効率及び光取り出し効率に優れた高品質の画像形成装置１を提供することができる。即ち、前記ＬＥＤヘッド１３を用いることにより、上記説明したフルカラーの電子写真カラープリンタに限らず、モノクロ、マルチカラーのプリンタ、あるいは他の複写機、複合機等の画像形成装置においても効果が得られるが、特に露光装置を数多く必要とするフルカラーの画像形成装置において一層大きな効果が得られる。

（ｂ） 従来用いられていたＴＥＧチップの構成においては、ウェハ完成試験におけるトランジスタ特性等の確認後には、ＴＥＧチップが不要となって廃棄されることになるので、資源の無駄である上、地球環保護を重視する立場から言えば到底許容することのできないものであった。これに対し、本実施例１の構成においては、ＴＥＧチップ３１０内の空き領域に基準電圧発生回路１１０を搭載しておくことで、前記チップを廃棄することなく有効に活用することができる。

（ｃ） 前記（ｂ）に加えて、本実施例１の構成においては、基準電圧発生回路１１０が搭載されたＴＥＧチップ３１０と、ドライバ１Ｃ１００（＝１００−１〜１００−２６）のチップとは、同一の外形寸法を有しているので、これらのチップのピックアップとダイスボンディングを、同一のコレット３２３を備えた実装装置により同一工程で順次行うことが可能となって、従来２回に分けてダイスボンディングしていた工程を１回に削減できる。そのため、作業時間を大幅に短縮でき、ＬＥＤヘッド１３の組み立てコストを大幅に削減することが可能となる。

（実施例２の構成）
図１１（ａ）〜（ｃ）は、従来と本発明の実施例２のドライバＩＣウェハにおけるドライバＩＣ及びＴＥＧチップの構成を示す模式的な平面図であり、同図（ａ）は従来のＴＥＧチップの平面図、同図（ｂ）は本発明の実施例２におけるＴＥＧチップの平面図、及び、同図（ｃ）は本発明の実施例２におけるドライバＩＣのチップの平面図である。

本実施例２において、ウェハ上のＴＥＧチップ３１０やドライバＩＣ１００（＝１００−１〜１００−２６）のチップの配置状況は、実施例１の図１とほぼ同様であるので、その説明を省略する。

図１１（ａ）には、従来構成によるＴＥＧチップ３１０Ａにおける製造プロセスのモニタ素子の配置状況が概略的に示されており、実施例１の図１（ｂ）に示すＴＥＧチップ３１０に対応している。

ＴＥＧチップ３１０Ａは、ＮＭＯＳ３１１Ａ及びＰＭＯＳ３１２Ａを有している。このＮＭＯＳ３１１Ａ及びＰＭＯＳ３１２Ａは、半導体製造プロセスを用いてウェハ３００上に多数のトランジスタを形成するとき、このＮＭＯＳ３１１Ａ及びＰＭＯＳ３１２Ａの電気特性を測定することで、多数のトランジスタの仕上がり状況をモニタする目的で設けられている。

ＮＭＯＳ３１１Ａのソースにはソース用パッド３１１ｓが接続され、ゲートにはゲート用パッド３１１ｇが接続され、ドレインにはドレイン用パッド３１１ｄが接続され、更に、サブストレートにはサブストレート用パッド３１１ｓｓが接続されている。これらのパッド３１１ｓ，３１１ｇ，３１１ｄ，３１１ｓｓは、ＮＭＯＳ３１１Ａの電気特性を測定するためにプローバ装置を用いて針当て測定するために設けられている。

同様に、ＰＭＯＳ３１２Ａのソースにはソース用パッド３１２ｓが接続され、ゲートにはゲート用パッド３１２ｇが接続され、ドレインにはドレイン用パッド３１２ｄが接続され、更に、サブストレートにはサブストレート用パッド３１２ｓｓが接続されている。これらのパッド３１２ｓ，３１２ｇ，３１２ｄ，３１２ｓｓは、ＰＭＯＳ３１２Ａの電気特性を測定するためにプローバ装置を用いて針当て測定するために設けられている。

これに対し、図１１（ｂ）には本実施例２のＴＥＧチップ３１０の構成が、図１１（ｃ）には本実施例２のドライバＩＣ１００のチップの構成が、対比のためにそれぞれ示されている。本実施例２の構成においては、ＴＥＧチップ３１０とドライバＩＣ１００とは、端子パッドがそれぞれ対応する位置に配設されており、図１１（ｂ）に示すＴＥＧチッフ３１０においても、便宜上、対応する位置の端子パッドには対応する端子名が付与されている。

図１１（ｂ）において、ＴＥＧチップ３１０は、ＮＭＯＳ３１１、ＰＭＯＳ３１２、及び図８の基準電圧発生回路１１０を有している。

ＮＭＯＳ３１１のゲートにはデータＤＡＴＡＩ０端子パッドが接続され、ソースにはデータＤＡＴＡＩ１端子パッドが接続され、サブストレートにはデータＤＡＴＡＩ２端子パッドが接続され、ドレインにはデータＤＡＴＡＩ３端子パッドが接続されている。又、ＰＭＯＳ３１２のゲートにはデータＤＡＴＡＯ３端子パッドが接続され、ドレインにはデータＤＡＴＡＯ２端子パッドが接続され、サブストレートにはデータＤＡＴＡＯ１端子パッドが接続され、ソースにはデータＤＡＴＡＯ０端子パッドが接続されている。

基準電圧発生回路１１０は、略記して示される端子１，２，３を有している。端子１は電源端子であり、図８における電源電圧ＶＤＤ端子に対応しており、電源電圧ＶＤＤ端子パッドに接続されている。端子２はグランド端子であり、グランドＧＮＤ端子パッドに接続されている。更に、端子３は基準電圧ＶＲＥＦ端子に対応しており、基準電圧ＶＲＥＦ端子パッドに接続されている。

その他、図１１（ｃ）に示すドライバ１Ｃ１００に備えている端子パッドにおいて、図１１（ｂ）に示すＴＥＧチップ３１０の対応する箇所の未使用となる端子パッドにおいても、ダミーの端子パッドが設けられているが、必要により他の回路を搭載してそれぞれの制御機能に割り当てることも可能であるし、あるいは、そのダミーの端子パッドを削除して構成することも可能である。

（実施例２の動作）
図１１（ｂ）に示されるように、本実施例２の構成のＴＥＧチップ３１０は、ドライバＩＣ１００に対し、端子パッドがそれぞれ対応する位置に配設されているため、プロービング測定におけるプロービング冶具も同一のものとすることができ、例えば、プローブカードも、ドライバＩＣ１００の測定用と基準電圧発生回路１１０の測定用とで同一のものを用いて測定することが可能になる。

もし、プローブカードとして異なるものが必要ということになると、異なるテスタ装置を用いて２回に分けて測定作業を行う必要を生じて、その作業は著しく煩雑なものとなってしまう。これに対し、本実施例２の構成とすることで、ドライバＩＣ１００と基準電圧発生回路１１０とで測定プログラムを変える必要があるものの、１つの測定装置による１度の測定工程でウェハ測定作業を完了することが可能となり、前記測定のための段取り作業が不要となって製造コストの削減が可能になる。

（実施例２の効果）
本実施例２によれば、実施例１の（ａ）〜（ｃ）の効果と同様の効果があり、更に、次のような効果もある。

本実施例２の構成の基準電圧発生回路１１０では、複数の端子パッドがドライバＩＣ１００の複数の端子パッドにそれぞれ対応する位置に配設されているので、ウェハ３００のプロービング測定におけるプロービング冶具も同一のものとすることができ、１つの測定装置による１度の測定工程でウェハ測定作業を完了することが可能となって、ＬＥＤヘッド１３の組み立てコストを大幅に削減することが可能となる。つまり、ＴＥＧチップ３１０の端子パッドとドライバ１Ｃ１００（＝１００−１〜１００−２６）の端子パッドとの位置を対応させることで、ウェハ３００のプロービング試験を１回の工程で行うことが可能となって、試験のためのプローブカードを用意する必要が無くなり、更に、２回に分けてプロービング試験を行うといった工程上の無駄を無くすることができ、併せて製造コストの大幅な削減が可能となる。

（実施例１、２の変形例）
本発明は、上記実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（１）〜（４）のようなものがある。

（１） 図１２（ａ）、（ｂ）は、実施例１、２の変形例を示すもので、ドライバ１Ｃ１００を製造するとき、これに用いられるウェハ上へのチップの配置を示す図であり、同図（ａ）はウェハの外形の平面図、及び、同図（ｂ）は同図（ａ）の部分拡大図である。

この図１２（ａ）、（ｂ）において、実施例１、２における図１（ａ）、（ｂ）中の要素と共通の要素には共通の符号が付されている。

この変形例の図１２（ａ）、（ｂ）において、図１２（ａ）は実施例１、２の図１（ａ）と同一であるが、図１２（ｂ）が実施例１、２の図１（ｂ）と異なる。即ち、本変形例の図１２（ｂ）において、ショット領域３０１には、実施例１、２と同様に斜線にてハッチングして示される矩形のＴＥＧチップ３１０と、新たに追加された縦線にてハッチングして示される矩形のＴＥＧチップ３３０と、実施例１、２と同様に複数個（例えば、５２個）のドライバＩＣ１００（＝１００−１〜１００−５２）とが設けられている。

ＴＥＧチップ３３０内の一部の領域には、ＴＥＧチップ３１０内の基準電圧発生回路１１０と同様の基準電圧発生回路３３１が配置されている。ＴＥＧチップ３１０とＴＥＧチップ３３０とは、同じ回路要素を搭載するものであっても、あるいは異なる回路要素を搭載するものであってもよい。

ＴＥＧチップ３３０と隣接して配置された複数個のドライバＩＣ１００（＝１００−１〜１００−５２）は、実施例１、２と同様に、同一の図形パターンを有している。ＴＥＧチップ３１０，３３０とドライバ１Ｃ１００とは異なる図形パターンを有しているが、半導体製造プロセスにおいてはステッパが用いられており、ＴＥＧチップ３１０，３３０とドライバＩＣ１００−１〜１００−５２とは、同一のステッパ用露光マスクに属していて、一括して形成される。

このため、実施例１、２と同様に、半導体製造プロセスが完了した後には、ＴＥＧチップ３１０，３３０とドライバ１Ｃ１００−１〜１００−５２のチップとは、歩留まり等による僅かな数量変動はあるものの、図１２（ｂ）による配置状況を反映して、所定の数量比率で完成チップが得られる。

例えば、図１２（ｂ）において、ドライバＩＣ１００−１〜１００−５２が５２個あり、ＴＥＧチップ３１０とＴＥＧチップ３３０とが各１個であるので、ウェハ全体で得られるＴＥＧチップ３１０，３３０とドライバ１Ｃ１００−１〜１００−５２との数量比は２：５２（即ち、１：２６）の比で、完成チップが期待できる。

前述したように、各ＴＥＧチップ３１０，３３０内の一部には各基準電圧発生回路１１０，３３１がそれぞれ配置されているため、ドライバ１Ｃウェハが完成した後には、基準電圧発生回路１１０もしくは３３１とドライバ１Ｃ１００−１〜１００−５２のチップとは１：２６の比率で良品が得られることになって、図５の構成のＬＥＤヘッド１３を実現するために必要な基準電圧発生回路１１０とドライバＩＣ１００−１〜１００−２６とをまかなうことが可能になる．

なお、前記説明では、ＴＥＧチップ３１０，３３０の合計とドライバ１Ｃ１００−１〜１００−５２との数量比を１：２６としたが、一般にドライバＩＣ１００−１〜１００−５２の個数をＮｄとし、ＬＥＤヘッド当たりに必要になるドライバ１Ｃの総数をＮとするとき、
Ｎ＞Ｎｄ／２
となるようにすれば、ＬＥＤヘッド製造に必要とする基準電圧発生回路１１０，３３１の所要数量を満たすことができる。基準電圧発生回路１１０，３３１の余剰を少なくするためには、
Ｎ≒Ｎｄ／２
とすることが望ましい。

更に一般化した場合を説明すると、図１２（ａ）のウェハ３００において、ステッパのショット領域３０１におけるＴＥＧチップ３１０，３３０の総数をＮｍ、ドライバＩＣ１００のチップ総数をＮｄとして、ＬＥＤヘッド１３におけるドライバ１Ｃチップの搭載数をＮとするとき、
Ｎ＞Ｎｄ／Ｎｍ
とすることで、基準電圧発生回路チップの必要数をまかなうことが可能となる。より好ましくは、
Ｎ≒Ｎｄ／Ｎｍ
とすることで、ＴＥＧチップ３１０，３３０の余剰による廃棄数を最小化することができる。

（２） 実施例１、２及び変形例では、被駆動素子としてＬＥＤを適用した場合について説明したが、本発明はこれに限らず、有機ＥＬ素子や発熱抵抗体等の他の被駆動素子への電圧印加制御を行う場合にも適用可能である。例えば、有機ＥＬ素子のアレイで構成される有機ＥＬヘッドを備えたプリンタや、発熱抵抗体の列で構成されるサーマルプリンタにおいて利用することができる。更に、表示素子（例えば、列状あるいはマトリクス状に配列された表示素子）の駆動にも適用可能である。更に又、２端子構造を備えたＬＥＤ等の被駆動素子に限らず、３端子構造を備えた発光サイリスタの他、第１と第２の２つのゲートを備えた４端子サイリスタ（ＳＣＳ；(Silicon)Semiconductor Controlled Switch）を駆動する場合にも適用可能である。

（３） 本発明の趣旨及び技術的思想を考察して明らかなように、本発明は、同一構成要素の連続的配置からなる被駆動素子列の駆動回路に限定されるものではなく、複数もしくは単数の駆動端子を備えた任意形状のＩＣチップに広く応用することが可能である。

１ 画像形成装置
１３ ＬＥＤヘッド
１００，１００−１〜１００−５２ ドライバＩＣ
１１０，３３１ 基準電圧発生回路
２００，２００−１〜２００−２６ ＬＥＤヘッドアレイ
３２３ コレット
３００ ウェハ
３１０，３３０ ＴＥＧチップ

Claims (10)

1. 駆動回路がそれぞれ搭載された複数の駆動回路チップと、
   前記複数の駆動回路チップにそれぞれ搭載された前記駆動回路の各々を駆動するために、前記駆動回路の各々に共通に使用される信号を出力する付帯回路と、
   前記複数の駆動回路チップにそれぞれ搭載された前記駆動回路の各々をモニタするためのモニタ素子と、を有し、
   前記付帯回路と前記モニタ素子とが同一のモニタチップ上に搭載されていることを特徴とする半導体装置。
2. ウェハ上に、モノリシックに集積された駆動回路が複数搭載された半導体装置であって、
   複数の駆動回路チップと、モニタ素子が搭載され、前記駆動回路と略等しいサイズに形成されたモニタチップの組とを含み、
   前記モニタチップ上の所定領域に、前記駆動回路チップの付帯回路が搭載されていることを特徴とする半導体装置。
3. ウェハ上に、モノリシックに集積された駆動回路が複数搭載された半導体装置であって、
   複数の駆動回路チップと、モニタ素子が搭載され、前記駆動回路と略等しいサイズに形成されたモニタチップの組とを含み、
   前記モニタチップ上の所定領域に、前記駆動回路チップの付帯回路が搭載され、
   前記モニタチップの組において、前記駆動回路チップの総数をＮｄとし、前記駆動回路が搭載されたユニット装置における前記駆動回路チップの搭載数をＮとするとき、
   Ｎ＞Ｎｄ
   に設定されていることを特徴とする半導体装置。
4. ウェハ上に、モノリシックに集積された駆動回路が複数搭載された半導体装置であって、
   複数の駆動回路チップと、モニタ素子が搭載され、前記駆動回路と略等しいサイズに形成されたモニタチップの組とを含み、
   前記モニタチップ上の所定領域に、前記駆動回路チップの付帯回路が搭載され、
   前記モニタチップの組において、前記モニタチップの総数をＮｍ、前記駆動回路チップの総数をＮｄとし、前記駆動回路が搭載されたユニット装置における前記駆動回路チップの搭載数をＮとするとき、
   Ｎ＞Ｎｄ／Ｎｍ
   に設定されていることを特徴とする半導体装置。
5. ウェハ上に、モノリシックに集積された駆動回路が複数搭載された半導体装置であって、
   複数の駆動回路チップと、モニタ素子が搭載され、前記駆動回路と略等しいサイズに形成されたモニタチップの組とを含み、
   前記モニタチップ上の所定領域に、前記駆動回路チップの付帯回路が搭載され、
   前記モニタチップの組において、前記モニタチップの総数をＮｍ、前記駆動回路チップの総数をＮｄとし、前記駆動回路が搭載されたユニット装置における前記駆動回路チップの搭載数をＮとするとき、
   Ｎ≒Ｎｄ／Ｎｍ
   に設定されていることを特徴とする半導体装置。
6. ウェハ上に、モノリシックに集積された駆動回路が複数搭載された半導体装置であって、
   駆動回路チップと、モニタ素子が搭載され、前記駆動回路と略等しいサイズに形成されたモニタチップとを含み、
   前記モニタチップ上に、前記駆動回路の付帯回路が搭載され、
   前記モニタチップには、前記駆動回路チップの端子パッドと略対応する位置に端子パッドが設けられていることを特徴とする半導体装置。
7. 前記付帯回路は、前記複数の駆動回路チップにそれぞれ搭載された前記駆動回路の各々を駆動するために、前記駆動回路の各々に共通に使用される信号を出力する回路であり、
   前記モニタ素子は、前記複数の駆動回路チップにそれぞれ搭載された前記駆動回路の各々をモニタするための素子であり、
   前記付帯回路と前記モニタ素子とが同一の前記モニタチップ上に搭載されていることを特徴とする請求項２〜６のいずれか１項に記載の半導体装置。
8. 前記駆動回路チップは、複数の被駆動素子を駆動するドライバ集積回路チップであり、
   前記モニタチップは、テスト・エレメント・グループであるモニタ用チップであることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
9. 前記付帯回路は、前記ドライバ集積回路チップに供給する基準電圧を発生する基準電圧発生回路であることを特徴とする請求項８記載の半導体装置。
10. 請求項１〜９のいずれか１項に記載の半導体装置を有することを特徴とする画像形成装置。

Images