JPH03148827A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03148827A JPH03148827A JP1288414A JP28841489A JPH03148827A JP H03148827 A JPH03148827 A JP H03148827A JP 1288414 A JP1288414 A JP 1288414A JP 28841489 A JP28841489 A JP 28841489A JP H03148827 A JPH03148827 A JP H03148827A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- wiring
- supply wiring
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000001902 propagating effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 229940126534 drug product Drugs 0.000 description 1
- 239000000825 pharmaceutical preparation Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路に関し、特に、その電源用パッ
ドおよび電源用配線に関する。
ドおよび電源用配線に関する。
［従来の技術］
従来の半導体集積回路においては、第４図に示すように
、集積回路内の内部回路４０１、センスア−ンプ４０２
、出力回路４０３は共通の電源用パッドｐａｔ、Ｐ４ｓ
、共通の電源供給配線４０５，４０６を介して外部の電
源ＶＤＤから電力の供給を受けていた。あるいは、第５
図に示すように、内部回路５０１、センスアンプ５０２
には電源用パッドｐｓｔ、ｐｓｓ、電源供給配線５０５
．５０６により給電し、出力回路５０３に対しては、こ
の給電回路とは別に、電源用パッドＰ５□、Ｐ５４、電
源供給配線５０７．５０８を設けていた。
、集積回路内の内部回路４０１、センスア−ンプ４０２
、出力回路４０３は共通の電源用パッドｐａｔ、Ｐ４ｓ
、共通の電源供給配線４０５，４０６を介して外部の電
源ＶＤＤから電力の供給を受けていた。あるいは、第５
図に示すように、内部回路５０１、センスアンプ５０２
には電源用パッドｐｓｔ、ｐｓｓ、電源供給配線５０５
．５０６により給電し、出力回路５０３に対しては、こ
の給電回路とは別に、電源用パッドＰ５□、Ｐ５４、電
源供給配線５０７．５０８を設けていた。
第４図、第５図において、４０４，５０４は、パッドＰ
４１、ｐｓｓを介して出力回路４０３，５０３から出力
信号を受は取る外部集積回路であり、Ｃ４１、Ｃ５１は
出力回路４０３，５０３に付いた負荷容量である。また
、Ｌ４ ｔ ”” Ｌ ４３、Ｌ、ｓｉ〜Ｌ、ｓ５はリ
ードフレームのリードやポンディングワイヤによる寄生
インダクタンスである。
４１、ｐｓｓを介して出力回路４０３，５０３から出力
信号を受は取る外部集積回路であり、Ｃ４１、Ｃ５１は
出力回路４０３，５０３に付いた負荷容量である。また
、Ｌ４ ｔ ”” Ｌ ４３、Ｌ、ｓｉ〜Ｌ、ｓ５はリ
ードフレームのリードやポンディングワイヤによる寄生
インダクタンスである。
［発明が解決しようとする課題］
上述した第４図の従来例において、外部！積回路４０４
を駆動する出力回路４０３は、大きな負荷容量Ｃ４１の
電荷を充放電しなければならない。
を駆動する出力回路４０３は、大きな負荷容量Ｃ４１の
電荷を充放電しなければならない。
いま、出力回路４０３が負荷容量Ｃ４１の充電電荷を放
電するものとすると、出力口Ｎ４０３を介して大電流Ｉ
４が電源供給配線４０６に流れ込む。
電するものとすると、出力口Ｎ４０３を介して大電流Ｉ
４が電源供給配線４０６に流れ込む。
そのため、電源回路のインダクタンスＬ４３によりこの
配線４０６の電位は、 − ＡＶ＝Ｌ４ｓ・ｄ Ｉ ａ ／ ｄ ｔたは上昇するが
、これが電源ノイズとなる。この場合に、ｔＡＭ回路内
にセンスアンプのような微少な電位変化を検出する回路
や入力電位の微少な変動に感応する回路が存在している
場合には、これらの回路の電源供給配線が出力回路用の
ものと共通となっているため、センスアンプ等のしきい
値レベルが、上記ノイズΔＶにより変動し、センスアン
プ等が誤動作を起こす恐れがあった。
配線４０６の電位は、 − ＡＶ＝Ｌ４ｓ・ｄ Ｉ ａ ／ ｄ ｔたは上昇するが
、これが電源ノイズとなる。この場合に、ｔＡＭ回路内
にセンスアンプのような微少な電位変化を検出する回路
や入力電位の微少な変動に感応する回路が存在している
場合には、これらの回路の電源供給配線が出力回路用の
ものと共通となっているため、センスアンプ等のしきい
値レベルが、上記ノイズΔＶにより変動し、センスアン
プ等が誤動作を起こす恐れがあった。
この点を考慮したものとして、第５図に示すように、内
部回路およびセンスアンプ用と出力回−路用の電源パッ
ドおよび電源供給配線をそれぞれ別個に設けたものがめ
る。ところが、出力回路５０３に接続された電源供給配
線５０８は、出力トランジスタの基板電位供給用配線を
も兼ねているため−、基板にも同様のノイズが伝播する
。一方、内部回路５０１およびセンスアンプ５０２にお
いても、そのトランジスタの電源供給配線５０６は、同
時に内部回路およびセンスアンプのトランジスタの基板
にも電位を供給している。而して、半導体集積回路にあ
ってはその構造上、全ての同種のトランジスタの基板は
共通となっている。そのため、出力回路用電源供給配線
５０８と内部回路およびセンスアンプの電源供給配線１
５０６は、基板抵抗ＲＳＳによって接続されている。し
たがって、出力回路５０３のソースおよび電源供給配置
１５０８に発生したノイズは基板に伝達され、基板抵抗
Ｒ５１を介して内部回路およびセンスアンプの基板に伝
達される。さらにその基板電位は内部回路およびセンス
アンプ用電源供給配線に伝達される。
部回路およびセンスアンプ用と出力回−路用の電源パッ
ドおよび電源供給配線をそれぞれ別個に設けたものがめ
る。ところが、出力回路５０３に接続された電源供給配
線５０８は、出力トランジスタの基板電位供給用配線を
も兼ねているため−、基板にも同様のノイズが伝播する
。一方、内部回路５０１およびセンスアンプ５０２にお
いても、そのトランジスタの電源供給配線５０６は、同
時に内部回路およびセンスアンプのトランジスタの基板
にも電位を供給している。而して、半導体集積回路にあ
ってはその構造上、全ての同種のトランジスタの基板は
共通となっている。そのため、出力回路用電源供給配線
５０８と内部回路およびセンスアンプの電源供給配線１
５０６は、基板抵抗ＲＳＳによって接続されている。し
たがって、出力回路５０３のソースおよび電源供給配置
１５０８に発生したノイズは基板に伝達され、基板抵抗
Ｒ５１を介して内部回路およびセンスアンプの基板に伝
達される。さらにその基板電位は内部回路およびセンス
アンプ用電源供給配線に伝達される。
その状態を第６図に示す、これは出力回路がＨｉｇｈか
らＬｏｗに変化した時、すなわちＣＳｔの負荷容量に蓄
えられた電荷を放電する時の出力回路用電源供給配置１
５０８のＡ５点での電位の時間変化および内部回路およ
びセンスアンプ用電源供給配線５０６の８５点の電位の
時間変化を示したものである。同図に示されるように８
５点の電位は、Ａ５点のそれと同様な時間変化を示す。
らＬｏｗに変化した時、すなわちＣＳｔの負荷容量に蓄
えられた電荷を放電する時の出力回路用電源供給配置１
５０８のＡ５点での電位の時間変化および内部回路およ
びセンスアンプ用電源供給配線５０６の８５点の電位の
時間変化を示したものである。同図に示されるように８
５点の電位は、Ａ５点のそれと同様な時間変化を示す。
このように、第５図に示す回路においても、出力回路で
発生したノイズは、基板抵抗を介して内ａＩ回路へ伝達
され、内部回路の入力レベルの変動やセンスアンプのし
きい値レベルの変動を引き起こし、誤動作を生じさせる
。
発生したノイズは、基板抵抗を介して内ａＩ回路へ伝達
され、内部回路の入力レベルの変動やセンスアンプのし
きい値レベルの変動を引き起こし、誤動作を生じさせる
。
［課題を解決するための手段］
本発明の半導体集積回路は、出力回路の電源供給配線と
基板電位供給配線とが分離されかつ前記出力回路の電源
供給配線と内部回路の電源供給配線が分離されたもので
ある。
基板電位供給配線とが分離されかつ前記出力回路の電源
供給配線と内部回路の電源供給配線が分離されたもので
ある。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示す回路図である。同図
に示されるように、集積回路内には、内部回路１０１、
センスアンプ１０２および出力回路１０３が形成されて
いる。出力回路は電源バッドＰ１２、ＰＩ３、電源供給
配線１０７，１０８を介して電源ＶＤＤから電力の供給
を受けるが、内部回路１０１．センスアンプ１０２は前
記電源パッド、電源配線とは異なる電源バッドｐＨ、Ｐ
Ｉ３、電源供給配線１０５．１０６を介して電力の供給
を受ける。そして、基板電位は、これらのパッドや配線
とは異なる電源バッドＰ１４、基板電位供給配線１０９
を介して与えられる。出力回路１０３はパッドｐｉｓを
介して外部薬積回路１０４を駆動する。Ｃ１１はこの出
力回路に付いた負荷容量であり、Ｌｌｌ〜Ｌ１５はリー
ドフレームのリードやボンディングワイヤ等に寄生する
インダクタンスである。
に示されるように、集積回路内には、内部回路１０１、
センスアンプ１０２および出力回路１０３が形成されて
いる。出力回路は電源バッドＰ１２、ＰＩ３、電源供給
配線１０７，１０８を介して電源ＶＤＤから電力の供給
を受けるが、内部回路１０１．センスアンプ１０２は前
記電源パッド、電源配線とは異なる電源バッドｐＨ、Ｐ
Ｉ３、電源供給配線１０５．１０６を介して電力の供給
を受ける。そして、基板電位は、これらのパッドや配線
とは異なる電源バッドＰ１４、基板電位供給配線１０９
を介して与えられる。出力回路１０３はパッドｐｉｓを
介して外部薬積回路１０４を駆動する。Ｃ１１はこの出
力回路に付いた負荷容量であり、Ｌｌｌ〜Ｌ１５はリー
ドフレームのリードやボンディングワイヤ等に寄生する
インダクタンスである。
いま、出力回路１０３が負荷容量Ｃｌｌに蓄えられた電
荷を放電するものとすると、電源供給配線１０８に！重
なる電流が流れ込む、この時、配線１０８には、 ＡＶ＝ＬｔｓｄＩｔ ／ｄｔ 分のノイズが発生する。第２図に、この状態での出力回
路用電源供給配線１０８のＡ１点での電位と内部回路用
およびセンスアンプ用電源供給配線１０６のＢ１点での
電位の時間変化を示す、ここに示されるようにＡ１点で
の電位は大きく変動するが、出力回路用電源供給配線１
０８は、内部回路用電源供給配線１０６および基板電位
供給配線１０９と、分離して配線され互いに独立してい
るため、Ｂ１点での電位変化は、出力回路の影響をほと
んど受けない、したがって、出力回路で発生したノイズ
は、内部回路の入力レベル変動やセンスアンプのしきい
値レベルの変動を引き起こすことがなく、センスアンプ
等が誤動作を起こす恐れはなくなる。
荷を放電するものとすると、電源供給配線１０８に！重
なる電流が流れ込む、この時、配線１０８には、 ＡＶ＝ＬｔｓｄＩｔ ／ｄｔ 分のノイズが発生する。第２図に、この状態での出力回
路用電源供給配線１０８のＡ１点での電位と内部回路用
およびセンスアンプ用電源供給配線１０６のＢ１点での
電位の時間変化を示す、ここに示されるようにＡ１点で
の電位は大きく変動するが、出力回路用電源供給配線１
０８は、内部回路用電源供給配線１０６および基板電位
供給配線１０９と、分離して配線され互いに独立してい
るため、Ｂ１点での電位変化は、出力回路の影響をほと
んど受けない、したがって、出力回路で発生したノイズ
は、内部回路の入力レベル変動やセンスアンプのしきい
値レベルの変動を引き起こすことがなく、センスアンプ
等が誤動作を起こす恐れはなくなる。
第３図は、本発明の他の実施例を示す回路図である。同
図において、３０１は内部回路、３０２はセンスアンプ
、３０３は出力回路、３０４は外部集積回路、３０５〜
３０８は電源供給配線、Ｐ３□〜ｐｓｓはパッド、Ｌｉ
２”Ｌ１２は寄生インダクタンス、Ｃ３１は負荷容量で
ある。この実施例では、電位供給配線３０６によって基
板電位を与えるようにしているが、この配線が出力回路
の電源供給配線３０８と分離されているので、この実施
例でも前の実施例と同様の効果が得られる。
図において、３０１は内部回路、３０２はセンスアンプ
、３０３は出力回路、３０４は外部集積回路、３０５〜
３０８は電源供給配線、Ｐ３□〜ｐｓｓはパッド、Ｌｉ
２”Ｌ１２は寄生インダクタンス、Ｃ３１は負荷容量で
ある。この実施例では、電位供給配線３０６によって基
板電位を与えるようにしているが、この配線が出力回路
の電源供給配線３０８と分離されているので、この実施
例でも前の実施例と同様の効果が得られる。
なお、以上の実施例は、ｐ型半導体基板を用いた集積回
路に関するものであったが、本発明は、ｎ型半導体基板
を使用する集積回路に対しても適用しうるちのである。
路に関するものであったが、本発明は、ｎ型半導体基板
を使用する集積回路に対しても適用しうるちのである。
［発明の効果］
以上説明したように、本発明は、出力回路に対する電源
供給配線を、他の内部回路に対する電源供給配線や基板
に対する電位供給配線とは別の配線としたものであるの
で、本発明によれば、出力回路で発生した電源ノイズが
他の回路に伝播することがなくなる。したがって、本発
明によれば、半導体集積回路の内部回路が誤動作を起こ
すことがなくなるので、この半導体集積回路装置によっ
て構成されるシステムの動作を安定化させることができ
る。
供給配線を、他の内部回路に対する電源供給配線や基板
に対する電位供給配線とは別の配線としたものであるの
で、本発明によれば、出力回路で発生した電源ノイズが
他の回路に伝播することがなくなる。したがって、本発
明によれば、半導体集積回路の内部回路が誤動作を起こ
すことがなくなるので、この半導体集積回路装置によっ
て構成されるシステムの動作を安定化させることができ
る。
第１図は、本発明の一実施例を示す回路図、第２図は、
その動作説明図、第３図は、本発明の他の実施例を示す
回路図、第４図、第５図は、それぞれ従来例を示す回路
図、第６図は、従来例の動作説明図である。 １０１．３０１，４０１，５０１−・−内部回路、１０
２．３０２．４０２．５０２・・−・・−センスアンプ
、 １０３．３０３．４０３．５０３・・−・・・出
力回路、 １０４．３０４．４０４．５０４・・・・
一外部集積回路、 １０５〜１０８，３０５〜３０８
．４０５．４０６．５０５〜５０８・・・・・・電源供
給配線、 １０９・・・・・・基板電位供給配線、Ｐ
１１”” Ｐ １６、Ｐ ３１〜Ｐ ３５、− Ｐ
４１′Ｐ ４Ｎ、Ｐ５Ｉ〜Ｐ５５・−・・・パッド、
Ｌｌｌ〜Ｌ１６、Ｌ、、へＬ□、Ｌ４１〜Ｌ４３、Ｌ
１〜Ｌｓｓ・・・・・・寄生インダクタンス、０１１、
Ｃ□、Ｃ４□、ＣＳｔ・・・・・・負荷容量。
その動作説明図、第３図は、本発明の他の実施例を示す
回路図、第４図、第５図は、それぞれ従来例を示す回路
図、第６図は、従来例の動作説明図である。 １０１．３０１，４０１，５０１−・−内部回路、１０
２．３０２．４０２．５０２・・−・・−センスアンプ
、 １０３．３０３．４０３．５０３・・−・・・出
力回路、 １０４．３０４．４０４．５０４・・・・
一外部集積回路、 １０５〜１０８，３０５〜３０８
．４０５．４０６．５０５〜５０８・・・・・・電源供
給配線、 １０９・・・・・・基板電位供給配線、Ｐ
１１”” Ｐ １６、Ｐ ３１〜Ｐ ３５、− Ｐ
４１′Ｐ ４Ｎ、Ｐ５Ｉ〜Ｐ５５・−・・・パッド、
Ｌｌｌ〜Ｌ１６、Ｌ、、へＬ□、Ｌ４１〜Ｌ４３、Ｌ
１〜Ｌｓｓ・・・・・・寄生インダクタンス、０１１、
Ｃ□、Ｃ４□、ＣＳｔ・・・・・・負荷容量。
Claims (2)
- （１）内部回路および出力回路とを具備する半導体集積
回路において、前記出力回路に対する電源パッドおよび
電源配線は、前記内部回路および基板電位供給のための
パッドおよび電源配線とは異なるパッドおよび配線によ
って構成されていることを特徴とする半導体集積回路。 - （２）内部回路に対する電源パッドおよび電源配線が基
板電位供給のためのパッドおよび電源配線とは異なるパ
ッドおよび配線によって構成されている請求項１記載の
半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288414A JPH03148827A (ja) | 1989-11-06 | 1989-11-06 | 半導体集積回路 |
| US07/609,543 US5121036A (en) | 1989-11-06 | 1990-11-06 | Semiconductor integrated circuit with pads and power supply lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288414A JPH03148827A (ja) | 1989-11-06 | 1989-11-06 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148827A true JPH03148827A (ja) | 1991-06-25 |
Family
ID=17729904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1288414A Pending JPH03148827A (ja) | 1989-11-06 | 1989-11-06 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5121036A (ja) |
| JP (1) | JPH03148827A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038249A1 (ja) * | 2004-09-30 | 2006-04-13 | Spansion Llc | 半導体装置及びその制御方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2609756B2 (ja) * | 1990-10-26 | 1997-05-14 | 株式会社東芝 | 半導体集積回路の使用方法 |
| US5341018A (en) * | 1991-09-18 | 1994-08-23 | Nec Corporation | Semiconductor integrated circuit device having a plurality of input circuits each including differently sized transistors |
| US5204554A (en) * | 1991-12-06 | 1993-04-20 | National Semiconductor Corporation | Partial isolation of power rails for output buffer circuits |
| US5500619A (en) * | 1992-03-18 | 1996-03-19 | Fuji Electric Co., Ltd. | Semiconductor device |
| EP0651513B1 (en) * | 1993-10-29 | 1997-08-06 | STMicroelectronics S.r.l. | Integrated circuit with bidirectional pin |
| EP0911974B1 (en) * | 1997-10-24 | 2003-04-09 | STMicroelectronics S.r.l. | Improved output circuit for integrated circuits |
| JP3784177B2 (ja) * | 1998-09-29 | 2006-06-07 | 株式会社沖データ | ドライバｉｃ |
| JP3258284B2 (ja) * | 1998-11-10 | 2002-02-18 | セイコーインスツルメンツ株式会社 | 半導体回路 |
| KR101211683B1 (ko) * | 2008-12-31 | 2012-12-12 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2184622B (en) * | 1985-12-23 | 1989-10-18 | Philips Nv | Outputbuffer and control circuit providing limited current rate at the output |
| JPH01317022A (ja) * | 1988-06-16 | 1989-12-21 | Toshiba Corp | 電源切り換え回路 |
-
1989
- 1989-11-06 JP JP1288414A patent/JPH03148827A/ja active Pending
-
1990
- 1990-11-06 US US07/609,543 patent/US5121036A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038249A1 (ja) * | 2004-09-30 | 2006-04-13 | Spansion Llc | 半導体装置及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5121036A (en) | 1992-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336557A (ja) | 相補型ｍｉｓ集積回路 | |
| JPH03148827A (ja) | 半導体集積回路 | |
| JP3969020B2 (ja) | 半導体集積回路装置 | |
| JPS6014460A (ja) | 半導体集積回路 | |
| US5739714A (en) | Apparatus for controlling ground bounce | |
| US5912581A (en) | Spurious-emission-reducing terminal configuration for an integrated circuit | |
| JP3019918B2 (ja) | 半導体集積回路及びその電源供給回路 | |
| US20050077622A1 (en) | Active phase cancellation for power delivery | |
| JPS6161256B2 (ja) | ||
| US5510744A (en) | Control circuit for reducing ground and power bounce from an output driver circuit | |
| JPH0377666B2 (ja) | ||
| JP3693481B2 (ja) | 半導体集積回路 | |
| JPS63221712A (ja) | 半導体集積回路装置 | |
| JPS635551A (ja) | 半導体集積回路装置 | |
| JPH02294041A (ja) | 半導体装置 | |
| JPH0483405A (ja) | 半導体集積回路装置 | |
| JPH0541091A (ja) | 半導体集積回路 | |
| JPS6074467A (ja) | Ｍｏｓ型集積回路 | |
| JPH02155267A (ja) | 半導体集積回路装置 | |
| JPH0440863B2 (ja) | ||
| JPH05291492A (ja) | 半導体装置 | |
| JPH0438863A (ja) | 半導体集積回路 | |
| JPS6328059A (ja) | 相補型ｍｏｓ集積回路 | |
| JPH02168723A (ja) | 出力回路 | |
| JPH04914A (ja) | 半導体集積回路装置 |