JPS635551A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS635551A JPS635551A JP15039186A JP15039186A JPS635551A JP S635551 A JPS635551 A JP S635551A JP 15039186 A JP15039186 A JP 15039186A JP 15039186 A JP15039186 A JP 15039186A JP S635551 A JPS635551 A JP S635551A
- Authority
- JP
- Japan
- Prior art keywords
- line
- mos transistor
- vcc
- gnd
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置、特にＭＯＳトランジス
タで構成される半導体集積回路装置に関する。
タで構成される半導体集積回路装置に関する。
一般に、ＭＯＳトランジスタで構成される半導体集積回
路は、正電源（以下ＶＣＣ）ラインと負電源（以下ＧＮ
Ｄ）ラインが、半導体集積回路内ではそれぞれ一本で構
成されておシ、両電源ライン間に複数の機能回路が設け
られている。また両電源ラインとも内部回路からそれぞ
れひとつの端子で外部に接続されている。
路は、正電源（以下ＶＣＣ）ラインと負電源（以下ＧＮ
Ｄ）ラインが、半導体集積回路内ではそれぞれ一本で構
成されておシ、両電源ライン間に複数の機能回路が設け
られている。また両電源ラインとも内部回路からそれぞ
れひとつの端子で外部に接続されている。
第２図は上記従来の半導体集積回路装置の一例を示すブ
ロック図で、半導体集積回路２０Ｍ０Ｓトランジスタ１
３．１４ｒｉそれぞれｖＣＣライン１１、ＧＮＤライン
１２の間に接続されていて、ここでは、ＭｏＳトランジ
スタ１３ｒｉ初段の入力回路、ＭＯＳトランジスタ１４
は終段の出力回路であって、その間のＭＯＳトランジス
タは省略しである。図においては、半導体集積回路装置
が外部電源１７に接続されたとき、外部電源１７とＶＣ
Ｃライン１１ならびにＧＮＤライン１２との間で構成さ
れる等価インダクタンス１５ならびに等価インダクタン
ス１６が存在していることを示している。
ロック図で、半導体集積回路２０Ｍ０Ｓトランジスタ１
３．１４ｒｉそれぞれｖＣＣライン１１、ＧＮＤライン
１２の間に接続されていて、ここでは、ＭｏＳトランジ
スタ１３ｒｉ初段の入力回路、ＭＯＳトランジスタ１４
は終段の出力回路であって、その間のＭＯＳトランジス
タは省略しである。図においては、半導体集積回路装置
が外部電源１７に接続されたとき、外部電源１７とＶＣ
Ｃライン１１ならびにＧＮＤライン１２との間で構成さ
れる等価インダクタンス１５ならびに等価インダクタン
ス１６が存在していることを示している。
ところで、上述のように外部電源との接続線の等価イン
ダクタンス、さらに集積回路装置内のＭＯＳトランジス
タまでの電源線のインダクタンスによって、回路動作時
にノイズを発生し、ＭＯＳトランジスタの誤動作を起す
ことがある。
ダクタンス、さらに集積回路装置内のＭＯＳトランジス
タまでの電源線のインダクタンスによって、回路動作時
にノイズを発生し、ＭＯＳトランジスタの誤動作を起す
ことがある。
また、終段の出力回路であるＭＯＳトランジスタ１４で
は、−般的に外部回路との接続による配線容量が太きい
ため、動作時または動作過渡時の電流が大きくなシ、発
生するノイズもまた特に大きくなって、ＶＣＣライン１
１．ＧＮＤライン１２の落ち浮きも激しくなる。そのた
め初段の入力回路であるＭＯＳ）ランラスタ入力０入カ
レベルの特性の低下を引きおこし、さらに悪化すると、
規格を満足しなくなってしまうと云う問題点を有してい
る。
は、−般的に外部回路との接続による配線容量が太きい
ため、動作時または動作過渡時の電流が大きくなシ、発
生するノイズもまた特に大きくなって、ＶＣＣライン１
１．ＧＮＤライン１２の落ち浮きも激しくなる。そのた
め初段の入力回路であるＭＯＳ）ランラスタ入力０入カ
レベルの特性の低下を引きおこし、さらに悪化すると、
規格を満足しなくなってしまうと云う問題点を有してい
る。
本発明の目的は上記の欠点を除去し、容量性負荷を有す
るＭＯＳトランジスタの電源の安定化を計ることによυ
ノイズを低減し、動作マージンの減少を軽減した半導体
集積回路装置を提供することにある。
るＭＯＳトランジスタの電源の安定化を計ることによυ
ノイズを低減し、動作マージンの減少を軽減した半導体
集積回路装置を提供することにある。
本発明の半導体集積回路装置は、半導体基板に複数のＭ
ＯＳトランジスタを形成した半導体集積回路において、
容量性負荷を有するＭＯＳ）ランジスメの■ＣＣライン
とＧＮＤラインとの間に接続され、このトランジスタに
近接して形成されたコンデンサを配置して構成される。
ＯＳトランジスタを形成した半導体集積回路において、
容量性負荷を有するＭＯＳ）ランジスメの■ＣＣライン
とＧＮＤラインとの間に接続され、このトランジスタに
近接して形成されたコンデンサを配置して構成される。
また容量性負荷を有するＭＯＳトランジスタめ−りとし
て出力回路を構成するＭＯＳトランジスタを特定して構
成される。
て出力回路を構成するＭＯＳトランジスタを特定して構
成される。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の回路構成を示したもので、
図中第２図と同じ符号のものは同じものを示して−る。
図中第２図と同じ符号のものは同じものを示して−る。
図において■ＣＣライン１１とＧＮＤライン１２の間に
接続されている容量性負荷を有するＭＯＳトランジスタ
１８の近傍にコンデンサ２２を並列に接続し、さらに終
段の出力回路のＭＯＳトランジスタ１４の近傍にコンデ
ンサ２１を並列に接続した構成となっている。
接続されている容量性負荷を有するＭＯＳトランジスタ
１８の近傍にコンデンサ２２を並列に接続し、さらに終
段の出力回路のＭＯＳトランジスタ１４の近傍にコンデ
ンサ２１を並列に接続した構成となっている。
以上の構成により、ＭＯＳトランジスタ１４および１８
が動作時に発生する過渡電流を局部的に処理するため、
ＶＣＣライン１１、およびＧＮＤライン１２の落ち・浮
きを吸収することができ、またＶＣＣライン１１と外電
源１７と、およびＧＮＤライン１２と外部電源との間の
等価インダクタンス１５および１６によシ発生するノイ
ズも吸収することができるので、各段における入力条件
の変化を効果的に防ぐことができる。
が動作時に発生する過渡電流を局部的に処理するため、
ＶＣＣライン１１、およびＧＮＤライン１２の落ち・浮
きを吸収することができ、またＶＣＣライン１１と外電
源１７と、およびＧＮＤライン１２と外部電源との間の
等価インダクタンス１５および１６によシ発生するノイ
ズも吸収することができるので、各段における入力条件
の変化を効果的に防ぐことができる。
以上説明したように本発明の半導体集積回路装置は、イ
ンダクタンスを原因として発生するノイズを防ぐことが
でき、ｖＣＣライン、ＧＮＤラインの落ち・浮きも防ぐ
ことができ、安定な回路動作を行なわせることができる
と云う効果がある。
ンダクタンスを原因として発生するノイズを防ぐことが
でき、ｖＣＣライン、ＧＮＤラインの落ち・浮きも防ぐ
ことができ、安定な回路動作を行なわせることができる
と云う効果がある。
第１図は本発明の一実施例を示す回路構成図、第２図は
従来の半導体集積回路装置の回路構成図である。 １．２・・・・・・半導体集積回路装置、１１・・・・
・・正電源ライン（ＶＣＣライン）、１２・・・・・・
負電源ライン（ＧＮＤライン）、１３．１４．１８・・
・・・・ＭＯＳトランジスタ、１５．１６・・・・・・
等価インダクタン・ス、１７・・・・・・外部電源、２
１，２２・・・・・・コンデンｔ。
従来の半導体集積回路装置の回路構成図である。 １．２・・・・・・半導体集積回路装置、１１・・・・
・・正電源ライン（ＶＣＣライン）、１２・・・・・・
負電源ライン（ＧＮＤライン）、１３．１４．１８・・
・・・・ＭＯＳトランジスタ、１５．１６・・・・・・
等価インダクタン・ス、１７・・・・・・外部電源、２
１，２２・・・・・・コンデンｔ。
Claims (2)
- （１）半導体基板に複数のＭＯＳトランジスタを形成し
た半導体集積回路において、容量性負荷を有する前記Ｍ
ＯＳトランジスタの電源線と地気線との間に接続され、
このトランジスタに近接して形成されたコンデンサを配
置されることを特徴とする半導体集積回路装置。 - （２）容量性負荷を有するＭＯＳトランジスタが出力回
路を構成するＭＯＳトランジスタであることを特徴とす
る特許請求の範囲第１項載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15039186A JPS635551A (ja) | 1986-06-25 | 1986-06-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15039186A JPS635551A (ja) | 1986-06-25 | 1986-06-25 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS635551A true JPS635551A (ja) | 1988-01-11 |
Family
ID=15495966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15039186A Pending JPS635551A (ja) | 1986-06-25 | 1986-06-25 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635551A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522773B1 (en) | 1998-03-03 | 2003-02-18 | Siemens Aktiengesellschaft | Fingertip sensor with integrated key switch |
| US6912299B1 (en) * | 1998-02-18 | 2005-06-28 | Nec Corporation | Device for detecting a fingerprint, electric apparatus and doorkeeper apparatus |
| JP2009009528A (ja) * | 2007-06-29 | 2009-01-15 | Casio Comput Co Ltd | 画像入力装置 |
-
1986
- 1986-06-25 JP JP15039186A patent/JPS635551A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6912299B1 (en) * | 1998-02-18 | 2005-06-28 | Nec Corporation | Device for detecting a fingerprint, electric apparatus and doorkeeper apparatus |
| US6522773B1 (en) | 1998-03-03 | 2003-02-18 | Siemens Aktiengesellschaft | Fingertip sensor with integrated key switch |
| JP2009009528A (ja) * | 2007-06-29 | 2009-01-15 | Casio Comput Co Ltd | 画像入力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008646B1 (ko) | 집적회로의 배치배선방식 | |
| JP2002083872A (ja) | 半導体集積回路 | |
| JPH05308136A (ja) | マスタスライス集積回路 | |
| KR100447066B1 (ko) | 멀티 칩 모듈 | |
| JPH045289B2 (ja) | ||
| JPH11186497A (ja) | 半導体集積回路装置 | |
| JPS635551A (ja) | 半導体集積回路装置 | |
| JPS6161437A (ja) | 半導体集積回路装置 | |
| JP3969020B2 (ja) | 半導体集積回路装置 | |
| US5773872A (en) | Semiconductor device having an integrated differential circuit with an improved common-mode rejection ratio (CMRR) | |
| JPH07106521A (ja) | セルベース設計半導体集積回路装置 | |
| JP3730003B2 (ja) | 半導体装置 | |
| JPH0212027B2 (ja) | ||
| US6949810B2 (en) | Active phase cancellation for power delivery | |
| JPH06163700A (ja) | 集積回路装置 | |
| JPH05283615A (ja) | 半導体集積回路の電源配線 | |
| US5970011A (en) | Power source design for embedded memory | |
| JPH0440863B2 (ja) | ||
| JPH05299508A (ja) | 半導体集積回路装置 | |
| JPH02224267A (ja) | 半導体集積回路 | |
| JPH0243343B2 (ja) | ||
| JPH08203279A (ja) | 半導体集積回路装置 | |
| JPH03136350A (ja) | 半導体装置 | |
| JPH03233969A (ja) | マスタ・スライス方式ｌｓｉ | |
| JPH0574945A (ja) | セミカスタム集積回路 |