JPS6161437A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6161437A
JPS6161437A JP18280284A JP18280284A JPS6161437A JP S6161437 A JPS6161437 A JP S6161437A JP 18280284 A JP18280284 A JP 18280284A JP 18280284 A JP18280284 A JP 18280284A JP S6161437 A JPS6161437 A JP S6161437A
Authority
JP
Japan
Prior art keywords
basic cells
unused
integrated circuit
semiconductor integrated
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18280284A
Other languages
English (en)
Inventor
Haruyuki Tago
田胡　治之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18280284A priority Critical patent/JPS6161437A/ja
Publication of JPS6161437A publication Critical patent/JPS6161437A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はＭＯ８ｆｉ回路に係り、特にマスタースライス
°型巣積回路に関する。
〔発明の技術的背景とその問題点〕
ＭＯ８ＬＳＩの動作速度向、ヒに伴ない、論理ゲートの
スイッチングに起因するＬＳＩ内部電源ライン上の雑音
が問題になってきた。第５図にＬ８Ｉ電源配線の等価回
路を示す。ＬＳＩ内部には抵抗Ｒ１（１）　、インダク
タンスＬｌ　（２）　、容量ｃｔ　ｔ３）が分布し、パ
ッケージとボンディングワイヤには抵抗Ｒ，（４）　。
インダクタンスＬｔ　（５）が存在する。第５図中のａ
。
ｋ間にインバータが接続さＣているときの、回路を第４
図に示す。インバータの入力端子（６）に立ち上り波形
が加わると、Ｎチャネルトランジスタ（６）がオンし、
インバータの出力端子ｄ点の電圧は、ＶＤＤからＯｖに
低下する。その放電′電流ｔはＮチャネルトランジスタ
ｔ６）、Ｌ＋　、　Ｒ＋　、・・・Ｒ１＋　ＬＺを通っ
てＧ　Ｎ　Ｄ　＆Ｃ流れこむ。このときインバータの電
ｃｔシ 几、ｉ＋ｒ、、πＶに上昇する。結果とし゛Ｃインバー
タに加わる電源電圧（Ｖａ−Ｖ７１が低下し、動作速度
低下を招く。
また、次段ゲート（８，９）のグランド４点はに点と離
れており、几１．Ｌ、のために′電位が異なる。同じ理
由でｔ点のＶＤＤの電位も６点と異なる。この場合、た
とえばインバータの出力は“０”レベルであるのに、次
段ゲート入力では′１″に受けとる誤動作が起きること
もある。
〔発明の目的〕
本発明の目的は上記の事情を考慮してなされたもので、
論理ゲートに近接して、電源ノイズ吸収用のバイパスコ
ンデンサを設けることで、電源ノイズの低減を図ること
にある。
〔発明の概要〕
マスタースライスを集積回路において、本来の論理機能
には使われていない未使用領域を、ＶＤＤ。
ＧＮＤ間のバイパスコンデンサとして用いる。
〔発明の効果〕
本発明によれば論理ゲートに近接してバイパスコンデン
サを設けることが出来るので、電源ノイズの吸収効果を
大きくでき、デバイスの安定動作に役立つ。
〔発明の実施例〕
第１図（４）にマスタースライス形半導体集積回路に用
いられる０ＭＯ８構成の基本セルの１例を、第１図（ｂ
）ＩＣ等価回路を示す。この基本セルを配列し、配線工
程を各品種ごとに行なうことで所望の論理機能を実現す
る。（第２図）このとき通常基本セルをすべて使用する
ことはなく、未使用の基本セル（第２図の斜線部分）が
残る。
本実施例は、この未使用の基本セルをコンデンサとして
用いる。第３図←）にバイパスコンデンサとして使用す
るときの接続を、第３図（Ｓ）に整理した回路図を示し
た。４・りのトランジスタすべてのソース、ドレイン端
子が相互に接続され、ゲートとの間にＭＯＳキャパシタ
を形成する。この回路を第２図の未便用領域に配置する
。論理ゲートからの距離が非常に小さいので、第４図中
で４，６点間にコンデンサを設置したことになる。論理
ゲートのスイッチング時に発生するノイズをノイズ源の
ごく近くで吸収し、遠くにつけた場合に比ベノイズ吸収
効果を大きくできる。さらに本来未使用領域を用いたの
で、チップ面積の増大などの不都合を一切招かない特徴
がある。
【図面の簡単な説明】
第１図（６）はマスタースライス型半導体集積回路に用
いられる基本セルのパターン例 を示す平面図。 第１図（Ａ）は第１図０）の等価回路図。 第２図はマスタースライス型半導体集積回路の配置配線
状況を模式的に示した平面図。 第３図（ｃＬ）は本発明の一実施例に関わる基本セルを
バイパスコンデンサとして用いる 時の接続を示す回路図。 第３図（６）は第３図（αンを整理した回路図。 第４図は′１源線の抵抗、インダクタンスを示したイン
バーターの回路図。 第５図はＬＳＩの電源配線の等価回路図である。 図において １・・・ＬＳＩチップ内部電源配線の寄生抵抗２・・・
　　　　　　Ｉ　　　の寄生インダクタンス３・・・　
　　　　　Ｉ　　　　　間の寄生容量４・・・ＬＳＩパ
ッケージ、ポンディングの寄生抵抗５・・・　　　　　
　　Ｉ　　　　の寄生インダクタンス６・・・インバー
タを構成するＮチャネルトランジスタ７・・・　　　　
　　　　　　　Ｐチャネルトランジスタ８．９・・・次
段のゲート １２・・・基本セルを配列した素子領域１３・・・素子
領域間の配線を行な９配線領域１４・・・論理ゲート １５・・・未使用素子領域 ２０、２１・・・Ｎチャネルトランジスタ２２．２３・
・・Ｐチャネルトランジスタ２４・・・Ｎ拡散領域 ２５・・・Ｐ拡散領域 ２６・・・ゲート電極 代理人　弁理士　則　近　憲　佑 （ほか１名） 第１図 （ｎ） （ム） 第２図 第３図 （α） （ｂ） 第４図

Claims (1)

    【特許請求の範囲】
  1. 　ＭＯＳ素子からなる基本セルを半導体基板上に複数個
    配列して素子領域を形成すると共に、この素子領域を上
    記基板上に配線領域をはさんで複数個配列し集積化して
    なり、必要に応じた配線パターンの形成により所望の回
    路が実現されるマスタースライス方式の半導体集積回路
    装置において、前記素子領域上で使用されていない基本
    セルにコンデンサーを構成し、電源、接地間に接続した
    ことを特徴とする半導体集積回路装置。
JP18280284A 1984-09-03 1984-09-03 半導体集積回路装置 Pending JPS6161437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18280284A JPS6161437A (ja) 1984-09-03 1984-09-03 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18280284A JPS6161437A (ja) 1984-09-03 1984-09-03 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS6161437A true JPS6161437A (ja) 1986-03-29

Family

ID=16124675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18280284A Pending JPS6161437A (ja) 1984-09-03 1984-09-03 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS6161437A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237543A (ja) * 1987-03-26 1988-10-04 Hitachi Ltd 半導体集積回路装置
JPS6465863A (en) * 1987-09-04 1989-03-13 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPH027542A (ja) * 1988-06-27 1990-01-11 Nec Corp 半導体集積回路
JPH02241061A (ja) * 1989-03-15 1990-09-25 Oki Electric Ind Co Ltd Ｃｍｏｓ半導体集積回路
JPH04147674A (ja) * 1990-10-09 1992-05-21 Nec Ic Microcomput Syst Ltd ゲートアレイ方式のｃｍｏｓ半導体集積回路装置
JPH07106521A (ja) * 1993-10-07 1995-04-21 Nec Corp セルベース設計半導体集積回路装置
US6054751A (en) * 1996-09-18 2000-04-25 Denso Corporation Semiconductor integrated circuit
US6732335B2 (en) 2002-04-23 2004-05-04 Oki Electric Industry Co., Ltd. Semiconductor IC with an inside capacitor for a power supply circuit and a method of automatically designing the same
JP2008244501A (ja) * 2000-09-13 2008-10-09 Ricoh Co Ltd 半導体集積回路装置
US11522541B2 (en) 2020-09-11 2022-12-06 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237543A (ja) * 1987-03-26 1988-10-04 Hitachi Ltd 半導体集積回路装置
JPS6465863A (en) * 1987-09-04 1989-03-13 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPH027542A (ja) * 1988-06-27 1990-01-11 Nec Corp 半導体集積回路
JPH02241061A (ja) * 1989-03-15 1990-09-25 Oki Electric Ind Co Ltd Ｃｍｏｓ半導体集積回路
JPH04147674A (ja) * 1990-10-09 1992-05-21 Nec Ic Microcomput Syst Ltd ゲートアレイ方式のｃｍｏｓ半導体集積回路装置
JPH07106521A (ja) * 1993-10-07 1995-04-21 Nec Corp セルベース設計半導体集積回路装置
US6054751A (en) * 1996-09-18 2000-04-25 Denso Corporation Semiconductor integrated circuit
JP2008244501A (ja) * 2000-09-13 2008-10-09 Ricoh Co Ltd 半導体集積回路装置
US6732335B2 (en) 2002-04-23 2004-05-04 Oki Electric Industry Co., Ltd. Semiconductor IC with an inside capacitor for a power supply circuit and a method of automatically designing the same
US11522541B2 (en) 2020-09-11 2022-12-06 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
JP2002083872A (ja) 半導体集積回路
JPS6161437A (ja) 半導体集積回路装置
US6124625A (en) Chip decoupling capacitor
JPH11186497A (ja) 半導体集積回路装置
US5023689A (en) Complementary integrated circuit device equipped with latch-up preventing means
JP2682397B2 (ja) セルベース設計半導体集積回路装置
JPH0212027B2 (ja)
JPH10107235A (ja) ゲートアレーｌｓｉの構成方法とこれを用いた回路装置
US4868627A (en) Complementary semiconductor integrated circuit device capable of absorbing noise
JPH05198742A (ja) 半導体集積回路装置
JP3487989B2 (ja) 半導体装置
JP2741712B2 (ja) 半導体集積回路装置
WO2000035004A1 (en) Integrated circuit
JPH11168173A (ja) 半導体装置
JP2002110798A (ja) 半導体装置およびそのレイアウト方法
JP3173030B2 (ja) 半導体集積回路装置
JPH08316323A (ja) 電源配線の形成方法及びそれを用いた回路装置
JPH1168058A (ja) 半導体記憶装置
US6946875B2 (en) Universal logic module and ASIC using the same
JP3637728B2 (ja) 半導体集積装置
JPS6187357A (ja) 半導体集積回路装置
JPS635551A (ja) 半導体集積回路装置
JPS62120717A (ja) 半導体回路
JPH0513680A (ja) 半導体装置
JPS6221072Y2 (ja)