JP2682397B2 - セルベース設計半導体集積回路装置 - Google Patents
セルベース設計半導体集積回路装置Info
- Publication number
- JP2682397B2 JP2682397B2 JP5251272A JP25127293A JP2682397B2 JP 2682397 B2 JP2682397 B2 JP 2682397B2 JP 5251272 A JP5251272 A JP 5251272A JP 25127293 A JP25127293 A JP 25127293A JP 2682397 B2 JP2682397 B2 JP 2682397B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- power supply
- integrated circuit
- semiconductor integrated
- based design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スタンダードセル設計
手法またはセルベース設計手法により設計されるセルベ
ース設計半導体集積回路装置に関し、特にノイズ低減用
の容量素子を有するセルベース設計半導体集積回路装置
に関する。
手法またはセルベース設計手法により設計されるセルベ
ース設計半導体集積回路装置に関し、特にノイズ低減用
の容量素子を有するセルベース設計半導体集積回路装置
に関する。
【０００２】
【従来の技術】半導体集積回路装置の小型化，高速化に
伴い、動作時に発生するノイズの影響が、近年大きな問
題となりつつある。すなわち半導体集積回路装置内の論
理回路が高速にスイッチングするためには、その論理回
路の出力に接続されている負荷容量に対し、高速に充放
電を行わせる必要がある。その結果論理回路のスイッチ
ング時には半導体集積回路（以下ＬＳＩと略す。）の電
源配線およびＧＮＤ配線には、非常に大きなパルス状の
電流が流れ、ＬＳＩの電源配線およびＧＮＤ配線ならび
にパッケージのリードフレームの抵抗およびインダクタ
ンス成分により、電源またはＧＮＤ電位は非常に大きく
変動してしまっていた。このような電位変動はスイッチ
ングスピードの低下をもたらすのみでなく、回路の誤動
作の発生原因ともなり得る。
伴い、動作時に発生するノイズの影響が、近年大きな問
題となりつつある。すなわち半導体集積回路装置内の論
理回路が高速にスイッチングするためには、その論理回
路の出力に接続されている負荷容量に対し、高速に充放
電を行わせる必要がある。その結果論理回路のスイッチ
ング時には半導体集積回路（以下ＬＳＩと略す。）の電
源配線およびＧＮＤ配線には、非常に大きなパルス状の
電流が流れ、ＬＳＩの電源配線およびＧＮＤ配線ならび
にパッケージのリードフレームの抵抗およびインダクタ
ンス成分により、電源またはＧＮＤ電位は非常に大きく
変動してしまっていた。このような電位変動はスイッチ
ングスピードの低下をもたらすのみでなく、回路の誤動
作の発生原因ともなり得る。
【０００３】前述したような問題点を解決するために、
電源配線およびＧＮＤ配線間にバイパスコンデンサを挿
入する方法がいくつか提案されている。例えば、特開平
２−２９５１６１号公報（以下引用例ａとする）におい
ては、エピタキシャル成長技術を用いたＬＳＩのエピタ
キシャル成長させた半導体層中に容量素子を組み込むこ
とで、バイパスコンデンサを実現させる技術が開示され
ている。また特開昭６１−６１４３７号公報（以下引用
例ｂとする）においてはマスタスライス型のＬＳＩの未
使用領域の論理回路用のトランジスタを用いてバイパス
コンデンサを実現する技術が開示され、特開昭６０−１
６１６５５号公報（以下引用例ｃとする）では、電源パ
ッドおよびＧＮＤパッドのそれぞれと内部論理回路とを
接続する電源配線またはＧＮＤ配線下にバイパスコンデ
ンサを構成する技術が開示されている。
電源配線およびＧＮＤ配線間にバイパスコンデンサを挿
入する方法がいくつか提案されている。例えば、特開平
２−２９５１６１号公報（以下引用例ａとする）におい
ては、エピタキシャル成長技術を用いたＬＳＩのエピタ
キシャル成長させた半導体層中に容量素子を組み込むこ
とで、バイパスコンデンサを実現させる技術が開示され
ている。また特開昭６１−６１４３７号公報（以下引用
例ｂとする）においてはマスタスライス型のＬＳＩの未
使用領域の論理回路用のトランジスタを用いてバイパス
コンデンサを実現する技術が開示され、特開昭６０−１
６１６５５号公報（以下引用例ｃとする）では、電源パ
ッドおよびＧＮＤパッドのそれぞれと内部論理回路とを
接続する電源配線またはＧＮＤ配線下にバイパスコンデ
ンサを構成する技術が開示されている。
【０００４】引用例ｂに開示されるマスタスライス型の
ＬＳＩにおいて、バイパスコンデンサを実現させた場合
のセルの回路図を示す図４を参照すると、このマスタス
ライス型のＬＳＩは、論理ゲートを実現するための下地
ＭＯＳトランジスタを共用しているため、ＭＯＳトラン
ジスタのチャネル長Ｌは細い。またＰチャネルトランジ
スタのゲート電位が電源に接続されているため、ゲート
と基板間とで効果的に容量が実現できない。従ってこの
ような構造のセルでは余り大きな容量は実現できず、ま
たゲートを電源に接続するために上地配線が必要とな
り、セルの使用率は低下する。
ＬＳＩにおいて、バイパスコンデンサを実現させた場合
のセルの回路図を示す図４を参照すると、このマスタス
ライス型のＬＳＩは、論理ゲートを実現するための下地
ＭＯＳトランジスタを共用しているため、ＭＯＳトラン
ジスタのチャネル長Ｌは細い。またＰチャネルトランジ
スタのゲート電位が電源に接続されているため、ゲート
と基板間とで効果的に容量が実現できない。従ってこの
ような構造のセルでは余り大きな容量は実現できず、ま
たゲートを電源に接続するために上地配線が必要とな
り、セルの使用率は低下する。
【０００５】
【発明が解決しようとする課題】しかしながら、これら
の従来技術では、セルベース設計手法で構成され、最適
化されたトランジスタサイズにより専用設計されたセル
を高集積度に配置したＬＳＩにおいては、１つのセルで
実現できる容量値が小さいためバイパスコンデンサを挿
入するために追加の専有面積が必要となり、チップサイ
ズが増大してしまうという欠点を持っていた。
の従来技術では、セルベース設計手法で構成され、最適
化されたトランジスタサイズにより専用設計されたセル
を高集積度に配置したＬＳＩにおいては、１つのセルで
実現できる容量値が小さいためバイパスコンデンサを挿
入するために追加の専有面積が必要となり、チップサイ
ズが増大してしまうという欠点を持っていた。
【０００６】
【発明が解決しようとする課題】本発明のセルベース設
計半導体集積回路は、第１の電源電圧および第２の電源
電圧を供給して論理機能動作をし前記論理機能動作時に
発生する電源ノイズを実質的になくするよう前記第１お
よび第２の電源間に接続された基本セル容量素子と第１
の絶縁ゲート効果トランジスタ群を具備して前記所定の
論理機能を有する複数個のファンクションブロックセル
とを備え、前記ファンクションブロックセルを半導体基
板上に配列してブロックセルを形成し、このブロックセ
ルを挟むようにまたは囲むように前記半導体基板上に形
成する配線領域を配列し、必要に応じて前記ファンクシ
ョンブロックセル間および前記ブロックセル間を接続し
前記配線領域内に配置する複数個の配線パターンを形成
することにより所望の回路機能を実現するセルベース設
計手法で構成されるセルベース設計半導体集積回路装置
において、前記基本セル容量素子は前記第１の絶縁ゲー
ト効果トランジスタ群とはその平面形状の異なる第２の
絶縁ゲート効果トランジスタ群を有し前記第２の絶縁ゲ
ート効果トランジスタ群のゲート電極と前記第１および
第２の電源電圧供給線との間で構成される容量素子を有
し、前記ファンクションブロックセル間または前記ブロ
ックセル間に配列される構成である。
計半導体集積回路は、第１の電源電圧および第２の電源
電圧を供給して論理機能動作をし前記論理機能動作時に
発生する電源ノイズを実質的になくするよう前記第１お
よび第２の電源間に接続された基本セル容量素子と第１
の絶縁ゲート効果トランジスタ群を具備して前記所定の
論理機能を有する複数個のファンクションブロックセル
とを備え、前記ファンクションブロックセルを半導体基
板上に配列してブロックセルを形成し、このブロックセ
ルを挟むようにまたは囲むように前記半導体基板上に形
成する配線領域を配列し、必要に応じて前記ファンクシ
ョンブロックセル間および前記ブロックセル間を接続し
前記配線領域内に配置する複数個の配線パターンを形成
することにより所望の回路機能を実現するセルベース設
計手法で構成されるセルベース設計半導体集積回路装置
において、前記基本セル容量素子は前記第１の絶縁ゲー
ト効果トランジスタ群とはその平面形状の異なる第２の
絶縁ゲート効果トランジスタ群を有し前記第２の絶縁ゲ
ート効果トランジスタ群のゲート電極と前記第１および
第２の電源電圧供給線との間で構成される容量素子を有
し、前記ファンクションブロックセル間または前記ブロ
ックセル間に配列される構成である。
【０００７】また、本発明のセルベース設計半導体集積
回路装置の前記第２の絶縁ゲート効果トランジスタ群
は、ゲートを前記第２の電源に接続しソースを前記第１
の電源に接続したＰチャネルＭＯＳトランジスタと、ゲ
ートを前記第１の電源に接続しソースを前記第２の電源
に接続したＮチャネルＭＯＳトランジスタとから構成す
ることもできる。
回路装置の前記第２の絶縁ゲート効果トランジスタ群
は、ゲートを前記第２の電源に接続しソースを前記第１
の電源に接続したＰチャネルＭＯＳトランジスタと、ゲ
ートを前記第１の電源に接続しソースを前記第２の電源
に接続したＮチャネルＭＯＳトランジスタとから構成す
ることもできる。
【０００８】さらに、本発明のセルベース設計半導体集
積回路の前記基本セル容量素子は、前記配線領域内に配
置される複数個の前記配線パターンと重ねて配置される
構成とすることもできる。
積回路の前記基本セル容量素子は、前記配線領域内に配
置される複数個の前記配線パターンと重ねて配置される
構成とすることもできる。
【０００９】
【実施例】次に、図面を参照して本発明の一実施例のセ
ルベース設計半導体集積回路装置を説明する。
ルベース設計半導体集積回路装置を説明する。
【００１０】図１は本発明の一実施例のセルベース設計
半導体集積回路装置の構成を示す平面図である。
半導体集積回路装置の構成を示す平面図である。
【００１１】図１を参照すると、この実施例のセルベー
ス設計半導体集積回路装置は、電源配線２１とＧＮＤ配
線２２と、内部に論理回路機能を実現する構成のファン
クションブロック（２３〜３７）とを有し、ファンクシ
ョンブロック（２３〜３７）を配置し、ファンクション
ブロック（２３〜３７）の各端子間を回路接続情報に基
き、ＣＡＤツールにより自動接続してセルベース設計の
ＬＳＩとしての機能を実現する。なお、説明を簡単にす
るため、ファンクションブロック（２３〜３７）の端子
間を接続する接続端は表示していない。
ス設計半導体集積回路装置は、電源配線２１とＧＮＤ配
線２２と、内部に論理回路機能を実現する構成のファン
クションブロック（２３〜３７）とを有し、ファンクシ
ョンブロック（２３〜３７）を配置し、ファンクション
ブロック（２３〜３７）の各端子間を回路接続情報に基
き、ＣＡＤツールにより自動接続してセルベース設計の
ＬＳＩとしての機能を実現する。なお、説明を簡単にす
るため、ファンクションブロック（２３〜３７）の端子
間を接続する接続端は表示していない。
【００１２】セルベース設計のようなＣＡＤ自動配置配
線ツールを用いてマスクパターンを作成する場合は、各
ファンクションブロック間に配線を行うための領域が必
要であり、すべてのファンクションブロック（２３〜３
７）を密着させて配置することはできない。
線ツールを用いてマスクパターンを作成する場合は、各
ファンクションブロック間に配線を行うための領域が必
要であり、すべてのファンクションブロック（２３〜３
７）を密着させて配置することはできない。
【００１３】さらに、本発明の一実施例のセルベース設
計半導体集積回路装置は、この配線領域に配置されたコ
ンデンサセル（４０〜４３）を有している。
計半導体集積回路装置は、この配線領域に配置されたコ
ンデンサセル（４０〜４３）を有している。
【００１４】図１に示すこのコンデンサセル（４０〜４
３）が配置された一部分の拡大図である図２を併せて参
照すると、この実施例のセルベース設計半導体集積回路
装置は、ファンクションブロック１および２と、コンデ
ンサセル３と、電源配線４と、ＧＮＤ配線５とから構成
される。
３）が配置された一部分の拡大図である図２を併せて参
照すると、この実施例のセルベース設計半導体集積回路
装置は、ファンクションブロック１および２と、コンデ
ンサセル３と、電源配線４と、ＧＮＤ配線５とから構成
される。
【００１５】また、このコンデンサセル３は、Ｐチャネ
ルＭＯＳトランジスタのゲート６と拡散層８とを有し、
ゲート６はコンタクト１０によりＧＮＤ電位へ接続さ
れ、拡散層８はコンタクト１０により電源電位に接続さ
れている。またこのコンデンサセル３は、ＮチャネルＭ
ＯＳトランジスタのゲート７と拡散層９とを有し、ゲー
ト７はコンタクト１０により電源電位へ接続され、拡散
層９は、コンタクト１０によりＧＮＤ電位に接続されて
いる。
ルＭＯＳトランジスタのゲート６と拡散層８とを有し、
ゲート６はコンタクト１０によりＧＮＤ電位へ接続さ
れ、拡散層８はコンタクト１０により電源電位に接続さ
れている。またこのコンデンサセル３は、ＮチャネルＭ
ＯＳトランジスタのゲート７と拡散層９とを有し、ゲー
ト７はコンタクト１０により電源電位へ接続され、拡散
層９は、コンタクト１０によりＧＮＤ電位に接続されて
いる。
【００１６】このコンデンサセル３の内部回路を示す図
３を参照すると、電源配線およびＧＮＤ配線間にＭＯＳ
トランジスタのゲート容量を用いた、コンデンサセル３
が実現できている。また、コンデンサセル３の内部には
ゲートおよび拡散層しか使用しておらず、通常ＣＡＤ自
動配線ツールにより設計される第１層アルミ配線および
第２層アルミ配線は全く使用していないため、このコン
デンサセル３を配線領域上に配置したとしても自動配線
ツールに対し悪影響は発生しない。
３を参照すると、電源配線およびＧＮＤ配線間にＭＯＳ
トランジスタのゲート容量を用いた、コンデンサセル３
が実現できている。また、コンデンサセル３の内部には
ゲートおよび拡散層しか使用しておらず、通常ＣＡＤ自
動配線ツールにより設計される第１層アルミ配線および
第２層アルミ配線は全く使用していないため、このコン
デンサセル３を配線領域上に配置したとしても自動配線
ツールに対し悪影響は発生しない。
【００１７】このような専用セルを作成することによ
り、ＭＯＳトランジスタのチャネル長Ｌおよびチャネル
幅Ｗを可能な限り、大きくでき、同一セルサイズで容量
の大きなコンデンサセルを構成することができ、配線領
域を使用するのみで、チップサイズの増大なしにバイパ
スコンデンサを挿入できる。
り、ＭＯＳトランジスタのチャネル長Ｌおよびチャネル
幅Ｗを可能な限り、大きくでき、同一セルサイズで容量
の大きなコンデンサセルを構成することができ、配線領
域を使用するのみで、チップサイズの増大なしにバイパ
スコンデンサを挿入できる。
【００１８】
【発明の効果】以上説明したように本発明によれば、セ
ルベース設計手法を用いて配線領域上にコンデンサセル
を配置することにより、電源配線およびＧＮＤ配線間の
バイパス用コンデンサをチップサイズの増大なしにＬＳ
Ｉ内に実現でき、ＬＳＩの耐ノイズ性を向上できるとい
う効果が得られる。
ルベース設計手法を用いて配線領域上にコンデンサセル
を配置することにより、電源配線およびＧＮＤ配線間の
バイパス用コンデンサをチップサイズの増大なしにＬＳ
Ｉ内に実現でき、ＬＳＩの耐ノイズ性を向上できるとい
う効果が得られる。
【図１】本発明の一実施例のセルベース設計半導体集積
回路装置の構成を示す平面図である。
回路装置の構成を示す平面図である。
【図２】図１に示す本発明の一実施例のセルベース設計
半導体集積回路装置の一部分の拡大図である。
半導体集積回路装置の一部分の拡大図である。
【図３】コンデンサセルの内部回路を示す回路図であ
る。
る。
【図４】従来のマスタライス型ＬＳＩのバイパスコンデ
ンサの回路構成を示す図である。
ンサの回路構成を示す図である。
１，２，２３〜３７ ファンクションブロック ４，２１ 電源配線 ５，２２ ＧＮＤ配線 ６，７ ＭＯＳトランジスタのゲート ８，９ 拡散層 １０ コンタクト ４０〜４３ コンデンサセル
Claims (3)
- 【請求項１】 第１の電源電圧および第２の電源電圧を
供給して論理機能動作をし前記論理機能動作時に発生す
る電源ノイズを実質的になくするよう前記第１および第
２の電源間に接続された基本セル容量素子と第１の絶縁
ゲート効果トランジスタ群を具備して前記所定の論理機
能を有する複数個のファンクションブロックセルとを備
え、前記ファンクションブロックセルを半導体基板上に
配列してブロックセルを形成し、このブロックセルを挟
むようにまたは囲むように前記半導体基板上に形成する
配線領域を配列し、必要に応じて前記ファンクションブ
ロックセル間および前記ブロックセル間を接続し前記配
線領域内に配置する複数個の配線パターンを形成するこ
とにより所望の回路機能を実現するセルベース設計手法
で構成されるセルベース設計半導体集積回路装置におい
て、前記基本セル容量素子は前記第１の絶縁ゲート効果トラ
ンジスタ群とはその平面形状の異なる第２の絶縁ゲート
効果トランジスタ群を有し前記第２の絶縁ゲート効果ト
ランジスタ群のゲート電極と前記第１および第２の電源
電圧供給線との間で構成される容量素子を有し、 前記フ
ァンクションブロックセル間または前記ブロックセル間
に配列されることを特徴とするセルベース設計半導体集
積回路装置。 - 【請求項２】 前記第２の絶縁ゲート効果トランジスタ
群は、ゲートを前記第２の電源に接続しソースを前記第
１の電源に接続したＰチャネルＭＯＳトランジスタと、
ゲートを前記第１の電源に接続しソースを前記第２の電
源に接続したＮチャネルＭＯＳトランジスタとから構成
される請求項１記載のセルベース設計半導体集積回路装
置。 - 【請求項３】 前記基本セル容量素子は前記配線領域内
に配置される複数個の前記配線パターンと重ねて配置さ
れる請求項１または２記載のセルベース設計半導体集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251272A JP2682397B2 (ja) | 1993-10-07 | 1993-10-07 | セルベース設計半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251272A JP2682397B2 (ja) | 1993-10-07 | 1993-10-07 | セルベース設計半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106521A JPH07106521A (ja) | 1995-04-21 |
| JP2682397B2 true JP2682397B2 (ja) | 1997-11-26 |
Family
ID=17220331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5251272A Expired - Lifetime JP2682397B2 (ja) | 1993-10-07 | 1993-10-07 | セルベース設計半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682397B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915952B2 (en) | 2007-07-04 | 2011-03-29 | Ricoh Company, Ltd. | Semiconductor integrated circuit |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012825A (ja) * | 1996-06-26 | 1998-01-16 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
| JP3450739B2 (ja) * | 1999-03-24 | 2003-09-29 | 松下電器産業株式会社 | Ｌｓｉ配置方法 |
| JP3789266B2 (ja) * | 1999-12-27 | 2006-06-21 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体 |
| JP3509713B2 (ja) | 2000-07-26 | 2004-03-22 | 株式会社デンソー | 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法 |
| JP3969020B2 (ja) | 2001-06-15 | 2007-08-29 | 株式会社デンソー | 半導体集積回路装置 |
| US6732335B2 (en) | 2002-04-23 | 2004-05-04 | Oki Electric Industry Co., Ltd. | Semiconductor IC with an inside capacitor for a power supply circuit and a method of automatically designing the same |
| JP4725155B2 (ja) | 2005-03-25 | 2011-07-13 | 日本電気株式会社 | 半導体集積回路のレイアウト設計方法及び設計装置 |
| CN101647111B (zh) * | 2007-03-29 | 2011-04-13 | 富士通株式会社 | 电容单元、集成电路、集成电路设计方法以及集成电路制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161437A (ja) * | 1984-09-03 | 1986-03-29 | Toshiba Corp | 半導体集積回路装置 |
-
1993
- 1993-10-07 JP JP5251272A patent/JP2682397B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7915952B2 (en) | 2007-07-04 | 2011-03-29 | Ricoh Company, Ltd. | Semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106521A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443224B2 (en) | Multi-threshold MIS integrated circuit device and circuit design method thereof | |
| US5266821A (en) | Chip decoupling capacitor | |
| US5631492A (en) | Standard cell having a capacitor and a power supply capacitor for reducing noise and method of formation | |
| EP0154998B1 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| US6306744B1 (en) | Filter capacitor construction | |
| JP2682397B2 (ja) | セルベース設計半導体集積回路装置 | |
| US6124625A (en) | Chip decoupling capacitor | |
| US20060214693A1 (en) | Semiconductor device | |
| EP0283046A2 (en) | Complementary integrated circuit device equipped with latch-up preventing means | |
| US6121644A (en) | Semiconductor integrated circuit device and method of arranging and wiring cells | |
| US5708610A (en) | Semiconductor memory device and semiconductor device | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| US5434436A (en) | Master-slice type semiconductor integrated circuit device having multi-power supply voltage | |
| US5260594A (en) | Semiconductor device reducing internal noises and integrated circuit employing the same | |
| JP3644138B2 (ja) | 半導体集積回路及びその配置配線方法 | |
| JPH10107235A (ja) | ゲートアレーｌｓｉの構成方法とこれを用いた回路装置 | |
| US7473624B2 (en) | Method for manufacturing semiconductor device | |
| JPH11260925A (ja) | 半導体集積回路装置およびその自動配置配線方法 | |
| JP2004022777A (ja) | 半導体装置 | |
| KR100648752B1 (ko) | 접속 영역을 갖는 집적 반도체 회로 | |
| JP3501880B2 (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| JP3637728B2 (ja) | 半導体集積装置 | |
| JPH08316323A (ja) | 電源配線の形成方法及びそれを用いた回路装置 | |
| JP2002110798A (ja) | 半導体装置およびそのレイアウト方法 | |
| JPH11204766A (ja) | 半導体集積回路およびその設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |