JPS6336557A - 相補型mis集積回路 - Google Patents
相補型mis集積回路Info
- Publication number
- JPS6336557A JPS6336557A JP61180354A JP18035486A JPS6336557A JP S6336557 A JPS6336557 A JP S6336557A JP 61180354 A JP61180354 A JP 61180354A JP 18035486 A JP18035486 A JP 18035486A JP S6336557 A JPS6336557 A JP S6336557A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- terminal
- power supply
- terminals
- static electricity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 title claims description 14
- 230000002457 bidirectional effect Effects 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract description 12
- 230000003068 static effect Effects 0.000 abstract description 11
- 230000001681 protective effect Effects 0.000 abstract description 3
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 abstract description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 abstract 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 8
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 8
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は相補型MIS集積回路に関し、特に電源ノイズ
、インピーダンスの観点から同一電位で、内部で金属配
線接続されていない複数の電源端子を持つ相補型MIS
%積回路に関する。
、インピーダンスの観点から同一電位で、内部で金属配
線接続されていない複数の電源端子を持つ相補型MIS
%積回路に関する。
従来、この種の相補型MIS集積回路の保護はほとんど
考慮されていない場合が多く、考慮した場合も同一回路
ブロックに供給されている高電位。
考慮されていない場合が多く、考慮した場合も同一回路
ブロックに供給されている高電位。
低電位電源端子間にPN接合電源保護ダイオードが挿入
されていた0、 ′第8図は上述した従来の相補型MIS集積回路のブロ
ック図、第4図は第8図の端子5と10の間の静電気の
放電経路図である。
されていた0、 ′第8図は上述した従来の相補型MIS集積回路のブロ
ック図、第4図は第8図の端子5と10の間の静電気の
放電経路図である。
集積回路のチップ1内に電源系を分けた回路ブaツク1
.22>1あり、各々、電源端子6 (VDDI)。
.22>1あり、各々、電源端子6 (VDDI)。
7 (GNDI)、s (VDD2)、 9 (GND
2) ト通常(D端子5゜102>16る。 端子IC
H1’It ijX 端子VDDI 、!: GNDI
に対してそれぞれ保護ダイオード18−1.14−1が
設けられ、端子10には同様に保護ダイオオード12−
1.12−2が設けられ、電源端子VDDIとVDD2
の間には基板抵抗4が存在する。本例はN凰基板の場合
で、P型基板の場合は電源端子GNDI、 GND2の
間に基板抵抗が存在する。
2) ト通常(D端子5゜102>16る。 端子IC
H1’It ijX 端子VDDI 、!: GNDI
に対してそれぞれ保護ダイオード18−1.14−1が
設けられ、端子10には同様に保護ダイオオード12−
1.12−2が設けられ、電源端子VDDIとVDD2
の間には基板抵抗4が存在する。本例はN凰基板の場合
で、P型基板の場合は電源端子GNDI、 GND2の
間に基板抵抗が存在する。
この相補型MIS集積回路では、電源系の異なる端子間
に静電気が印加された場合、例えば端子5と端子10と
の間で静電気が放電する場合の放電経路は、第4図に示
すようになる。す々わち、端子5から保護ダイオード1
4−1ないしは13−1.12−1を通って電源端子V
DDIへ抜け、ここから基板抵抗4を介して電源端子V
DD 2へ抜け、さらにダイオード14−2ないしは1
2−2゜18−2を通って端子]0へ放電される。基板
抵抗4は、通常数100Ωから数10にΩあり、しかも
この値は集積回路のチップサイズ、レイアウト、基板コ
ンタクトの取り方等により品種毎に異ナリ、かつそのバ
ラツキは大きい。
に静電気が印加された場合、例えば端子5と端子10と
の間で静電気が放電する場合の放電経路は、第4図に示
すようになる。す々わち、端子5から保護ダイオード1
4−1ないしは13−1.12−1を通って電源端子V
DDIへ抜け、ここから基板抵抗4を介して電源端子V
DD 2へ抜け、さらにダイオード14−2ないしは1
2−2゜18−2を通って端子]0へ放電される。基板
抵抗4は、通常数100Ωから数10にΩあり、しかも
この値は集積回路のチップサイズ、レイアウト、基板コ
ンタクトの取り方等により品種毎に異ナリ、かつそのバ
ラツキは大きい。
上述した従来の相補型M I S集積回路は、この抵抗
が大きい時は、放電のスピードが著しく遅くなり、かつ
抵抗による電位降下の分オフセットを持つため、ゲート
酸化膜の絶縁破壊を招きやすいという欠点がある。
が大きい時は、放電のスピードが著しく遅くなり、かつ
抵抗による電位降下の分オフセットを持つため、ゲート
酸化膜の絶縁破壊を招きやすいという欠点がある。
〔問題点を解決するだめの手段〕
本発明の相補型MIS集積回路は、同電位でかつ集積回
路内部で互いに金属配線にて接続されていがい電源端子
間に少々くとも一対の双方向P−N接合ダイオードを有
している。
路内部で互いに金属配線にて接続されていがい電源端子
間に少々くとも一対の双方向P−N接合ダイオードを有
している。
次に1本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の相補型MIS集積回路の一実施例のブ
ロック図、第2図は第1図の端子5と10の間の静電気
の放電経路図である。
ロック図、第2図は第1図の端子5と10の間の静電気
の放電経路図である。
本実施例は、第8図の従来例において、同一電位で集積
回路1内で金属配線にて接続されていない電源端子間(
本例では、電源端子VDDIとVDD2゜電源端子GN
DIとGND2 )に各々一対の双方向P−N接合ダイ
オード(点線11で囲まれた部分)を設けたものである
。
回路1内で金属配線にて接続されていない電源端子間(
本例では、電源端子VDDIとVDD2゜電源端子GN
DIとGND2 )に各々一対の双方向P−N接合ダイ
オード(点線11で囲まれた部分)を設けたものである
。
今、端子5と10との間に静電気が印加された場合を考
える。この時の静電気の放電経路を示したものが第2図
である。端子5からは、保護ダイオード13−1を介し
て電源端子GNDIへ抜け、電源端子GNDIとGND
2との間の双方向ダイオードにより必ず順方向で電源端
子GND2へ抜け、さらに保護ダイオード1B−2を介
して端子】0へ抜けるパスと、保護ダイオード14−1
f介して電源端子VDDI へ抜け、基板抵抗4およ
び電源端 4子VDDIとVDD2との間の双方向ダイ
オードにより、必ず順方向で電源端子VDD2 へ抜け
、さらに保護ダイオード14−2を介して端子10へ抜
けるパスおよび電源端子GNDlとVDDI 間の電
源ダイオード12−1および電源端子GND2とVDD
2 の間の電源ダイオード]2−2によるバイパス経
路が存在スる。このように、多くの経路が本実施例によ
り実現できることにより、端子5と端子10の間のイン
ピーダンスは、前述の従来例に比べて大晦に低減でき、
かつ品種間のバラツキも非常に小さくすることができ、
保護回路の信頼度を大幅に向上させることができる。
える。この時の静電気の放電経路を示したものが第2図
である。端子5からは、保護ダイオード13−1を介し
て電源端子GNDIへ抜け、電源端子GNDIとGND
2との間の双方向ダイオードにより必ず順方向で電源端
子GND2へ抜け、さらに保護ダイオード1B−2を介
して端子】0へ抜けるパスと、保護ダイオード14−1
f介して電源端子VDDI へ抜け、基板抵抗4およ
び電源端 4子VDDIとVDD2との間の双方向ダイ
オードにより、必ず順方向で電源端子VDD2 へ抜け
、さらに保護ダイオード14−2を介して端子10へ抜
けるパスおよび電源端子GNDlとVDDI 間の電
源ダイオード12−1および電源端子GND2とVDD
2 の間の電源ダイオード]2−2によるバイパス経
路が存在スる。このように、多くの経路が本実施例によ
り実現できることにより、端子5と端子10の間のイン
ピーダンスは、前述の従来例に比べて大晦に低減でき、
かつ品種間のバラツキも非常に小さくすることができ、
保護回路の信頼度を大幅に向上させることができる。
以上説明したように本発明は、同電位非内部接続電源端
子間に少なくとも一対の双方向P−N接合ダイオードを
挿入することにより、静電気の放電経路のインピーダン
スを従来に比べて大幅に低減でき、信頼度の高い保護回
路を含んだ相補型MIs集積回路を提供できる効果があ
る。
子間に少なくとも一対の双方向P−N接合ダイオードを
挿入することにより、静電気の放電経路のインピーダン
スを従来に比べて大幅に低減でき、信頼度の高い保護回
路を含んだ相補型MIs集積回路を提供できる効果があ
る。
第1図は、本発明の相補型MIS集積回路の一実施例を
示すブロック図、第2図は第1図の端子5と10との間
の静電気の放電経路図、第8図は従来例のブロック図、
第4図は第8図の端子5と10との間の静電気の放電経
路図である。 l・・・集積回路チップ、2・・・回路ブロック(電源
系VDDI −GNDI ) 、 8 =回Wfrフo
ツク(’I([系VDD2−GND2 ) 、 4・
・・基板抵抗、5・・・回路ブロック2系端子、6・・
・高電位電源端子(VDDI) 、 ?・・・低電位電
源端子(GNDI)、s・・・高電位電源端子(VDD
2)、9・・・低電位電源端子(GND2)、 10・
・・回路ブロック2系端子、11・・・同電位雷源端子
間双方向P−N接合ダイオード対、12−1.12−2
・・・電源間ダイオード、113−1.13−2・・・
低電位側保護ダイオード、トド1.11−2−・・高電
位側保護ダイオード。
示すブロック図、第2図は第1図の端子5と10との間
の静電気の放電経路図、第8図は従来例のブロック図、
第4図は第8図の端子5と10との間の静電気の放電経
路図である。 l・・・集積回路チップ、2・・・回路ブロック(電源
系VDDI −GNDI ) 、 8 =回Wfrフo
ツク(’I([系VDD2−GND2 ) 、 4・
・・基板抵抗、5・・・回路ブロック2系端子、6・・
・高電位電源端子(VDDI) 、 ?・・・低電位電
源端子(GNDI)、s・・・高電位電源端子(VDD
2)、9・・・低電位電源端子(GND2)、 10・
・・回路ブロック2系端子、11・・・同電位雷源端子
間双方向P−N接合ダイオード対、12−1.12−2
・・・電源間ダイオード、113−1.13−2・・・
低電位側保護ダイオード、トド1.11−2−・・高電
位側保護ダイオード。
Claims (1)
- 同一電位で、集積回路内部で金属配線で接続されない複
数の電源端子を持つ相補型MIS集積回路において、前
記電源端子間に少なくとも一対の双方向P−N接合保護
ダイオードを有することを特徴とする相補型MIS集積
回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61180354A JPH0693497B2 (ja) | 1986-07-30 | 1986-07-30 | 相補型mis集積回路 |
DE8787111006T DE3784114T2 (de) | 1986-07-30 | 1987-07-29 | Integrierte schaltung mit zwei schaltungsblocks, welche durch unterschiedliche versorgungsanschluesse unabhaengig gespeist werden. |
EP87111006A EP0255125B1 (en) | 1986-07-30 | 1987-07-29 | Integrated circuit having two circuit blocks therein independently energized through different power supply terminals |
US07/079,386 US4855863A (en) | 1986-07-30 | 1987-07-30 | Integrated circuit having two circuit blocks therein independently energized through different power supply terminals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61180354A JPH0693497B2 (ja) | 1986-07-30 | 1986-07-30 | 相補型mis集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6336557A true JPS6336557A (ja) | 1988-02-17 |
JPH0693497B2 JPH0693497B2 (ja) | 1994-11-16 |
Family
ID=16081770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61180354A Expired - Lifetime JPH0693497B2 (ja) | 1986-07-30 | 1986-07-30 | 相補型mis集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4855863A (ja) |
EP (1) | EP0255125B1 (ja) |
JP (1) | JPH0693497B2 (ja) |
DE (1) | DE3784114T2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0290669A (ja) * | 1988-09-28 | 1990-03-30 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JPH02111064A (ja) * | 1988-10-20 | 1990-04-24 | Nec Corp | モノリシックicの静電破壊保護回路 |
JPH02192760A (ja) * | 1989-01-20 | 1990-07-30 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置の過電圧吸収回路 |
JPH0494568A (ja) * | 1990-08-10 | 1992-03-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
US6894321B2 (en) | 2002-10-22 | 2005-05-17 | Nec Electronics Corporation | ESD protection circuit with plural thyristors |
JP2009105721A (ja) * | 2007-10-24 | 2009-05-14 | New Japan Radio Co Ltd | レベルシフト回路 |
JP2009124672A (ja) * | 2007-11-12 | 2009-06-04 | Hynix Semiconductor Inc | 半導体集積回路 |
US7817385B2 (en) | 2006-05-31 | 2010-10-19 | Nec Electronics Corporation | Semiconductor device including ESD protection field effect transistor with adjustable back gate potential |
US7876302B2 (en) | 2004-07-26 | 2011-01-25 | Seiko Epson Corporation | Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900702569A (ko) * | 1988-06-01 | 1990-12-07 | 원본미기재 | 웨이퍼스케일 집적회로 |
DE68922659T2 (de) * | 1988-06-27 | 1995-12-21 | Nec Corp | Halbleiterspeichervorrichtung, die mit einer Niederrausch-Spannungsversorgung ausgestattet ist. |
US5343352A (en) * | 1989-01-20 | 1994-08-30 | Nec Corporation | Integrated circuit having two circuit blocks energized through different power supply systems |
US5200876A (en) * | 1989-04-10 | 1993-04-06 | Matsushita Electric Industrial Co., Ltd. | Electrostatic breakdown protection circuit |
JP2855692B2 (ja) * | 1989-09-06 | 1999-02-10 | ソニー株式会社 | Ccd装置 |
JP2619119B2 (ja) * | 1990-06-21 | 1997-06-11 | 株式会社東芝 | 半導体集積回路 |
EP0464751A3 (en) * | 1990-07-06 | 1992-07-22 | Kabushiki Kaisha Toshiba | Semiconductor device with protection circuit |
WO1992003866A1 (en) * | 1990-08-27 | 1992-03-05 | Power Management International | Solid state circuit interrupter and circuit breaker |
JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
KR930001392A (ko) * | 1991-06-19 | 1993-01-16 | 김광호 | 반도체 메모리 장치의 전원 접지선 배선방법 |
US5204554A (en) * | 1991-12-06 | 1993-04-20 | National Semiconductor Corporation | Partial isolation of power rails for output buffer circuits |
US5591661A (en) * | 1992-04-07 | 1997-01-07 | Shiota; Philip | Method for fabricating devices for electrostatic discharge protection and voltage references, and the resulting structures |
US5272097A (en) * | 1992-04-07 | 1993-12-21 | Philip Shiota | Method for fabricating diodes for electrostatic discharge protection and voltage references |
US5608594A (en) * | 1992-04-14 | 1997-03-04 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit with surge-protected output MISFET's |
JP3276996B2 (ja) * | 1992-09-09 | 2002-04-22 | 株式会社東芝 | 保護回路 |
TW282598B (ja) * | 1995-02-22 | 1996-08-01 | Fujitsu Ltd | |
DE19507313C2 (de) * | 1995-03-02 | 1996-12-19 | Siemens Ag | Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung |
US6075686A (en) * | 1997-07-09 | 2000-06-13 | Industrial Technology Research Institute | ESD protection circuit for mixed mode integrated circuits with separated power pins |
JP2001244418A (ja) * | 2000-03-01 | 2001-09-07 | Nec Corp | 半導体集積回路装置 |
FR2856196B1 (fr) * | 2003-06-13 | 2005-09-09 | St Microelectronics Sa | Composant electronique protege contre les decharges electrostatiques |
GB2430821B (en) * | 2004-02-07 | 2008-06-04 | Samsung Electronics Co Ltd | Buffer circuit having electrostatic discharge protection |
GB2445502B (en) * | 2004-02-07 | 2008-08-13 | Samsung Electronics Co Ltd | Buffer circuit having electrostatic discharge protection |
US7362555B2 (en) * | 2006-08-26 | 2008-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit for a mixed-voltage semiconductor device |
US7952844B2 (en) * | 2007-06-20 | 2011-05-31 | United Microelectronics Corp. | Electrostatic discharge immunizing circuit without area penalty |
KR101211683B1 (ko) * | 2008-12-31 | 2012-12-12 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
CN102208407A (zh) * | 2010-03-31 | 2011-10-05 | 上海宏力半导体制造有限公司 | 复合电源电路以及双向晶闸管 |
CN110086434A (zh) * | 2019-02-28 | 2019-08-02 | 厦门优迅高速芯片有限公司 | 一种提升跨阻放大电路中rssi脚抗噪能力的电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62216351A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体集積回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5943563A (ja) * | 1982-09-03 | 1984-03-10 | Olympus Optical Co Ltd | 半導体集積回路装置 |
SE455552B (sv) * | 1985-02-26 | 1988-07-18 | Asea Ab | Halvledaranordning innefattande en overspenningsskyddskrets |
US4736271A (en) * | 1987-06-23 | 1988-04-05 | Signetics Corporation | Protection device utilizing one or more subsurface diodes and associated method of manufacture |
-
1986
- 1986-07-30 JP JP61180354A patent/JPH0693497B2/ja not_active Expired - Lifetime
-
1987
- 1987-07-29 DE DE8787111006T patent/DE3784114T2/de not_active Expired - Fee Related
- 1987-07-29 EP EP87111006A patent/EP0255125B1/en not_active Expired - Lifetime
- 1987-07-30 US US07/079,386 patent/US4855863A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62216351A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体集積回路 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0290669A (ja) * | 1988-09-28 | 1990-03-30 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JPH02111064A (ja) * | 1988-10-20 | 1990-04-24 | Nec Corp | モノリシックicの静電破壊保護回路 |
JPH02192760A (ja) * | 1989-01-20 | 1990-07-30 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置の過電圧吸収回路 |
JPH0494568A (ja) * | 1990-08-10 | 1992-03-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
US6894321B2 (en) | 2002-10-22 | 2005-05-17 | Nec Electronics Corporation | ESD protection circuit with plural thyristors |
JP2005049637A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 駆動回路及びその保護方法、電気光学装置並びに電子機器 |
US7876302B2 (en) | 2004-07-26 | 2011-01-25 | Seiko Epson Corporation | Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device |
US7817385B2 (en) | 2006-05-31 | 2010-10-19 | Nec Electronics Corporation | Semiconductor device including ESD protection field effect transistor with adjustable back gate potential |
US7990667B2 (en) | 2006-05-31 | 2011-08-02 | Renesas Electronics Corporation | Semiconductor device including esd protection field effect transistor with adjustable back gate potential |
JP2009105721A (ja) * | 2007-10-24 | 2009-05-14 | New Japan Radio Co Ltd | レベルシフト回路 |
JP2009124672A (ja) * | 2007-11-12 | 2009-06-04 | Hynix Semiconductor Inc | 半導体集積回路 |
JP2013066232A (ja) * | 2007-11-12 | 2013-04-11 | Sk Hynix Inc | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
DE3784114T2 (de) | 1993-06-09 |
DE3784114D1 (de) | 1993-03-25 |
EP0255125A2 (en) | 1988-02-03 |
EP0255125B1 (en) | 1993-02-10 |
US4855863A (en) | 1989-08-08 |
JPH0693497B2 (ja) | 1994-11-16 |
EP0255125A3 (en) | 1990-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6336557A (ja) | 相補型mis集積回路 | |
US5991135A (en) | System including ESD protection | |
US7598537B2 (en) | Semiconductor device | |
US6920026B2 (en) | ESD protection circuit with whole-chip ESD protection | |
US4605980A (en) | Integrated circuit high voltage protection | |
US5930098A (en) | Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore | |
US8830640B2 (en) | Electrostatic discharge protection circuit | |
US6028465A (en) | ESD protection circuits | |
EP0260125A2 (en) | Electrostatic discharge protection circuit | |
US9385527B2 (en) | Enhanced charge device model clamp | |
US7307822B2 (en) | Semiconductor integrated circuit apparatus | |
JP2007511898A (ja) | 静電気放電に対する保護回路及びその動作方法 | |
US5821804A (en) | Integrated semiconductor circuit | |
US6552594B2 (en) | Output buffer with improved ESD protection | |
JP2009147040A (ja) | 半導体集積回路装置 | |
US6362497B1 (en) | Semiconductor integrated circuit having ESD/EOS protection | |
US7250660B1 (en) | ESD protection that supports LVDS and OCT | |
JP3526853B2 (ja) | 半導体装置の静電気破壊防止回路 | |
US5910725A (en) | Integrated circuit output power supply transient voltage protection circuit | |
US6084432A (en) | Driver circuit having reduced noise | |
US5784235A (en) | Semiconductor IC device including ESD protection circuit | |
JP2940506B2 (ja) | 半導体装置 | |
US5877930A (en) | Input and output noise reduction circuit | |
KR100631957B1 (ko) | 정전기 방전 보호 회로 | |
JP2839624B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |