JPS6074467A - Ｍｏｓ型集積回路 - Google Patents
Ｍｏｓ型集積回路Info
- Publication number
- JPS6074467A JPS6074467A JP58180163A JP18016383A JPS6074467A JP S6074467 A JPS6074467 A JP S6074467A JP 58180163 A JP58180163 A JP 58180163A JP 18016383 A JP18016383 A JP 18016383A JP S6074467 A JPS6074467 A JP S6074467A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- integrated circuit
- pad
- substrate
- type integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する分野〕
本発明は半導体集積回路の電源回路に関する。
近年集積回路はその動作速度が高速になるにつれ、出力
バッファーがＴ−１ｉｇｈ出力とＬＯＷ出力の間を動作
すること（以下出力バッ７アーのスイッチングと言う）
に伴ない、回路上の電源電圧が変動するという問題に直
面している。
バッファーがＴ−１ｉｇｈ出力とＬＯＷ出力の間を動作
すること（以下出力バッ７アーのスイッチングと言う）
に伴ない、回路上の電源電圧が変動するという問題に直
面している。
これを図を用いて詳しく説明する。第１図に相補型ＭＯ
８集積回路（以下ＣＭＯ８Ｉ、ＳＩと略す）の電源回路
と出力バッ７アー回路の概略を示す。本来図中１〜８の
各素子は分布定数として存在するものであるが、説明の
都合上集中化して表わしである。
８集積回路（以下ＣＭＯ８Ｉ、ＳＩと略す）の電源回路
と出力バッ７アー回路の概略を示す。本来図中１〜８の
各素子は分布定数として存在するものであるが、説明の
都合上集中化して表わしである。
１１はチップを示している。外部心源はリードフレーム
及びボンディングワイヤを介してチップ上のＶＤＤ、ｖ
ｓｓ用のパッドに接続される。従って６及び７はリード
フレーム及びボンディングワイヤの夫々インダクタンス
及び抵抗である。チップ内のＣＭＯＳ集積回路はＶＤＤ
、ｖｓｓにより駆ｆｉ’ｊｌノされ。
及びボンディングワイヤを介してチップ上のＶＤＤ、ｖ
ｓｓ用のパッドに接続される。従って６及び７はリード
フレーム及びボンディングワイヤの夫々インダクタンス
及び抵抗である。チップ内のＣＭＯＳ集積回路はＶＤＤ
、ｖｓｓにより駆ｆｉ’ｊｌノされ。
その信号は出力バッファ９を通して信号パッドから取り
出される。勿論信号パッドもボンディングワイヤ及びリ
ードフレームが接続され、よってインダクタンス２、抵
抗３が右在する。１は次段の人力容量及び信号線に寄生
する容量である。チップ内部にはＣＭＯＳ回路へ電源を
供給するＶＤＩ）線。
出される。勿論信号パッドもボンディングワイヤ及びリ
ードフレームが接続され、よってインダクタンス２、抵
抗３が右在する。１は次段の人力容量及び信号線に寄生
する容量である。チップ内部にはＣＭＯＳ回路へ電源を
供給するＶＤＩ）線。
ＶＳＳ線が走り、この電源線と内部回路によるインダク
タンス、抵抗は夫々４，５で示寧れる。ＶＤＤ、ＶＳＳ
からなる電源線間には上述したように内部回路のウェル
等の付随容量が容量８で代表して示し７である。
タンス、抵抗は夫々４，５で示寧れる。ＶＤＤ、ＶＳＳ
からなる電源線間には上述したように内部回路のウェル
等の付随容量が容量８で代表して示し７である。
出力バッファ−９が高速で動作した場合の電源線の電圧
変動について考えてみる。そこには基本的に２つの問題
がある。
変動について考えてみる。そこには基本的に２つの問題
がある。
第１の問題点は負荷を急速に充放電するための電流によ
る電圧変動である。第１図中ｉは出力バッファ−９が急
速にＨｉｇｈ出力からＬｏｗ出力へスイッチングした時
の電流を示している。この時インダクタンス６にはそこ
に流れる電流ｉに対し１ Ｌｄｌ−なる電圧降下が発生する。さらに近年の業種回
路の多ビンに伴ない、同時にスイッチングする出力バッ
ファー数が増加しているので、その変動み激しくなりつ
つある。
る電圧変動である。第１図中ｉは出力バッファ−９が急
速にＨｉｇｈ出力からＬｏｗ出力へスイッチングした時
の電流を示している。この時インダクタンス６にはそこ
に流れる電流ｉに対し１ Ｌｄｌ−なる電圧降下が発生する。さらに近年の業種回
路の多ビンに伴ない、同時にスイッチングする出力バッ
ファー数が増加しているので、その変動み激しくなりつ
つある。
第２の問題は上記の電圧変動が原因となり、集積回路上
の電源間の容量８と集積回路外のインダクタンス６との
共振が発生することである。
の電源間の容量８と集積回路外のインダクタンス６との
共振が発生することである。
このうち特に問題となるのは第２の問題である。
何故なら、第１の問題の電圧変動は第１図中！からもわ
かるよってその電流の通り道にトランジスタが存在し、
その抵抗によシミ圧の変動はすぐおさまるのに対し、第
２の問題の場合その共振系に存在する抵抗は非常に小さ
く長い時間振動が残るからである。又電源間の容量８は
一般的に他の容量に比べ非常に大きいので、そノＬによ
る４辰動も周期が長く、信号の周期と同等のレベルにあ
る。したがって一般の雑音対策は無力である。
かるよってその電流の通り道にトランジスタが存在し、
その抵抗によシミ圧の変動はすぐおさまるのに対し、第
２の問題の場合その共振系に存在する抵抗は非常に小さ
く長い時間振動が残るからである。又電源間の容量８は
一般的に他の容量に比べ非常に大きいので、そノＬによ
る４辰動も周期が長く、信号の周期と同等のレベルにあ
る。したがって一般の雑音対策は無力である。
従来技術によりこの問題を解決するには犬の３つの対策
があった。すなわち■電源線のインダクタンスを減らす
。■出力バッフーγ〜の動作速度を遅くする。■同時に
動作する出カバ、ファーの数を減らす。の３つである。
があった。すなわち■電源線のインダクタンスを減らす
。■出力バッフーγ〜の動作速度を遅くする。■同時に
動作する出カバ、ファーの数を減らす。の３つである。
しかし■■け集４？を回路の性能を落とすことになり、
■についても、インダクタンスを減らずのも限界がある
っしたがって従来技術では、この問題に対し十分有効な
対策は存在しなかった。
■についても、インダクタンスを減らずのも限界がある
っしたがって従来技術では、この問題に対し十分有効な
対策は存在しなかった。
この発明はＭＯ８型集積回路の出カバ２．ファー全高速
に動作さすた場合２次的に発生する、゛跳源間容量と集
積回路外の電源線のインダクタンス成分の共振による振
動をできるだけ小さくおさえ、かつ集積回路の出力バッ
ファーの動作速ＩＬをそこなわない電源回路全提供する
こと全目的とする。
に動作さすた場合２次的に発生する、゛跳源間容量と集
積回路外の電源線のインダクタンス成分の共振による振
動をできるだけ小さくおさえ、かつ集積回路の出力バッ
ファーの動作速ＩＬをそこなわない電源回路全提供する
こと全目的とする。
本発明は内部回路に対する基板に形成された電源路上に
共振防止用の抵抗素子を挿入することにより成る。
共振防止用の抵抗素子を挿入することにより成る。
本発明によれば電源間の容量と集積回路外の電源線のイ
ンダクタンス成分の共振の系に抵抗素子が挿入されるの
で問題となる振動の減衰が早まる。
ンダクタンス成分の共振の系に抵抗素子が挿入されるの
で問題となる振動の減衰が早まる。
一方該抵抗はバッファーのトランジスタの抵抗に比べ十
分小さくすることが可能であり出力バッファーの高速動
作を妨げない。
分小さくすることが可能であり出力バッファーの高速動
作を妨げない。
第２図は、抵抗素子として多結晶シリコンを用いた、本
発明の実施例である。符号は第１図と同じものを示す。
発明の実施例である。符号は第１図と同じものを示す。
ここで抵抗１０はバッファーのトランジスタのＯＮ抵抗
より十分小さいので出力バッファーの高速動作の妨げに
ならない。しかしその高速動作により２次的に発生する
振動については、従来のパッケージ等の抵抗値に比べ十
分大きな抵抗値を取り得るので減衰を早めることができ
る。
より十分小さいので出力バッファーの高速動作の妨げに
ならない。しかしその高速動作により２次的に発生する
振動については、従来のパッケージ等の抵抗値に比べ十
分大きな抵抗値を取り得るので減衰を早めることができ
る。
し７Ｅがって上記のように抵抗を１１０人すれば出力バ
ッファーの高速性を損なわずに２次的に発生する振動の
影響を小さくすることができる。
ッファーの高速性を損なわずに２次的に発生する振動の
影響を小さくすることができる。
第３図（ａｌ （ｂ）は第１図すなわち従来技術の場合
の電源電圧の変動の様子をシミュ１／−７ヨンしブコモ
のであり、第４図（ａｌ （ｂ）は本発明の実施例であ
る第２図をシミュレーションしたものである。共振の振
幅は％以下となり、２５ｎＳｅｃ （＆には振動は全ん
ど見られない。面シミーレーションでは４１（抗素子１
０の値をは０．５Ωとした。
の電源電圧の変動の様子をシミュ１／−７ヨンしブコモ
のであり、第４図（ａｌ （ｂ）は本発明の実施例であ
る第２図をシミュレーションしたものである。共振の振
幅は％以下となり、２５ｎＳｅｃ （＆には振動は全ん
ど見られない。面シミーレーションでは４１（抗素子１
０の値をは０．５Ωとした。
上記発明の実施例では多結晶シリコンによる抵抗素子を
用いた例を示したが、シリコンの拡散層を用いて実施す
ることも可能である。回路図は第２図と等価である。
用いた例を示したが、シリコンの拡散層を用いて実施す
ることも可能である。回路図は第２図と等価である。
第５ 図ハＰｃｈＭＯ８トランジスタのケートを常時Ｇ
ＮＤに接続することにより抵抗素子を構成したレリであ
る。
ＮＤに接続することにより抵抗素子を構成したレリであ
る。
第６図はＮｃｈＭＯ８）ランジスタのケ−トを常時ＶＤ
Ｄに接続することにより抵抗素子を構成した例である。
Ｄに接続することにより抵抗素子を構成した例である。
第７図はＰｃｈＭＯ８トランジスタのゲートとＮｃｈＭ
Ｏ８）ランジスタのゲートをそれぞれＧＮＤ 、 ＶＤ
Ｄに常時接続することにより抵抗素子全構成した例であ
る。
Ｏ８）ランジスタのゲートをそれぞれＧＮＤ 、 ＶＤ
Ｄに常時接続することにより抵抗素子全構成した例であ
る。
第８図（ａ） （ｂｌ （ｃ）は種々の電源供給方式を
示す平面図である。（ａ）について説明すると、チップ
周辺にはＶＤＤ、ＶＳＳ用の電源パッド８１が設けられ
、他はここでは信号取出し用パッドである。Ｖｎｏ、ｖ
ｓｓパッドは、内部回路８２と共に■んバッフ了−回路
８３にも電源を供給している。８４は回路回路における
電源分岐線である。この例ｆ ｆｉ−Ｖｐ Ｄ側にのみ
抵抗素子を設ける例を示す。即ち、図中、イ、つ。
示す平面図である。（ａ）について説明すると、チップ
周辺にはＶＤＤ、ＶＳＳ用の電源パッド８１が設けられ
、他はここでは信号取出し用パッドである。Ｖｎｏ、ｖ
ｓｓパッドは、内部回路８２と共に■んバッフ了−回路
８３にも電源を供給している。８４は回路回路における
電源分岐線である。この例ｆ ｆｉ−Ｖｐ Ｄ側にのみ
抵抗素子を設ける例を示す。即ち、図中、イ、つ。
工の箇所に抵抗素子を設けてもよいが、アの箇所に設け
るのが好ましい。第９図（ａ）はその要部を示している
。ＶＤＤパッド８１は基板に例えば０ＭＯ８のウェルと
同一工程で拡散形成した拡散層抵抗８５にコンタクトホ
ールを介して接続され、Ｉ／１０バッファーセル８３、
回部回路８２共用ノｖＤＤ線（４／Ｓ：）８ｆ３１Ｃ接
続されている。８７はＶＳＳ線（虹）である。各パッド
はボンディングワイヤー８８全介してパッケージのリー
ドフレーム８９に接続されている。第９図（１））はそ
のＡＡ′断面図である。拡散抵抗８５は第１０図のよう
にパッドの下に設けてもよい。
るのが好ましい。第９図（ａ）はその要部を示している
。ＶＤＤパッド８１は基板に例えば０ＭＯ８のウェルと
同一工程で拡散形成した拡散層抵抗８５にコンタクトホ
ールを介して接続され、Ｉ／１０バッファーセル８３、
回部回路８２共用ノｖＤＤ線（４／Ｓ：）８ｆ３１Ｃ接
続されている。８７はＶＳＳ線（虹）である。各パッド
はボンディングワイヤー８８全介してパッケージのリー
ドフレーム８９に接続されている。第９図（１））はそ
のＡＡ′断面図である。拡散抵抗８５は第１０図のよう
にパッドの下に設けてもよい。
尚、第８図（ａ）は回部回路、Ｉ１０セル共用のｂ？、
ｉｌＧ”。
ｉｌＧ”。
線を設けた例であるが、第８図（１））の様に１４）セ
ル間位置から回部回路への電ｆｉ ＠を取り出しでも」
：い。又、第８図（Ｃ）のように１／１０セル、内部回
路の電源パッドを夫々側に設けてもよい。この場合。
ル間位置から回部回路への電ｆｉ ＠を取り出しでも」
：い。又、第８図（Ｃ）のように１／１０セル、内部回
路の電源パッドを夫々側に設けてもよい。この場合。
力の位置に抵抗素子を設ければ足ゆるが、キの位置にも
設けてよい。
設けてよい。
首、抵抗素子を設ける位置は、このようにスペースに余
裕のあるチップ周辺領域がよい。又、ｆｊ４；原線が分
岐する前が実施容易である。
裕のあるチップ周辺領域がよい。又、ｆｊ４；原線が分
岐する前が実施容易である。
第１１図（ａ）はリードフレームに切欠き部（Ａ）を設
けた例、（１））はリードフレーム全一部（Ｂ）改預処
理をした例である。
けた例、（１））はリードフレーム全一部（Ｂ）改預処
理をした例である。
抵抗素子の形成は、ＶＤＤ、ＶＳＳ相方に行なってもよ
いし、−万に行なってもよい。
いし、−万に行なってもよい。
尚、発明の実施例はＣＭＯ８ＬＳＩで行なったが。
ＮｃｈＭＯ８ＬＳＩあるいはＰｃｈＭＯ８Ｌ８■でもほ
ぼ同様に実施できること、又実施例同士の組み合わせも
可能である。
ぼ同様に実施できること、又実施例同士の組み合わせも
可能である。
第１関はＣＭＯ８Ｌ８Ｈの電源回路と出力バッファーの
等価回路図、第２図は本発明の第１の実施例を示す回路
図、第３図（ａ） （ｂ）は従来技術による電源電圧の
変動のシミュレーションの結果を示す特性図、第４図（
ａｌ （ｂ）は本発明を実施した場合の電源電圧の変動
のシミュレーションの結果を示す特性図。 第５図、第６図及び第７図はそれぞれ第３．第４゜第５
の実施例を示す回路図、第８図（ａ） （ｂ） （ｃ）
は実施例の平面図、第９図（ａ） （ｂ）はレイアウト
例の平面図及び断面図、第１０図は他の実施例の平面図
、第１１図（ａ） （ｂ）は他の例の斜視図である。 図において。 １・・・信号線の負荷容量、 ２．３・・・出力信号線の集積回路外に存在するインダ
クタンス及び抵抗。 ４．５・・・集積回路上の電源線に存在するインダクタ
ンス及び抵抗、 ６．７・・・集積回路上の電源間に存在するインダクタ
ンス及び抵抗。 ８・・集積回路上の゛電源間に存在する容量。 ９・・・出力バッ７アー。 １０・・本発明を実現する抵抗。 ｇ・・・点ａの電圧のシミーレーション波形。 ｈ・・点すの電圧のシミュレーション波肘、Ｊ・・・点
Ｃの電圧のシミュレーション波形。 ｋ・・・点ｄの１佐圧のシミュレーション波形、ｔ・・
点ｅの電圧のシミーレーション波形。 ０〕・・・点ｆの電圧のシミ、１／−ジョン波形。 １１・・集積回路。 代唐人 弁理士 則 近 ）が イ（コ（他１名）第１
図 第 ３ 図 論Ｓ ｉ 第４図 詠 第５図 第 ８ 図 第 ９ 図 第 １０ 図 ８Ｉ 第１Ｉ図 （（１） ｄｂ）
等価回路図、第２図は本発明の第１の実施例を示す回路
図、第３図（ａ） （ｂ）は従来技術による電源電圧の
変動のシミュレーションの結果を示す特性図、第４図（
ａｌ （ｂ）は本発明を実施した場合の電源電圧の変動
のシミュレーションの結果を示す特性図。 第５図、第６図及び第７図はそれぞれ第３．第４゜第５
の実施例を示す回路図、第８図（ａ） （ｂ） （ｃ）
は実施例の平面図、第９図（ａ） （ｂ）はレイアウト
例の平面図及び断面図、第１０図は他の実施例の平面図
、第１１図（ａ） （ｂ）は他の例の斜視図である。 図において。 １・・・信号線の負荷容量、 ２．３・・・出力信号線の集積回路外に存在するインダ
クタンス及び抵抗。 ４．５・・・集積回路上の電源線に存在するインダクタ
ンス及び抵抗、 ６．７・・・集積回路上の電源間に存在するインダクタ
ンス及び抵抗。 ８・・集積回路上の゛電源間に存在する容量。 ９・・・出力バッ７アー。 １０・・本発明を実現する抵抗。 ｇ・・・点ａの電圧のシミーレーション波形。 ｈ・・点すの電圧のシミュレーション波肘、Ｊ・・・点
Ｃの電圧のシミュレーション波形。 ｋ・・・点ｄの１佐圧のシミュレーション波形、ｔ・・
点ｅの電圧のシミーレーション波形。 ０〕・・・点ｆの電圧のシミ、１／−ジョン波形。 １１・・集積回路。 代唐人 弁理士 則 近 ）が イ（コ（他１名）第１
図 第 ３ 図 論Ｓ ｉ 第４図 詠 第５図 第 ８ 図 第 ９ 図 第 １０ 図 ８Ｉ 第１Ｉ図 （（１） ｄｂ）
Claims (7)
- （１）基板」二にＶＤＤ、ｖｓｓ用の電源パッドが設け
られ、これらパッドから夫々延在する電源線により駆動
される回路が前記基板上に形成され、前記回路に出力バ
ッファーを介して接続された信号出力用のパッドが前記
基板上に設けられ、各パッドには引出し用の導線が接続
されたＭＯＳ型集積回路において、前記回路に対する基
板上に形成された電源路上に、前記電源線間に存在する
答弁と前記電源パッドに接続された導線のインダクタン
スとの共振を防止する抵抗素子が設けられてなる皇を特
徴とするＭＯＳ型集積回路。 - （２）電源パッドは拡散層上に設けられ、電源パッドと
拡散層は直接接続すると共に拡散層の他端には金属膜か
らなる電源線が接続されてなる事を特徴とする特許 集積回路。 - （３）抵抗素子として多結晶シリコン層により形成され
た抵抗素子を用いることを特徴とする前記特許請求の範
囲第１項記載のＭ Ｏ Ｓ型集積回路。 - （４）抵抗素子として能動素子の動作抵抗を用いること
を特徴とするＭｊＪ記Ｉ待許請求の範囲？？ｊ１項記載
のＭＯＳ型集積回路。 - （５）動作抵抗としてＮチャネルｌ・ランジスタのゲー
トを常時ＶＤＤに接続することにより１１、｝られる動
作抵抗を用いることを！１￥徴とする前記特許請求の範
囲第４項記載のへ４．Ｏ Ｓ型集積回路。 - （６）動作抵抗として集積回路−ヒの■）チャネルトラ
ンジスタのゲートを常時ＧＮ ｌ）に接続することによ
り得られる動作抵抗を用いることを特徴とするＡｉｌ記
特許請求の範囲第４項記載のＭＯＳ型集積回路。 - （７）基板上にＶＤＤ．ＶＳＳ用の電源パッドが設けら
れ、これらパッドから夫々延在する電源線により駆動さ
れる回路が前記基板上に形成され． Ａｉｌ記回路に出
力バッファーを介して接続された信号出力用のパッドが
前記基板上に設けられ，前記出力バッファーは前記回路
とは異なるＶＤＤ．ＶＳＳ用の電源パッドから延在する
電源線により駆動され各パッドには引出し用の導線が接
続されたＭＯ８型集積回路において、前記出力バッファ
ーに対する基板上に形成された電源路上に、その電源線
間に存在する容量と電源パッドに接続された導線のイン
ダクタンスとの共振を防止する抵抗素子が設けられてな
る事を特徴とするＭＯ８型集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180163A JPS6074467A (ja) | 1983-09-30 | 1983-09-30 | Ｍｏｓ型集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180163A JPS6074467A (ja) | 1983-09-30 | 1983-09-30 | Ｍｏｓ型集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074467A true JPS6074467A (ja) | 1985-04-26 |
Family
ID=16078496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180163A Pending JPS6074467A (ja) | 1983-09-30 | 1983-09-30 | Ｍｏｓ型集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074467A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489707A (en) * | 1987-09-30 | 1989-04-04 | Nippon Telegraph & Telephone | Amplifying circuit ic |
| US6057729A (en) * | 1997-06-17 | 2000-05-02 | Nec Corporation | Power circuit |
| WO2006129613A1 (ja) * | 2005-05-30 | 2006-12-07 | Rohm Co., Ltd. | 保護回路およびそれを用いた半導体装置ならびに発光装置 |
-
1983
- 1983-09-30 JP JP58180163A patent/JPS6074467A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489707A (en) * | 1987-09-30 | 1989-04-04 | Nippon Telegraph & Telephone | Amplifying circuit ic |
| US6057729A (en) * | 1997-06-17 | 2000-05-02 | Nec Corporation | Power circuit |
| WO2006129613A1 (ja) * | 2005-05-30 | 2006-12-07 | Rohm Co., Ltd. | 保護回路およびそれを用いた半導体装置ならびに発光装置 |
| US7889467B2 (en) | 2005-05-30 | 2011-02-15 | Rohm Co., Ltd. | Protection circuit, and semiconductor device and light emitting device using such protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023689A (en) | Complementary integrated circuit device equipped with latch-up preventing means | |
| US5121036A (en) | Semiconductor integrated circuit with pads and power supply lines | |
| EP0041844B1 (en) | Semiconductor integrated circuit devices | |
| JPS6074467A (ja) | Ｍｏｓ型集積回路 | |
| KR100337925B1 (ko) | 반도체 정전기 보호회로 | |
| JPS6014460A (ja) | 半導体集積回路 | |
| JPH09107070A (ja) | 半導体集積回路装置 | |
| US5784235A (en) | Semiconductor IC device including ESD protection circuit | |
| US6573751B1 (en) | Semiconductor device and electronic apparatus using the same | |
| EP0822660A1 (en) | Low noise output buffer for semiconductor electronic circuits | |
| JPH0379120A (ja) | 入力保護回路 | |
| JP2645183B2 (ja) | 半導体集積回路装置 | |
| JPS59169166A (ja) | 半導体装置 | |
| JPH1187606A (ja) | 静電保護回路およびこれを備えた半導体集積回路装置 | |
| JPH08203279A (ja) | 半導体集積回路装置 | |
| JPS58161356A (ja) | 半導体集積回路装置 | |
| JPH0110936Y2 (ja) | ||
| JPH0440863B2 (ja) | ||
| JPH03212955A (ja) | 半導体装置 | |
| JPH0510829B2 (ja) | ||
| JPH03250752A (ja) | 半導体集積回路装置 | |
| JPH0642529B2 (ja) | 半導体集積回路装置 | |
| JPS63221712A (ja) | 半導体集積回路装置 | |
| JPH0621362A (ja) | 半導体装置 | |
| JPH03270067A (ja) | 半導体集積装置 |