JPH0159742B2 - - Google Patents
Info
- Publication number
- JPH0159742B2 JPH0159742B2 JP57044092A JP4409282A JPH0159742B2 JP H0159742 B2 JPH0159742 B2 JP H0159742B2 JP 57044092 A JP57044092 A JP 57044092A JP 4409282 A JP4409282 A JP 4409282A JP H0159742 B2 JPH0159742 B2 JP H0159742B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- power supply
- transistors
- current
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体集積回路装置に係り、特にその
バツフア回路として電流容量が異なる２種類以上
のバツフア回路を有する半導体集積回路装置に関
する。
バツフア回路として電流容量が異なる２種類以上
のバツフア回路を有する半導体集積回路装置に関
する。
半導体集積回路、たとえばＮチヤンネルMOS
型のLSI（大規模集積回路）では、LSI外部からの
信号を直接にLSI内部に取り入れないで、あるい
はLSI内部からの信号を直接にLSI外部に取り出
さないで、入力バツフアあるいは出力バツフアを
介してLSI内部とLSI外部との信号のやり取りを
行なつている。このようなインターフエースとし
てのバツフアとこれに付属している回路とをバツ
フア回路と呼ぶことにすれば、LSIにおける上記
バツフア回路以外の回路を内部ロジツクと呼ぶこ
とができる。
型のLSI（大規模集積回路）では、LSI外部からの
信号を直接にLSI内部に取り入れないで、あるい
はLSI内部からの信号を直接にLSI外部に取り出
さないで、入力バツフアあるいは出力バツフアを
介してLSI内部とLSI外部との信号のやり取りを
行なつている。このようなインターフエースとし
てのバツフアとこれに付属している回路とをバツ
フア回路と呼ぶことにすれば、LSIにおける上記
バツフア回路以外の回路を内部ロジツクと呼ぶこ
とができる。
このようなLSIにおいて、通常はバツフア回路
は外部に大きな電流を供給しており、その電源配
線の電圧変動が大きな値になり、その変動が内部
ロジツクに大きな影響を与えることを避けるため
の配慮から、バツフア回路と内部ロジツクとは電
源が別々に供給されている。
は外部に大きな電流を供給しており、その電源配
線の電圧変動が大きな値になり、その変動が内部
ロジツクに大きな影響を与えることを避けるため
の配慮から、バツフア回路と内部ロジツクとは電
源が別々に供給されている。
第１図は、上述したようなLSIにおける出力バ
ツフア部の一部（たとえば電流引込側）を示すも
のであり、１１および１２は通常の電流容量の出
力バツフアにおける電流引込側のトランジスタ、
１３および１４は大電流容量の出力バツフアにお
ける電流引込側のトランジスタ、１５〜１８はこ
れらのトランジスタ１１〜１４を駆動するインバ
ータ、１９〜２２は上記トランジスタ１１〜１４
の一端に接続される出力端子（パツド）、２３は
低電位側電源VSS用の電源端子、２４はバツフア
用電源配線、２５〜２８はその抵抗分、２９は内
部ロジツク用電源配線、３０はその抵抗分であ
る。ここで、電源端子２３から離れて配置された
出力バツフアまでの電源配線２４による電圧降下
を小さくするために、この配線２４の幅を太くし
てその抵抗分を小さくするとか、出力バツフアの
トランジスタのデメシヨンを大きくするような設
計が施されている。第２図は、LSIチツプ３１に
おける上記出力バツフア部の配置例を示すもので
あり、大電流容量のトランジスタ１３，１４は通
常容量のトランジスタ１１，１２よりも電源端子
２３から離れている。
ツフア部の一部（たとえば電流引込側）を示すも
のであり、１１および１２は通常の電流容量の出
力バツフアにおける電流引込側のトランジスタ、
１３および１４は大電流容量の出力バツフアにお
ける電流引込側のトランジスタ、１５〜１８はこ
れらのトランジスタ１１〜１４を駆動するインバ
ータ、１９〜２２は上記トランジスタ１１〜１４
の一端に接続される出力端子（パツド）、２３は
低電位側電源VSS用の電源端子、２４はバツフア
用電源配線、２５〜２８はその抵抗分、２９は内
部ロジツク用電源配線、３０はその抵抗分であ
る。ここで、電源端子２３から離れて配置された
出力バツフアまでの電源配線２４による電圧降下
を小さくするために、この配線２４の幅を太くし
てその抵抗分を小さくするとか、出力バツフアの
トランジスタのデメシヨンを大きくするような設
計が施されている。第２図は、LSIチツプ３１に
おける上記出力バツフア部の配置例を示すもので
あり、大電流容量のトランジスタ１３，１４は通
常容量のトランジスタ１１，１２よりも電源端子
２３から離れている。
ところで、最近のように発光ダイオード等の駆
動のために前記出力バツフア３２，３３として特
に大電流容量が必要となつた場合、これまで以上
に電源配線２４の太さおよび出力バツフア３２，
３２のトランジスタのデメンシヨンを大きくする
必要に迫られ、集積回路チツプサイズが増大する
要因となる。
動のために前記出力バツフア３２，３３として特
に大電流容量が必要となつた場合、これまで以上
に電源配線２４の太さおよび出力バツフア３２，
３２のトランジスタのデメンシヨンを大きくする
必要に迫られ、集積回路チツプサイズが増大する
要因となる。
本発明は上記の事情を鑑みてなされたもので、
バツフアの大電流容量化に伴なうチツプサイズの
増大を極力少なくし得る半導体集積回路装置を提
供するものである。
バツフアの大電流容量化に伴なうチツプサイズの
増大を極力少なくし得る半導体集積回路装置を提
供するものである。
すなわち、本発明の半導体集積回路装置は、大
電流のバツフアトランジスタを小電流のバツフア
トランジスタよりも電源端子の近くに配置してい
る。したがつて、電源端子と大電流バツフアとの
間の電源配線が従来より短かくなり、これによつ
て電源配線の電圧変動が小さくなる分だけバツフ
アトランジスタのデメンシヨンを小さくでき、ま
た前記電源配線が従来より細くて済み、バツフア
の一層の大電流化に伴なうチツプサイズの増大が
極力少なくて済む。
電流のバツフアトランジスタを小電流のバツフア
トランジスタよりも電源端子の近くに配置してい
る。したがつて、電源端子と大電流バツフアとの
間の電源配線が従来より短かくなり、これによつ
て電源配線の電圧変動が小さくなる分だけバツフ
アトランジスタのデメンシヨンを小さくでき、ま
た前記電源配線が従来より細くて済み、バツフア
の一層の大電流化に伴なうチツプサイズの増大が
極力少なくて済む。
以下、図面を参照して本発明の一実施例を詳細
に説明する。第３図はMOS型LSIの出力バツフ
ア部の一部（たとえば電流引込側）の回路接続を
示すもので、１１および１２は通常電流容量の出
力バツフアにおける電流引込側のバツフアトラン
ジスタ、１３および１４は上記通常電流容量より
は大電流容量の出力バツフアにおける電流引込側
のバツフアトランジスタであり、１５〜１８はこ
れらのトランジスタ１１〜１４を駆動するインバ
ータ、１９〜２０は上記トランジスタ１１〜１４
の一端に接続された出力端子（パツド）、２３は
低電位側電源VSS用の電源端子、３２は上記トラ
ンジスタ１１〜１４と電源端子２３との間のバツ
フア用電源配線、３３〜３６はその抵抗分であ
る。なお、３７は内部ブロツクであつて、電源配
線３８を介して上記電源端子２３に接続されてお
り、３９は上記電源配線３８の抵抗分である。
に説明する。第３図はMOS型LSIの出力バツフ
ア部の一部（たとえば電流引込側）の回路接続を
示すもので、１１および１２は通常電流容量の出
力バツフアにおける電流引込側のバツフアトラン
ジスタ、１３および１４は上記通常電流容量より
は大電流容量の出力バツフアにおける電流引込側
のバツフアトランジスタであり、１５〜１８はこ
れらのトランジスタ１１〜１４を駆動するインバ
ータ、１９〜２０は上記トランジスタ１１〜１４
の一端に接続された出力端子（パツド）、２３は
低電位側電源VSS用の電源端子、３２は上記トラ
ンジスタ１１〜１４と電源端子２３との間のバツ
フア用電源配線、３３〜３６はその抵抗分であ
る。なお、３７は内部ブロツクであつて、電源配
線３８を介して上記電源端子２３に接続されてお
り、３９は上記電源配線３８の抵抗分である。
上記第３図の回路において、大電流のバツフア
トランジスタ１３，１４は通常電流のバツフアト
ランジスタ１１，１２よりも電源端子２３の近く
に配置されている。すなわち、たとえば第４図に
示すように、LSIチツプ４０上で電源端子２３の
周辺（たとえば両側）に大電流のバツフアトラン
ジスタ１３，１４が配置され、これより離れて通
常電流のバツフアトランジスタ１１，１２が配置
されている。
トランジスタ１３，１４は通常電流のバツフアト
ランジスタ１１，１２よりも電源端子２３の近く
に配置されている。すなわち、たとえば第４図に
示すように、LSIチツプ４０上で電源端子２３の
周辺（たとえば両側）に大電流のバツフアトラン
ジスタ１３，１４が配置され、これより離れて通
常電流のバツフアトランジスタ１１，１２が配置
されている。
したがつて、上述したLSIによれば、電源配線
３２のうち電源端子２３と大電流のバツフアトラ
ンジスタ１３，１４との間の部分の距離が従来よ
りも短かくなり、これによつて電源配線３２の電
圧降下が小さくなり、その電圧変動が小さくなる
分だけバツフアトランジスタ１３，１４のデメシ
ヨンを小さくすることができる。また、前述した
ように大電流のバツフアトランジスタ１３，１４
が電源端子２３の近くに配置されているので、こ
れらの間の電源配線の抵抗分による電圧降下が従
来よりも小さくなり、換言すればこの電源配線の
幅を従来よりも細くすることができる。すなわ
ち、たとえば発光ダイオード等の駆動のためにバ
ツフアトランジスタ１３，１４を特に大電流化す
るに際しても、そのデメンシヨンの増大および上
記バツフアトランジスタ１３，１４とVSS用電源
端子２３との間の電源配線の幅の増大、つまり
LSIチツプサイズの増大を極力少なくすることが
可能である。
３２のうち電源端子２３と大電流のバツフアトラ
ンジスタ１３，１４との間の部分の距離が従来よ
りも短かくなり、これによつて電源配線３２の電
圧降下が小さくなり、その電圧変動が小さくなる
分だけバツフアトランジスタ１３，１４のデメシ
ヨンを小さくすることができる。また、前述した
ように大電流のバツフアトランジスタ１３，１４
が電源端子２３の近くに配置されているので、こ
れらの間の電源配線の抵抗分による電圧降下が従
来よりも小さくなり、換言すればこの電源配線の
幅を従来よりも細くすることができる。すなわ
ち、たとえば発光ダイオード等の駆動のためにバ
ツフアトランジスタ１３，１４を特に大電流化す
るに際しても、そのデメンシヨンの増大および上
記バツフアトランジスタ１３，１４とVSS用電源
端子２３との間の電源配線の幅の増大、つまり
LSIチツプサイズの増大を極力少なくすることが
可能である。
なお、上記実施例は、LSIの出力バツフア部の
電流引込側を示したが、出力バツフア部の電流供
給側のトランジスタと高電位側電源VDD用電源端
子との関係についても上記と同様に適用でき、ま
た入力バツフア部にも上記に準じて回路接続およ
びバツフア回路配置を行なうことが可能である。
電流引込側を示したが、出力バツフア部の電流供
給側のトランジスタと高電位側電源VDD用電源端
子との関係についても上記と同様に適用でき、ま
た入力バツフア部にも上記に準じて回路接続およ
びバツフア回路配置を行なうことが可能である。
上述したように、本発明の半導体集積回路装置
によれば、バツフアと電源端子との配置を合理的
に行なうことによつて、バツフアの大電流化に伴
なうチツプサイズの増大を極力少なくすることが
できる。
によれば、バツフアと電源端子との配置を合理的
に行なうことによつて、バツフアの大電流化に伴
なうチツプサイズの増大を極力少なくすることが
できる。
第１図は従来の半導体集積回路装置における出
力バツフア部の一部を示す回路図、第２図は第１
図のバツフアと電源端子とのチツプ上の配置関係
を説明するための図、第３図は本発明に係る半導
体集積回路装置の一実施例における出力バツフア
部の一部を示す回路図、第４図は第３図のバツフ
アと電源端子とのチツプ上の配置関係を説明する
ための図である。 １１，１２…通常電流のバツフアトランジス
タ、１３，１４…大電流のバツフアトランジス
タ、１９，２０…出力端子、２３…電流端子、３
２…電源配線。
力バツフア部の一部を示す回路図、第２図は第１
図のバツフアと電源端子とのチツプ上の配置関係
を説明するための図、第３図は本発明に係る半導
体集積回路装置の一実施例における出力バツフア
部の一部を示す回路図、第４図は第３図のバツフ
アと電源端子とのチツプ上の配置関係を説明する
ための図である。 １１，１２…通常電流のバツフアトランジス
タ、１３，１４…大電流のバツフアトランジス
タ、１９，２０…出力端子、２３…電流端子、３
２…電源配線。
Claims (1)
- １ バツフア回路とその他の内部ロジツクとに
別々の電源配線により電源を供給し、上記バツフ
ア回路として電流容量が異なる２種以上のバツフ
ア回路を有する半導体集積回路装置において、大
電流のバツフア回路のバツフアトランジスタを小
電流のバツフア回路のバツフアトランジスタより
も電源端子に近く配置し、この電源端子から上記
各バツフア回路へ電源配線を施してなることを特
徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4409282A JPS58161356A (ja) | 1982-03-19 | 1982-03-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4409282A JPS58161356A (ja) | 1982-03-19 | 1982-03-19 | 半導体集積回路装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2298235A Division JPH0642529B2 (ja) | 1990-11-02 | 1990-11-02 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58161356A JPS58161356A (ja) | 1983-09-24 |
| JPH0159742B2 true JPH0159742B2 (ja) | 1989-12-19 |
Family
ID=12681973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4409282A Granted JPS58161356A (ja) | 1982-03-19 | 1982-03-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58161356A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142983A (en) * | 1978-04-28 | 1979-11-07 | Toshiba Corp | Semiconductor device |
| JPS5593235A (en) * | 1979-01-05 | 1980-07-15 | Nec Corp | Integrated circuit |
-
1982
- 1982-03-19 JP JP4409282A patent/JPS58161356A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142983A (en) * | 1978-04-28 | 1979-11-07 | Toshiba Corp | Semiconductor device |
| JPS5593235A (en) * | 1979-01-05 | 1980-07-15 | Nec Corp | Integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58161356A (ja) | 1983-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055407B2 (ja) | ||
| JPH10173509A (ja) | 半導体集積回路装置 | |
| JPH0529551A (ja) | 半導体集積回路 | |
| US5023689A (en) | Complementary integrated circuit device equipped with latch-up preventing means | |
| JPH09275191A (ja) | 半導体集積回路及びそれを使用した回路装置 | |
| US5121036A (en) | Semiconductor integrated circuit with pads and power supply lines | |
| JP3137413B2 (ja) | セミカスタム集積回路 | |
| JPH0389624A (ja) | 半導体集積回路 | |
| US5543651A (en) | Semiconductor integrated circuit device | |
| JP2000252363A (ja) | 半導体集積回路 | |
| JPH0159742B2 (ja) | ||
| JP2842597B2 (ja) | 半導体集積回路装置 | |
| JPH10294429A (ja) | 半導体装置 | |
| JPH0642529B2 (ja) | 半導体集積回路装置 | |
| JPS5856354A (ja) | マスタ−スライスｌｓｉ | |
| JPH03212955A (ja) | 半導体装置 | |
| JPS6074467A (ja) | Ｍｏｓ型集積回路 | |
| JP3014025B2 (ja) | ＢｉＣＭＯＳ論理集積回路 | |
| JPH05152530A (ja) | 半導体集積回路 | |
| JPH1187606A (ja) | 静電保護回路およびこれを備えた半導体集積回路装置 | |
| JPH0440863B2 (ja) | ||
| JPH0465547B2 (ja) | ||
| JPH09148545A (ja) | 半導体装置 | |
| JP2000022075A (ja) | 半導体集積回路 | |
| JPH0273718A (ja) | 出力バッファー回路 |