JPH0273718A

JPH0273718A - 出力バッファー回路

Info

Publication number: JPH0273718A
Application number: JP63226133A
Authority: JP
Inventors: Masayuki Endo; 正之遠藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-09-08
Filing date: 1988-09-08
Publication date: 1990-03-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は０ＭＯ８−ＬＳＩの出カバ、ッファー回路に関
する。

〔従来の技術〕

第４図は従来のＣＭＯ３出力バッファー回路を説明する
ための回路図、第５図は第４図の回路を半導体チップで
実施した時の断面図である。第４図に示すように、イン
バータ７の出力がハイ・レベルのときには、Ｎチャネル
・Ｍｏ８）ランジスタ９が導通し、Ｐチャネル・Ｍｏ３
）ランジスタ２が非導通となるため、出力端子２０はロ
ー・レベルを出力する。次にインバータ７の出力がロー
・レベルのときにはＮチャネルＭｏ８）ランジスタ９が
非導通、ＰチャネルＭＯ８）ランジスタ２が導通となる
ため、出力端子２０はハイ・レベルを出力する。この従
来のＣＭＯ８出力バッファー回路は、第５図を見てもわ
かる様に、Ｎチャネル・ＭｏＳトランジスタ・ドレイン
２５とグランド基板２６の間のＰＮ接合にダイオード３
ｂ、Ｐチャネル・Ｍｏ８）ランジスタ・ドレイン２８と
ＶＤＤ電源ｌに接続されるＮウェル２７の間のＰＮ接合
にダイオード３ａが必然的に形成されてしまう。そこで
、出力端子２０の電圧をＶＤＤ電源１の電圧以上、また
はクランド電源６の電圧以下にすると、ダイオード３ａ
またはダイオード３ｂが順バイアスされて、電流が流れ
てしまう。

したがって従来より、蛍光表示管、ＬＥＤ、）ライアッ
ク等、ＬＳＩの電源電圧より高電圧を必要とする素子の
駆動用として、オープン・ドレイン出力回路が使われる
。オープン・ドレイン出力回路にはＰチャネル・オープ
ン・ドレイン出力回路と、Ｎチャネル・オープン・ドレ
イン出力回路とがある。第６図はそのＮチャネル・オー
プン・ドレイン回路の回路図で、第７図はそれを半導体
チップにおいて実施した時の断面図である。このＮチャ
ネル・オープン・ドレイン回路の回路及び動作は第４図
のＣＭｏ８出力バツフア一回路がらＰチャネル・Ｍｏ８
）ランシスタ２　、　ＶＤ　Ｄ　％Ｅ源ｌ、タ゛イオー
ド３ａを削除したものと同等である。

また、このＮチャネル・オープン・ドレイン回路は断面
図第７図を見てもわかる様にＶ　Ｉ）　］）　電源との
間にダイオードを持たないために、出力端子２０の電位
をＶＤＤ電源以上にすることが可能である。また、Ｐチ
ャネル・オープン・ドレイン回路は第４図の回路からＮ
チャネルＭＯＳトランジスタ４９．グランド電源６．ダ
イオード３ｂを削除すれば実現できる。

〔発明が解決しようとする課題〕

上述した従来の出力ハラファー回路として説明したＣＭ
ｏ８出力バツフア一回路、Ｎチャネル・オーフン・ドレ
イン出力バッファー回路及びＰチャネル・オーフンドレ
イン出力バッファー回路はそれぞれ回路構成が異なる。

従って、使用目的によってＣＭｏ３出力バツフア一回路
と、オープンドレイン出力バッファー回路を使い分ける
場合、それぞれに新しいチップの設計、製造を行なわな
ければならなかった。

本発明の目的は、チップの組立時において、ＣＭｏ５出
力バツフア一回路又はオープンドレモン出力ハッファ回
路のどちらにも容易に変更できることが可能な出力バッ
ファー回路を提供することにある。

〔課題を解決するための手段〕

本発明の出力バッファー回路は、同一基板上に共通の入
力端子を有したＰチャネルオープンドレイン回路及びＮ
チャネルオープンドレイン回路を設け、前記Ｐチャネル
オーブン１２４フ回路のドレインに接続した第１のバッ
トと、前記Ｎチャネルオープントレイン回路のドレイン
に接続した第２のバッドを有して構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を説明するための回路図、第
２図はその実施例のチップ内の出力バッファ一部のレイ
アウト及びリード・フレームのステッチを示す平面図で
ある。従来例と共通の部分は、同一の番号で示しである
。第１図に示すように従来例第４図と比べて、Ｐチャネ
ルＭＯＳ）ランシスタ２のドレインとＮチャネルＭｏ３
）ランジスタ９のドレインが直接には接続されておらず
、それぞれ独立した出力端子４及び５として出力されて
いる６　したがって第２図に示すように出力端子５すな
わちバッド１４のみをリード・フレームのステッチ１０
にワイヤ・ボンディングし、出力端子４すなわちバッド
１３をリード・フレームにボンディングせずノン・コネ
クションとするときは、出力端子５はＶＤＤ電源１に対
してダイオードはつかず、Ｎチャネル・オープンン・ド
レイン出力となる。また、出力端子４のみをリード・フ
レームにポンティングし、出力端子５をノン・コネクシ
ョンとしたときはＰチャネル・オープン・ドレイン出力
、出力端子４と出力端子５の両方すなわちバッド１３と
バッド１４の両方をステッチ１０にワイヤ・ボンディン
グした場合はＣＭＯＳ出力とすることができる。

第３図は本発明の他の実施例を説明するための回路図で
ある。同図に示すように、実施例１の回路構成にＰチャ
ネルＭＯＳ）ランジスタ２のゲートにＮＡＮＤゲート２
１を接続し、ＮチャネルＭＯＳトランジスタ９のゲート
にＮＯＲゲート２２を接続し、それぞれ入力信号８と出
力ハイインピーダンス信号２５を入力としている７比カ
ハイ・インピーダンス信号２４がハイ・レベルのとき、
ＰチャネルＭＯＳ）ランジスタ２もＮチャネルＭｏ８）
ランジスタ９も共にオフし、出力はハイ・インピーダン
ス状態となる。出力ハイ・インピーダンス信号２４がロ
ー・レベルのときの動作は実判例１と同一である。

〔発明の効果〕

以上説明したように本発明は、同一基板上に入力が共通
したＰチャネル出力バッファー回路と、Ｎチャネル出力
バッファー回路を設け、それぞれの出力に接続されたパ
ッドを独立して持つことにより、チップのパッケージへ
の組立時のボンディングの方法により、同一チップであ
っても、ＣＭＯ８出力バッファー回路にもオーブン・ド
レイン出力バッファー回路も容易に変更することができ
、これらの変更によるチップの設計変更をしなくてもす
むという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための回路図、第
２図は第１図の回路のチップ内の出力バッファ一部のレ
イアウト及びリード・フレームのステッチを示す平面図
、第３図は本発明の他の実施例を説明するための回路図
、第４図は従来のＣＭＯ８出力バッファー回路を説明す
るための回路図、第５図は第４図の回路を半導体チップ
で実施した時の断面図、第６図は従来のＮチャネルオー
フンドレイン回路を説明するための回路図、第７図は第
６図の回路を半導体チップで実施した時の断面図である
。 ■・・・・・・Ｖ　Ｄ　Ｄ　Ｎ源、２・・・・・Ｐチャ
ネルＭＯＳトランジスタ、３ａ、３ｂ・・・・・ダイオ
ード、４゜５．２０・・・・・・出力端子、６・・・・
・・グランド電源、７．２３・・・・・・インバータ、
訃・川・入力信号、９・・・・・ＮチャネルＭＯ８）ラ
ンジスタ、１ｏ・・・山ステッチ、１１・・・・ＶＤＤ
電源アルミ配線、１２・・・・・Ｐチャネル・トランジ
スタ抵抗、１３．１４・・・パッド、１５・・・・・・
チップ、１６・・・・コンタクト、１７・・・・・・Ｎ
チャネルトランジスタ領域、１８・・・・・・グラソト
電源アルミニウム配線、１９・・・・・・入力多結晶シ
リコン配線、２１・・・・ＮＡＮＤケート、２２・・・
・・・ＮＯＲケート、２４・・団・出力ハイインビーグ
ンス信号、２５・・・・・ＮチャネルＭＯＳトランジス
タ・ドレイン、２６・・団・グランド基板、２７・・・
　・Ｎウェル。代理人　弁理士　　内　原　　　音第２図／り入カク矛台１１ンリＪン西ｄ嘴（第４図第、４１１ｆｆｉ

Claims

【特許請求の範囲】

同一基板上にＰチャネルオープンドレイン回路及びＮチ
ャネルオープンドレイン回路を設け、前記Ｐチャネルオ
ープンドレイン回路及び前記Ｎチャネルオープンドレイ
ン回路に入力信号を共通に供給したことを特徴とする出
力バッファ回路。