JP2017163008A - 半導体集積回路及び温度検出装置 - Google Patents
半導体集積回路及び温度検出装置 Download PDFInfo
- Publication number
- JP2017163008A JP2017163008A JP2016046467A JP2016046467A JP2017163008A JP 2017163008 A JP2017163008 A JP 2017163008A JP 2016046467 A JP2016046467 A JP 2016046467A JP 2016046467 A JP2016046467 A JP 2016046467A JP 2017163008 A JP2017163008 A JP 2017163008A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- integrated circuit
- semiconductor integrated
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000001514 detection method Methods 0.000 claims description 35
- 230000008859 change Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】より安定した電圧を外部に出力することができる半導体集積回路及び当該半導体集積回路を用いた温度検出装置を提供する。【解決手段】上記課題を解決するため、半導体集積回路は、出力端子を備え、当該出力端子は、当該半導体集積回路の電源電圧と同一の大きさの出力電圧を出力する。このような構成により、半導体集積回路の出力端子から安定した出力電圧を出力することができる。【選択図】図２
Description
この発明は、半導体集積回路及び当該半導体集積回路を用いた温度検出装置に関する。
従来、ＣＰＵ（Central Processing Unit）、メモリ、入出力部及び各種周辺機能を備え、メモリに記憶されたプログラムに従ってＣＰＵにより各種演算処理を行うことにより外部機器の制御を行うマイクロコントローラー（以下、マイコンとも記す）と呼ばれる半導体集積回路がある。このような半導体集積回路では、入出力部として、信号の入力及び出力の双方に用いることが可能な汎用入出力部ＧＰＩＯ（General Purpose Input/Output）が広く用いられている（例えば、特許文献１）。
図４は、汎用入出力部の構成の例を示す図である。
汎用入出力部１７は、ソースに電源電圧ＶＤＤが供給されドレインが入出力端子Ｔに接続されたＰチャンネルＭＯＳＦＥＴ１７１（Metal-Oxide Semiconductor Field-Effect Transistor）と、ドレインがＰチャンネルＭＯＳＦＥＴ１７１のドレイン及び入出力端子Ｔに接続され、ソースが接地電位とされたＮチャンネルＭＯＳＦＥＴ１７２と、入出力端子Ｔから入力された信号及び入力イネーブル信号ＩＥが入力される論理積回路１７３とを備える。ＰチャンネルＭＯＳＦＥＴ１７１及びＮチャンネルＭＯＳＦＥＴ１７２のゲートには、それぞれ出力制御信号ＯＳ１，ＯＳ２が入力される。
汎用入出力部１７は、ソースに電源電圧ＶＤＤが供給されドレインが入出力端子Ｔに接続されたＰチャンネルＭＯＳＦＥＴ１７１（Metal-Oxide Semiconductor Field-Effect Transistor）と、ドレインがＰチャンネルＭＯＳＦＥＴ１７１のドレイン及び入出力端子Ｔに接続され、ソースが接地電位とされたＮチャンネルＭＯＳＦＥＴ１７２と、入出力端子Ｔから入力された信号及び入力イネーブル信号ＩＥが入力される論理積回路１７３とを備える。ＰチャンネルＭＯＳＦＥＴ１７１及びＮチャンネルＭＯＳＦＥＴ１７２のゲートには、それぞれ出力制御信号ＯＳ１，ＯＳ２が入力される。
この汎用入出力部１７では、汎用入出力部１７を制御するための制御レジスタの値に応じて出力制御信号ＯＳ１，ＯＳ２が何れもローレベル（接地電位）とされた場合に、ＰチャンネルＭＯＳＦＥＴ１７１が導通状態、ＮチャンネルＭＯＳＦＥＴ１７２が非導通状態となって入出力端子Ｔから電源電圧ＶＤＤの出力信号が出力される。また、出力制御信号ＯＳ１，ＯＳ２が何れもハイレベル（電源電圧ＶＤＤ）とされた場合に、ＰチャンネルＭＯＳＦＥＴ１７１が非導通状態、ＮチャンネルＭＯＳＦＥＴ１７２が導通状態となって入出力端子Ｔから接地電位の出力信号が出力される。また、出力制御信号ＯＳ１がハイレベル、出力制御信号ＯＳ２がローレベルとされた場合に、ＰチャンネルＭＯＳＦＥＴ１７１及びＮチャンネルＭＯＳＦＥＴ１７２が何れも非導通状態となって、入出力端子Ｔに入力された入力信号が、入力イネーブル信号ＩＥに応じて図示略のラッチ回路でラッチされレジスタに書き込まれる。このように、汎用入出力部１７では、一の入出力端子Ｔから信号の入力及び出力を行うことができるため、半導体集積回路の端子数を削減できるとともに、その汎用性を高めることができる。
しかしながら、上記従来の技術における汎用入出力部１７では、入出力端子Ｔから電源電圧ＶＤＤを出力するためにＰチャンネルＭＯＳＦＥＴ１７１を導通状態としたときに、ＮチャンネルＭＯＳＦＥＴ１７２をリーク経路とする電流のリークが生じる。このため、入出力端子Ｔからの出力電圧は、リーク電流の大きさに応じて電源電圧ＶＤＤが分圧された値となり、電源電圧ＶＤＤから変動する。よって、上記従来の技術では、汎用入出力部１７を外部への電圧供給の用途で使用する場合に、入出力端子Ｔから安定した電圧を出力することが困難であるという課題がある。
この発明の目的は、より安定した電圧を外部に出力することができる半導体集積回路及び当該半導体集積回路を用いた温度検出装置を提供することにある。
本発明は、上記目的を達成するため、
出力端子を備えた半導体集積回路であって、
前記出力端子は、当該半導体集積回路の電源電圧と同一の大きさの出力電圧を出力する
ことを特徴とする半導体集積回路である。
出力端子を備えた半導体集積回路であって、
前記出力端子は、当該半導体集積回路の電源電圧と同一の大きさの出力電圧を出力する
ことを特徴とする半導体集積回路である。
本発明に従うと、より安定した電圧を外部に供給することができるという効果がある。
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明に係る実施形態のマイコン１（半導体集積回路）の内部構成を示すブロック図である。
マイコン１は、ＣＰＵ１１、ＲＡＭ１２（Random Access Memory）、ＲＯＭ１３（Read Only Memory）、高精度出力部１４、ＡＤＣ１５（アナログデジタル変換部）、バス１６、出力端子Ｔ１、入力端子Ｔ２及び電源入力端子Ｔ３などを備える。このうちＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、高精度出力部１４及びＡＤＣ１５は、電源入力端子Ｔ３に電気的に接続されており、当該電源入力端子Ｔ３に入力された電源電圧ＶＤＤで動作する。電源電圧ＶＤＤとしては、例えば１．５Ｖ乃至５．５Ｖの範囲の電圧を用いることができる。また、マイコン１は、単一基板上に形成される集積回路として構成することができる。
図１は、本発明に係る実施形態のマイコン１（半導体集積回路）の内部構成を示すブロック図である。
マイコン１は、ＣＰＵ１１、ＲＡＭ１２（Random Access Memory）、ＲＯＭ１３（Read Only Memory）、高精度出力部１４、ＡＤＣ１５（アナログデジタル変換部）、バス１６、出力端子Ｔ１、入力端子Ｔ２及び電源入力端子Ｔ３などを備える。このうちＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、高精度出力部１４及びＡＤＣ１５は、電源入力端子Ｔ３に電気的に接続されており、当該電源入力端子Ｔ３に入力された電源電圧ＶＤＤで動作する。電源電圧ＶＤＤとしては、例えば１．５Ｖ乃至５．５Ｖの範囲の電圧を用いることができる。また、マイコン１は、単一基板上に形成される集積回路として構成することができる。
ＣＰＵ１１は、ＲＯＭ１３に記憶された各種プログラムや設定データを読み出してＲＡＭ１２に記憶させ、当該プログラムを実行して各種演算処理を行うプロセッサである。
ＲＡＭ１２は、ＣＰＵ１１に作業用のメモリ空間を提供し、一時データを記憶する。ＲＡＭ１２は、不揮発性メモリを含んでいても良い。
ＲＯＭ１３は、ＣＰＵ１１により実行される各種制御用のプログラムや設定データ等を格納する。なお、ＲＯＭ１３に代えて、又はＲＯＭ１３に加えて、フラッシュメモリ（Flash Memory）等の書き換え可能な不揮発性メモリが用いられても良い。
高精度出力部１４は、電源入力端子Ｔ３及び出力端子Ｔ１に接続され、電源入力端子Ｔ３に入力された電源電圧ＶＤＤと同一の大きさの高精度に安定した出力電圧を出力端子Ｔ１に出力する。
図２は、高精度出力部１４の構成を示す図である。
高精度出力部１４は、出力端子Ｔ１から出力電圧（電源電圧ＶＤＤ）の出力を行う出力状態と、出力端子からの出力電圧の出力を行わない非出力状態とを切り替えるスイッチ回路１４０を備える。スイッチ回路１４０は、ソースが電源入力端子Ｔ３に電気的に接続され、ドレインが出力端子Ｔ１に電気的に接続されたＰチャンネルＭＯＳＦＥＴ１４１からなる。ＰチャンネルＭＯＳＦＥＴ１４１のゲートには、電源制御信号ＯＳが入力される。
高精度出力部１４は、出力端子Ｔ１から出力電圧（電源電圧ＶＤＤ）の出力を行う出力状態と、出力端子からの出力電圧の出力を行わない非出力状態とを切り替えるスイッチ回路１４０を備える。スイッチ回路１４０は、ソースが電源入力端子Ｔ３に電気的に接続され、ドレインが出力端子Ｔ１に電気的に接続されたＰチャンネルＭＯＳＦＥＴ１４１からなる。ＰチャンネルＭＯＳＦＥＴ１４１のゲートには、電源制御信号ＯＳが入力される。
電源制御信号ＯＳは、ＣＰＵ１１が設定する高精度出力部１４を制御するための制御レジスタ（図示せず）の値に応じてローレベル又はハイレベル（電源電圧ＶＤＤ）となり、高精度出力部１４は、出力制御信号ＯＳがローレベルとされてＰチャンネルＭＯＳＦＥＴ１４１のソース及びゲートの間に閾値電圧以上の所定電圧が印加された場合に、ＰチャンネルＭＯＳＦＥＴ１４１が導通状態となって、ＰチャンネルＭＯＳＦＥＴ１４１のソースに入力された電源電圧ＶＤＤと同一の大きさの出力電圧をＰチャンネルＭＯＳＦＥＴ１４１のドレインから出力端子Ｔ１に出力する。また、出力制御信号ＯＳがハイレベル（電源電圧ＶＤＤ）とされた場合には、ＰチャンネルＭＯＳＦＥＴ１４１が非導通状態となって、出力端子Ｔ１がハイ・インピーダンス状態となり、出力端子Ｔ１からの電源電圧ＶＤＤの出力が中止される。従って、出力端子Ｔ１からは、ＰチャンネルＭＯＳＦＥＴ１４１が導通状態となっているときのみ、電源電圧ＶＤＤと同一の大きさの出力電圧が出力される。
また、高精度出力部１４のスイッチ回路１４０は、ＰチャンネルＭＯＳＦＥＴ１４１のみから構成され、図４の汎用入出力部１７において電流リーク経路となるＮチャンネルＭＯＳＦＥＴ１７２に対応する回路素子を有しない。従って、高精度出力部１４のスイッチ回路１４０は、上記出力状態において出力端子Ｔ１に流れる電流をリークさせる電流リーク経路を有しないため、高精度出力部１４では、電流のリークに起因する出力電圧の変動が生じない。この結果、高精度出力部１４は、ＰチャンネルＭＯＳＦＥＴ１４１が導通状態となっている場合において、出力端子Ｔ１に対し電源電圧ＶＤＤと同一の大きさの出力電圧を出力する。即ち、マイコン１の出力端子Ｔ１からは、当該電源電圧ＶＤＤと同一の大きさの高精度に安定した出力電圧が出力される。
ここで、出力電圧の大きさが電源電圧ＶＤＤの大きさと同一であるとは、出力電圧と電源電圧ＶＤＤとが同一値である場合のほか、出力電圧が電源電圧ＶＤＤに対して、電源入力端子Ｔ３からＰチャンネルＭＯＳＦＥＴ１４１を経て出力端子Ｔ１に至る経路の少なくとも一部における配線抵抗に基づく電圧降下分の変動を生じている場合を含む。
ＡＤＣ１５は、入力端子Ｔ２に接続され、入力端子Ｔ２から入力されたアナログ信号を所定の分解能でデジタルサンプリングしてデジタル信号を出力する。
バス１６は、ＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、高精度出力部１４及びＡＤＣ１５の間で信号の送受信を行うための経路である。
なお、マイコン１には、上記の構成要素に加え、用途に応じて、タイマー、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）といったシリアル通信デバイス、発振回路等が設けられていても良い。また、図１では、出力端子Ｔ１、入力端子Ｔ２及び電源入力端子Ｔ３以外の入出力端子の記載は省略されている。この入出力端子としては、図４に示される汎用入出力部１７が用いられていても良い。
次に、上述のマイコン１を用いて構成された温度検出装置について説明する。
図３は、マイコン１を用いた温度検出装置２の構成を示す模式図である。
温度検出装置２は、マイコン１と、マイコン１の出力端子Ｔ１に接続され抵抗値が固定された固定抵抗素子２１（第１の抵抗素子）と、固定抵抗素子２１に直列に接続され温度変化に応じて抵抗値が変化する可変抵抗素子（サーミスタ）２２（第２の抵抗素子）とを備える。可変抵抗素子２２の他端は、接地電位とされている。また、固定抵抗素子２１と可変抵抗素子２２との接続点Ｐは、マイコン１の入力端子Ｔ２に接続されている。以下では、固定抵抗素子２１及び可変抵抗素子２２を併せて温度検出素子２０とも記す。
図３は、マイコン１を用いた温度検出装置２の構成を示す模式図である。
温度検出装置２は、マイコン１と、マイコン１の出力端子Ｔ１に接続され抵抗値が固定された固定抵抗素子２１（第１の抵抗素子）と、固定抵抗素子２１に直列に接続され温度変化に応じて抵抗値が変化する可変抵抗素子（サーミスタ）２２（第２の抵抗素子）とを備える。可変抵抗素子２２の他端は、接地電位とされている。また、固定抵抗素子２１と可変抵抗素子２２との接続点Ｐは、マイコン１の入力端子Ｔ２に接続されている。以下では、固定抵抗素子２１及び可変抵抗素子２２を併せて温度検出素子２０とも記す。
温度検出装置２では、接続点Ｐにおける電圧は、出力端子Ｔ１の出力電圧（電源電圧ＶＤＤ）を固定抵抗素子２１と可変抵抗素子２２との間で分圧した電圧となる。ここで、可変抵抗素子２２の抵抗値は、温度に応じて変化するため、接続点Ｐにおける電圧は、温度を反映した値となる。温度検出装置２では、マイコン１により当該分圧された電圧に基づいて温度が検出される。即ち、接続点Ｐにおける電圧がマイコン１の入力端子Ｔ２に入力されてＡＤＣ１５によりデジタル信号に変換され、ＣＰＵ１１により温度を示すデータに変換されてＲＡＭ１２に記憶され、必要に応じて図示略の所定の出力端子から出力される。
なお、固定抵抗素子２１の抵抗値は、厳密には温度変化に応じて僅かに変動するが、可変抵抗素子２２として、温度変化に応じた抵抗値の変化が固定抵抗素子の抵抗値の変化よりも大きいものを用いることにより、温度検出装置２における上述の温度検出を行うことができる。
なお、固定抵抗素子２１の抵抗値は、厳密には温度変化に応じて僅かに変動するが、可変抵抗素子２２として、温度変化に応じた抵抗値の変化が固定抵抗素子の抵抗値の変化よりも大きいものを用いることにより、温度検出装置２における上述の温度検出を行うことができる。
ここで、本実施形態の温度検出装置２では、出力端子Ｔ１に接続された高精度出力部１４のＰチャンネルＭＯＳＦＥＴ１４１を、温度の検出を行う場合にのみ導通状態とすることにより、温度の検出を行わない場合において温度検出素子２０に電流が流れないようにすることができる。これにより、温度検出装置２が実装されている回路基板の電源ラインから温度検出素子２０に対して常時電圧を印加して電流を流す従来態様と比較して、温度検出装置２における消費電力を大幅に削減することができる。また、温度検出素子２０への電流の印加を切り替えるスイッチング素子がマイコン１に内蔵されているため、消費電力を削減するために当該スイッチング素子をマイコン１の外部に設ける従来構成と比較して温度検出装置２を実装する回路基板を大幅に小型化することができる。
また、本実施形態の温度検出装置２では、温度の検出を行うためにＰチャンネルＭＯＳＦＥＴ１４１が導通状態とされた場合に、上述のようにスイッチ回路１４０においてリーク電流が発生しないためリーク電流に起因した電圧変動が生じず、出力端子Ｔ１から電源電圧ＶＤＤと同一の大きさの出力電圧が出力される。これにより、出力端子Ｔ１からの出力電圧の変動に起因して検出温度に測定誤差が生じる不具合が抑制される。
このように、本実施形態の温度検出装置２は、小型、低消費電力及び高測定精度との特徴を有し、実装スペースや消費電力に対する制約が大きい腕時計（電子時計）や携帯情報端末といった電子機器に搭載するのに好適である。
以上のように、本実施形態に係るマイコン１（半導体集積回路）は、出力端子Ｔ１を備えたマイコン１であって、出力端子Ｔ１は、当該マイコン１の電源電圧ＶＤＤと同一の大きさの出力電圧を出力する。このような構成により、マイコン１の出力端子Ｔ１から安定した出力電圧を出力することができる。
また、マイコン１は、出力端子Ｔ１からの出力電圧の出力を行う出力状態と、出力端子Ｔ１からの出力電圧の出力を行わない非出力状態とを切り替えるスイッチ回路１４０を備え、当該スイッチ回路１４０は、出力状態において出力端子Ｔ１に流れる電流をリークさせる電流リーク経路を有しない。このような構成により、電流のリークに起因して出力電圧が変動する不具合の発生を抑制することができる。この結果、高精度で安定した出力電圧を出力端子Ｔ１から出力することができる。
また、スイッチ回路１４０は、ドレインが出力端子Ｔ１に電気的に接続されたＰチャンネルＭＯＳＦＥＴ１４１からなる。このような構成によれば、ＰチャンネルＭＯＳＦＥＴ１４１と出力端子Ｔ１との間に電流リーク経路が形成されないため、電流のリークに起因して出力電圧が変動する不具合の発生を確実に抑制することができる。
また、ＰチャンネルＭＯＳＦＥＴ１４１のソースには、電源電圧ＶＤＤが供給され、ＰチャンネルＭＯＳＦＥＴ１４１は、ゲート及びソースの間に所定電圧が印加されて導通状態となったときに、ドレインから電源電圧ＶＤＤと同一の大きさの出力電圧を出力する。このような構成によれば、ＰチャンネルＭＯＳＦＥＴ１４１のドレインに接続されている出力端子Ｔ１から、電源電圧ＶＤＤと同一の高精度に安定した出力電圧を出力させることができる。
また、本実施形態に係る温度検出装置２は、マイコン１と、固定抵抗素子２１と、固定抵抗素子２１に直列に接続され温度変化に応じた抵抗値の変化が固定抵抗素子よりも大きい可変抵抗素子２２と、を有する温度検出素子２０と、を備え、温度検出素子２０には、出力端子Ｔ１から出力される出力電圧が印加され、マイコン１は、出力電圧が固定抵抗素子２１及び可変抵抗素子２２により分圧された電圧が入力される入力端子Ｔ２を有し、当該入力端子Ｔ２に入力された電圧に基づいて温度を検出する。このような構成により、温度検出素子２０に高精度で安定した出力電圧が印加されるため、温度検出素子２０に印加される電圧の変動に起因して検出温度に測定誤差が生じる不具合の発生を抑制することができる。また、温度の検出を行う場合にのみ出力端子Ｔ１から出力電圧を出力することにより、温度の検出を行わない場合において温度検出素子２０に電流が流れないようにすることができるため、温度検出装置２における消費電力を低減させることができる。また、温度検出素子２０への出力電圧の印加及び非印加を切り替えるスイッチ回路１４０がマイコン１に内蔵されているため、温度検出装置２を実装する回路基板を小型化することができる。
なお、本発明は、上記実施形態に限られるものではなく、様々な変更が可能である。
例えば、上記実施形態では、スイッチ回路１４０が単一のＰチャンネルＭＯＳＦＥＴ１４１からなる構成を例に挙げて説明したが、これに限定する趣旨ではない。スイッチ回路１４０の構成は、出力端子１への電源電圧ＶＤＤの供給と停止を切り替え可能であり、電源電圧ＶＤＤを供給した状態で出力端子Ｔ１に流れる電流をリークさせる電流リーク経路を有しないとの条件を満たす範囲で適宜変更することができる。
例えば、上記実施形態では、スイッチ回路１４０が単一のＰチャンネルＭＯＳＦＥＴ１４１からなる構成を例に挙げて説明したが、これに限定する趣旨ではない。スイッチ回路１４０の構成は、出力端子１への電源電圧ＶＤＤの供給と停止を切り替え可能であり、電源電圧ＶＤＤを供給した状態で出力端子Ｔ１に流れる電流をリークさせる電流リーク経路を有しないとの条件を満たす範囲で適宜変更することができる。
また、上記実施形態では、マイコン１を温度検出装置２に適用する例を用いて説明したが、これに限定する趣旨ではなく、マイコン１は、高精度に安定した電圧の供給が求められる各種装置に適用することができる。
本発明のいくつかの実施形態を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
［付記］
＜請求項１＞
出力端子を備えた半導体集積回路であって、
前記出力端子は、当該半導体集積回路の電源電圧と同一の大きさの出力電圧を出力する
ことを特徴とする半導体集積回路。
＜請求項２＞
前記出力端子からの前記出力電圧の出力を行う出力状態と、前記出力端子からの前記出力電圧の出力を行わない非出力状態とを切り替えるスイッチ回路を備え、
前記スイッチ回路は、前記出力状態において前記出力端子に流れる電流をリークさせる電流リーク経路を有しない
ことを特徴とする請求項１に記載の半導体集積回路。
＜請求項３＞
前記スイッチ回路は、ドレインが前記出力端子に電気的に接続されたＰチャンネルＭＯＳＦＥＴからなることを特徴とする請求項２に記載の半導体集積回路。
＜請求項４＞
前記ＰチャンネルＭＯＳＦＥＴのソースには、前記電源電圧が供給され、
前記ＰチャンネルＭＯＳＦＥＴは、ゲート及びソースの間に所定電圧が印加されて導通状態となったときに、ドレインから前記電源電圧と同一の大きさの出力電圧を出力する
ことを特徴とする請求項３に記載の半導体集積回路。
＜請求項５＞
請求項１〜４の何れか一項に記載の半導体集積回路と、
第１の抵抗素子と、前記第１の抵抗素子に直列に接続され温度変化に応じた抵抗値の変化が前記第１の抵抗素子よりも大きい第２の抵抗素子と、を有する温度検出素子と、
を備え、
前記温度検出素子には、前記出力端子から出力される前記出力電圧が印加され、
前記半導体集積回路は、前記出力電圧が前記第１の抵抗素子及び前記第２の抵抗素子により分圧された電圧が入力される入力端子を有し、当該入力端子に入力された電圧に基づいて温度を検出する
ことを特徴とする温度検出装置。
＜請求項１＞
出力端子を備えた半導体集積回路であって、
前記出力端子は、当該半導体集積回路の電源電圧と同一の大きさの出力電圧を出力する
ことを特徴とする半導体集積回路。
＜請求項２＞
前記出力端子からの前記出力電圧の出力を行う出力状態と、前記出力端子からの前記出力電圧の出力を行わない非出力状態とを切り替えるスイッチ回路を備え、
前記スイッチ回路は、前記出力状態において前記出力端子に流れる電流をリークさせる電流リーク経路を有しない
ことを特徴とする請求項１に記載の半導体集積回路。
＜請求項３＞
前記スイッチ回路は、ドレインが前記出力端子に電気的に接続されたＰチャンネルＭＯＳＦＥＴからなることを特徴とする請求項２に記載の半導体集積回路。
＜請求項４＞
前記ＰチャンネルＭＯＳＦＥＴのソースには、前記電源電圧が供給され、
前記ＰチャンネルＭＯＳＦＥＴは、ゲート及びソースの間に所定電圧が印加されて導通状態となったときに、ドレインから前記電源電圧と同一の大きさの出力電圧を出力する
ことを特徴とする請求項３に記載の半導体集積回路。
＜請求項５＞
請求項１〜４の何れか一項に記載の半導体集積回路と、
第１の抵抗素子と、前記第１の抵抗素子に直列に接続され温度変化に応じた抵抗値の変化が前記第１の抵抗素子よりも大きい第２の抵抗素子と、を有する温度検出素子と、
を備え、
前記温度検出素子には、前記出力端子から出力される前記出力電圧が印加され、
前記半導体集積回路は、前記出力電圧が前記第１の抵抗素子及び前記第２の抵抗素子により分圧された電圧が入力される入力端子を有し、当該入力端子に入力された電圧に基づいて温度を検出する
ことを特徴とする温度検出装置。
１ マイコン（半導体集積回路）
１１ ＣＰＵ
１２ ＲＡＭ
１３ ＲＯＭ
１４ 高精度出力部
１４０ スイッチ回路
１４１ ＰチャンネルＭＯＳＦＥＴ
１５ ＡＤＣ
１６ バス
１７ 汎用入出力部
２ 温度検出装置
２０ 温度検出素子
２１ 固定抵抗素子（第１の抵抗素子）
２２ 可変抵抗素子（サーミスタ）（第２の抵抗素子）
Ｔ１ 出力端子
Ｔ２ 入力端子
Ｔ３ 電源入力端子
１１ ＣＰＵ
１２ ＲＡＭ
１３ ＲＯＭ
１４ 高精度出力部
１４０ スイッチ回路
１４１ ＰチャンネルＭＯＳＦＥＴ
１５ ＡＤＣ
１６ バス
１７ 汎用入出力部
２ 温度検出装置
２０ 温度検出素子
２１ 固定抵抗素子（第１の抵抗素子）
２２ 可変抵抗素子（サーミスタ）（第２の抵抗素子）
Ｔ１ 出力端子
Ｔ２ 入力端子
Ｔ３ 電源入力端子
本発明は、上記目的を達成するため、
半導体集積回路であって、
当該半導体集積回路を動作させる電源電圧を入力する電源入力端子と、
前記電源入力端子から入力される前記電源電圧と同一の大きさの出力電圧を出力する出力端子と、
を備えたことを特徴とする。
半導体集積回路であって、
当該半導体集積回路を動作させる電源電圧を入力する電源入力端子と、
前記電源入力端子から入力される前記電源電圧と同一の大きさの出力電圧を出力する出力端子と、
を備えたことを特徴とする。
Claims (5)
- 出力端子を備えた半導体集積回路であって、
前記出力端子は、当該半導体集積回路の電源電圧と同一の大きさの出力電圧を出力する
ことを特徴とする半導体集積回路。 - 前記出力端子からの前記出力電圧の出力を行う出力状態と、前記出力端子からの前記出力電圧の出力を行わない非出力状態とを切り替えるスイッチ回路を備え、
前記スイッチ回路は、前記出力状態において前記出力端子に流れる電流をリークさせる電流リーク経路を有しない
ことを特徴とする請求項１に記載の半導体集積回路。 - 前記スイッチ回路は、ドレインが前記出力端子に電気的に接続されたＰチャンネルＭＯＳＦＥＴからなることを特徴とする請求項２に記載の半導体集積回路。
- 前記ＰチャンネルＭＯＳＦＥＴのソースには、前記電源電圧が供給され、
前記ＰチャンネルＭＯＳＦＥＴは、ゲート及びソースの間に所定電圧が印加されて導通状態となったときに、ドレインから前記電源電圧と同一の大きさの出力電圧を出力する
ことを特徴とする請求項３に記載の半導体集積回路。 - 請求項１〜４の何れか一項に記載の半導体集積回路と、
第１の抵抗素子と、前記第１の抵抗素子に直列に接続され温度変化に応じた抵抗値の変化が前記第１の抵抗素子よりも大きい第２の抵抗素子と、を有する温度検出素子と、
を備え、
前記温度検出素子には、前記出力端子から出力される前記出力電圧が印加され、
前記半導体集積回路は、前記出力電圧が前記第１の抵抗素子及び前記第２の抵抗素子により分圧された電圧が入力される入力端子を有し、当該入力端子に入力された電圧に基づいて温度を検出する
ことを特徴とする温度検出装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016046467A JP2017163008A (ja) | 2016-03-10 | 2016-03-10 | 半導体集積回路及び温度検出装置 |
| US15/363,751 US20170261382A1 (en) | 2016-03-10 | 2016-11-29 | Semiconductor integrated circuit and temperature detecting device capable of outputting stable output voltage from output terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016046467A JP2017163008A (ja) | 2016-03-10 | 2016-03-10 | 半導体集積回路及び温度検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017163008A true JP2017163008A (ja) | 2017-09-14 |
Family
ID=59786434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016046467A Pending JP2017163008A (ja) | 2016-03-10 | 2016-03-10 | 半導体集積回路及び温度検出装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20170261382A1 (ja) |
| JP (1) | JP2017163008A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62192669A (ja) * | 1986-02-20 | 1987-08-24 | Mitsubishi Electric Corp | 抵抗値読み取り装置 |
| JPH0273718A (ja) * | 1988-09-08 | 1990-03-13 | Nec Corp | 出力バッファー回路 |
| JPH04181813A (ja) * | 1990-11-15 | 1992-06-29 | Mitsubishi Electric Corp | Ｍｏｓ論理回路 |
| JPH05150684A (ja) * | 1991-11-27 | 1993-06-18 | Casio Electron Mfg Co Ltd | 定着器の温度制御装置 |
| JPH06204849A (ja) * | 1993-01-08 | 1994-07-22 | Hitachi Ltd | インタフェース回路 |
| JP2008170074A (ja) * | 2007-01-12 | 2008-07-24 | Fujitsu General Ltd | センサ回路を備えた電子機器 |
| JP2014070951A (ja) * | 2012-09-28 | 2014-04-21 | Sharp Corp | 温度検知回路 |
-
2016
- 2016-03-10 JP JP2016046467A patent/JP2017163008A/ja active Pending
- 2016-11-29 US US15/363,751 patent/US20170261382A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62192669A (ja) * | 1986-02-20 | 1987-08-24 | Mitsubishi Electric Corp | 抵抗値読み取り装置 |
| JPH0273718A (ja) * | 1988-09-08 | 1990-03-13 | Nec Corp | 出力バッファー回路 |
| JPH04181813A (ja) * | 1990-11-15 | 1992-06-29 | Mitsubishi Electric Corp | Ｍｏｓ論理回路 |
| JPH05150684A (ja) * | 1991-11-27 | 1993-06-18 | Casio Electron Mfg Co Ltd | 定着器の温度制御装置 |
| JPH06204849A (ja) * | 1993-01-08 | 1994-07-22 | Hitachi Ltd | インタフェース回路 |
| JP2008170074A (ja) * | 2007-01-12 | 2008-07-24 | Fujitsu General Ltd | センサ回路を備えた電子機器 |
| JP2014070951A (ja) * | 2012-09-28 | 2014-04-21 | Sharp Corp | 温度検知回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170261382A1 (en) | 2017-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9813063B2 (en) | Method of using a field-effect transistor as a current sensing device | |
| KR101445424B1 (ko) | 검출 회로 및 센서 장치 | |
| US10268226B1 (en) | Voltage generating device and calibrating method thereof | |
| KR101861370B1 (ko) | 온도 검지 장치 | |
| US9267818B2 (en) | Magnetic sensor device | |
| US20180006018A1 (en) | Power converter and semiconductor device | |
| EP2128736A1 (en) | Electronic circuit device | |
| US9606007B2 (en) | Semiconductor device and measurement method | |
| EP2711800B1 (en) | I/O cell calibration | |
| CN113341780A (zh) | 用于诸如微控制器之类的低成本集成电路的模式选择电路 | |
| US9454174B2 (en) | Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit | |
| JP2017163008A (ja) | 半導体集積回路及び温度検出装置 | |
| KR102628843B1 (ko) | 정전 검출 회로 | |
| US10310454B2 (en) | Overtemperature condition identified using a signal characteristic | |
| JP5391955B2 (ja) | 半導体装置 | |
| KR101222110B1 (ko) | 반도체 장치 | |
| US11698400B2 (en) | Electronic circuit | |
| JP2008102094A (ja) | 電圧監視方法及びその装置 | |
| EP4277068A1 (en) | Protection unit, adc module and system | |
| JP2008085541A (ja) | 電圧レベル検出回路およびそれを用いたパワーオンリセット回路 | |
| JP4737323B2 (ja) | 電気機器 | |
| KR20230164502A (ko) | 전자 장치의 테스트 회로, 테스트 회로를 포함하는 전자 장치 및 그 동작 방법 | |
| KR20190013326A (ko) | 반도체 장치 | |
| JP2002015600A (ja) | 不揮発性メモリの検査回路 | |
| JP2000307011A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180508 |