JP2984479B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP2984479B2
JP2984479B2 JP4243291A JP24329192A JP2984479B2 JP 2984479 B2 JP2984479 B2 JP 2984479B2 JP 4243291 A JP4243291 A JP 4243291A JP 24329192 A JP24329192 A JP 24329192A JP 2984479 B2 JP2984479 B2 JP 2984479B2
Authority
JP
Japan
Prior art keywords
potential
function selection
pad
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4243291A
Other languages
English (en)
Other versions
JPH0697286A (ja
Inventor
広樹 緒方
和良 寺山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Original Assignee
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI AISHII MAIKON SHISUTEMU KK filed Critical NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority to JP4243291A priority Critical patent/JP2984479B2/ja
Publication of JPH0697286A publication Critical patent/JPH0697286A/ja
Application granted granted Critical
Publication of JP2984479B2 publication Critical patent/JP2984479B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に機能選択回路に関する。
【０００２】
【従来の技術】従来の機能選択回路は内部動作を切り換
える際、図５及び図６に示す機能選択回路の入力パッド
１１に電源ピン１２をボンディングし、電源電圧を印加
する、及びボンディングを行わないという２つの状態に
より選択を行う。
【０００３】未使用時は入力パッド１１にボンディング
せず、フローティングの状態とする。この際、図６に示
すように、トランジスタＱB，ＱCのゲート電極電位が常
に一定となるようにトランジスタＱAを有している。
【０００４】この回路の動作を具体的に説明する。まず
電源ピンをボンディングした場合は、入力パッド１１に
電源を印加すると、トランジスタＱAの影響はあるもの
の、トランジスタＱB，ＱCの構成するインバータのゲー
ト電圧は、ほぼ電源電位であるため、デコーダＤとの接
点ａは接地電位となる。
【０００５】次にボンデイングしなかった場合には、ト
ランジスタＱＡによりトランジスタＱＢ，ＱＣのゲート
電圧をトランジスタＱ Ｂ ，Ｑ Ｃ のインバータの出力が反
転する電位まで下げる。これにより、インバータの出力
接点ａは電源電位となる。
【０００６】
【発明が解決しようとする課題】この従来の機能選択回
路では、機能選択用のパッドに電源ピンをボンディング
し、電源電圧を印加するか、ボンディングしないでフロ
ーティングの状態の２つの状態をデコーダにより判定し
ている。
【０００７】この場合、機能の選択は２つの機能の切り
換えだけである。近年、製品の多機能化に伴い、従来の
機能選択回路では対応ができなくなっているということ
が問題となっている。
【０００８】本発明の目的は、多数の機能選択を可能と
した半導体集積回路装置を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路装置は、機能選択用パ
ッドと、電位判定回路とを有する半導体集積回路装置で
あって、単一の機能選択用パッドは、電源電位，基板電
位，接地電位が前記機能選択用パッドに選択的に供給さ
れるものであり、供給される電位を電位判定回路で判定
することで機能を選択するものである。
【００１０】
【作用】機能選択用パッドに、電源・接地・基板の各電
圧を印加することにより、３種類の機能選択が可能とな
る。
【００１１】
【実施例】以下、本発明の一実施例を図により説明す
る。図１は、本発明の一実施例を示す回路図である。
【００１２】図１において、トランジスタＱ1（Ｎ型Ｍ
ＯＳトランジスタ）は、トランジスタＱ4（Ｐ型ＭＯＳ
トランジスタ）、トランジスタＱ5（Ｎ型ＭＯＳトラン
ジスタ）のゲート電極電位が常に一定となるように設け
られている。
【００１３】トランジスタＱ4，Ｑ5は、インバータを構
成しているものである。また、１１は機能選択用パッ
ド、Ｄはデコーダである。回路の構成は従来のものと
同じである。
【００１４】本発明では、回路に回路を付加してい
る。回路は、トランジスタＱ2（Ｎ型ＭＯＳトランジ
スタ），Ｑ3とＱ6（Ｐ型ＭＯＳトランジスタ），Ｑ
7（Ｎ型ＭＯＳトランジスタ）とを有している。
【００１５】トランジスタＱ3はディプレッション型Ｍ
ＯＳＦＥＴであり、トランジスタＱ3は、機能選択用パ
ッド１１に印加される電位が電源電位，基板電位，接地
電位のいずれかであるかを判定する電位判定回路をなす
ものである。
【００１６】また、トランジスタＱ1，Ｑ2は、電流削減
のため、トランジスタのゲートチャネル長を長くしてあ
る。これは、トランジスタを多段積みにするなどの対策
を行うことにより実現している。
【００１７】回路において、機能選択パッド１１に電
源電圧を印加した場合、接点Ａは接地電位となってい
る。また機能選択パッド１１に接地・基板電位を印加し
た場合、接点Ａは電源電位となる。
【００１８】また回路において、トランジスタＱ3は
ディプレッション型ＭＯＳＦＥＴであるため、機能選択
パッド１１に電源・接地の電位を印加した場合、接点Ｂ
は電源電位となり、基板電位を印加した場合、接点Ｂは
接地電位となる。
【００１９】以上説明した接点Ａ，Ｂの各状態を図２及
び図３に示す。Ａ，Ｂ両接点の信号をデコーダＤに取り
込み、各機能の選択信号を出力する。
【００２０】図４は、機能選択パッドと各ピンとの配線
図を示す。図中、Ｌ1は機能選択パッド１１と電源ピン
１２を、Ｌ2は機能選択パッド１１と接地電位供給ピン
１４とを、Ｌ3は機能選択パッド１１と基板電位供給用
パッド１３を接続するボンディングワイヤである。
【００２１】以上の各ボンディングワイヤＬ1，Ｌ2，Ｌ
3から機能により１つ選択しボンディングする。これに
より、機能選択パッド１１に電源電位，接地電位，基板
電位を選択して印加する。
【００２２】
【発明の効果】以上説明したように本発明は、１つの機
能選択パッドに、電源・接地・基板の各電圧を選択的に
切替えて印加することにより３種類の機能選択が可能と
なるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図である。
【図２】図１に示した回路図のＡ，Ｂ両接点での論理グ
ラフを示す図である。
【図３】図１に示した回路図のＡ，Ｂ両接点での論理値
表を示す図である。
【図４】本発明の機能選択回路におけるボンディングを
示す図である。
【図５】従来の機能選択回路におけるボンディングを示
す図である。
【図６】従来の機能選択回路を示す回路図である。
【符号の説明】
Ｑ1，Ｑ2，ＱA，ＱC Ｎ型ＭＯＳトランジスタ Ｑ3 ディプレッション型ＭＯＳトランジスタ ＱB Ｐ型ＭＯＳトランジスタ １１ 機能選択用パッド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−192046（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 H01L 27/04

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 機能選択用パッドと、電位判定回路とを
    有する半導体集積回路装置であって、 単一の機能選択用パッドは、電源電位，基板電位，接地
    電位が前記機能選択用パッドに選択的に供給されるもの
    であり、 供給される電位を電位判定回路で判定することで機能を
    選択することを特徴とする半導体集積回路装置。
JP4243291A 1992-09-11 1992-09-11 半導体集積回路装置 Expired - Lifetime JP2984479B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4243291A JP2984479B2 (ja) 1992-09-11 1992-09-11 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4243291A JP2984479B2 (ja) 1992-09-11 1992-09-11 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0697286A JPH0697286A (ja) 1994-04-08
JP2984479B2 true JP2984479B2 (ja) 1999-11-29

Family

ID=17101663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4243291A Expired - Lifetime JP2984479B2 (ja) 1992-09-11 1992-09-11 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2984479B2 (ja)

Also Published As

Publication number Publication date
JPH0697286A (ja) 1994-04-08

Similar Documents

Publication Publication Date Title
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
US6734714B2 (en) Integrated circuit with closely coupled high voltage output and offline transistor pair
JPH06163824A (ja) 半導体集積回路
JP3590371B2 (ja) マルチフィンガ構造の半導体装置のｅｓｄ保護回路
JP3080830B2 (ja) 半導体集積回路
JPH0833438B2 (ja) テスト・モ−ド始動回路
US4663646A (en) Gate array integrated circuit using Schottky-barrier FETs
JPS6057961A (ja) 相補型金属−酸化物半導体デバイス
JP2984479B2 (ja) 半導体集積回路装置
JP2602974B2 (ja) Ｃｍｏｓ半導体集積回路装置
JPH07193193A (ja) 半導体装置
JPH0532908B2 (ja)
KR100271207B1 (ko) 보조 트랜지스터를 구비한 고속/저전력 전계효과트랜지스터
JP3274561B2 (ja) 半導体集積回路
JPH0219979B2 (ja)
JPS60223322A (ja) Ｃｍｏｓ半導体集積回路装置
JPH0273718A (ja) 出力バッファー回路
JP4126984B2 (ja) 半導体装置
US6380795B1 (en) Semiconductor integrated circuit
KR890005033Y1 (ko) Cmos집적회로에서의 대전류 출력회로
JPH07109859B2 (ja) Ｍｏｓ型半導体集積回路装置
JPH11191732A (ja) 半導体装置
JPH05218312A (ja) オープンドレイン型出力回路
JPS585611B2 (ja) ロンリカイロ
JPS6323349A (ja) Ｃｍｏｓ半導体集積回路