JPS6057961A - 相補型金属−酸化物半導体デバイス - Google Patents
相補型金属−酸化物半導体デバイスInfo
- Publication number
- JPS6057961A JPS6057961A JP59165045A JP16504584A JPS6057961A JP S6057961 A JPS6057961 A JP S6057961A JP 59165045 A JP59165045 A JP 59165045A JP 16504584 A JP16504584 A JP 16504584A JP S6057961 A JPS6057961 A JP S6057961A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input terminal
- diode
- conductivity type
- complementary metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 230000000295 complement effect Effects 0.000 title claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 title claims 2
- 150000004706 metal oxides Chemical class 0.000 title claims 2
- 239000000758 substrate Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Rectifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は相補型金属一酸化物一半導体
(CMOS)技術を用いた集積回路(IC)デバイスに
形成された全波整流器に係イ)。
形成された全波整流器に係イ)。
CMOS全波整流器は実現が困斡1でル)る。
その理由は従来全波整流器を規定するために用いられた
ダイオードは、寄生トランジスタ動作を通して、チップ
基板を通(一で、接地への短絡電流を流し、回路機能を
妨げる働きがあるからである。
ダイオードは、寄生トランジスタ動作を通して、チップ
基板を通(一で、接地への短絡電流を流し、回路機能を
妨げる働きがあるからである。
基板を通した接地への短絡N流1の問題は、通常全波整
流に用いられる4個のダイオードの2個をNMOSトラ
ンジスタで置き代え、2個のトランジスタが゛ダイオー
ド′°ターン・オン及びターン・オフとして機能するよ
うに、それらを接続及び動作させることにより避けられ
る。実施例において、トランジスタのゲート電極はパワ
ー源間に接続され、基板は電気的に浮いたままに保たれ
、゛ダイオード“′の゛′ンースパは負荷への接続のた
め、相互接続される。
流に用いられる4個のダイオードの2個をNMOSトラ
ンジスタで置き代え、2個のトランジスタが゛ダイオー
ド′°ターン・オン及びターン・オフとして機能するよ
うに、それらを接続及び動作させることにより避けられ
る。実施例において、トランジスタのゲート電極はパワ
ー源間に接続され、基板は電気的に浮いたままに保たれ
、゛ダイオード“′の゛′ンースパは負荷への接続のた
め、相互接続される。
第1図は従来技術の全波整流器の概略回路ダイアグラム
10を示す。ダイアグラムはノード16,17.18及
び19間に接続された4個のダイオード11 、12.
13及び140通常のブリッジ構成を示す。負荷抵抗2
0がノード16及び18間に接続される。
10を示す。ダイアグラムはノード16,17.18及
び19間に接続された4個のダイオード11 、12.
13及び140通常のブリッジ構成を示す。負荷抵抗2
0がノード16及び18間に接続される。
信号源21がノード17及び19間に接続される。従来
技術の全波整流器の動作については、よ(知られており
、ここではこれ以上議論しない。
技術の全波整流器の動作については、よ(知られており
、ここではこれ以上議論しない。
そのような動作は、CMOS ICチップでは現在実現
することができない。このJ!I! rhについて、第
2図に関連して述べろ。第2図はCMOS ICチップ
の一部の断面を示す。
することができない。このJ!I! rhについて、第
2図に関連して述べろ。第2図はCMOS ICチップ
の一部の断面を示す。
チップは表面51に隣接した二つのP形及び二つのN形
拡散領域を有する電圧V に保D たれたN形基板50を有1−、N影領域+:r. p
−タブ52中に形成されている。拡散領域は、第1N中
に示されたようなダイオードを規定し、図のような極性
にある。
拡散領域を有する電圧V に保D たれたN形基板50を有1−、N影領域+:r. p
−タブ52中に形成されている。拡散領域は、第1N中
に示されたようなダイオードを規定し、図のような極性
にある。
第2図の構造は寄生NPNトランジスタ60及び63が
存在するため、全波1ハ%流器としては動作させられな
い。たとえばダイオード13が順方向バイアスされた時
、電流は(負荷)抵抗20ではな(基本的には基板を通
ってトランジスタ60中に流れ全波整流を妨げる。同様
のトランジスタ動作は、ダイオード14が寄生トランジ
スタ63を経て、順方向バイアスされた時起る。
存在するため、全波1ハ%流器としては動作させられな
い。たとえばダイオード13が順方向バイアスされた時
、電流は(負荷)抵抗20ではな(基本的には基板を通
ってトランジスタ60中に流れ全波整流を妨げる。同様
のトランジスタ動作は、ダイオード14が寄生トランジ
スタ63を経て、順方向バイアスされた時起る。
第3図はCMOS技術に改良できる全波整流器70の概
略図を示す。第3図のダイオード71及び12はそれぞ
れ第1図のダイオード11及び12に対応し、トランジ
スタ73及び74はダイオード14及び13に対応する
。信号源78は第1図の信号源21に対応する。
略図を示す。第3図のダイオード71及び12はそれぞ
れ第1図のダイオード11及び12に対応し、トランジ
スタ73及び74はダイオード14及び13に対応する
。信号源78は第1図の信号源21に対応する。
第1図のノード16.1γ,1B及び19はそれぞれ第
3図のノード82,83.84及び85に対応する。ト
ランジスタ74のゲート電極は、ノード85に接続され
、トランジスタ73のゲート電極は、ノード83に接続
されていることに注意すべきである。トランジスタ73
及び74のソースは、対照的にそれぞれノード85及び
83に接続され、ドレインはノード84に接続されてい
る。ノード83及び85は回路の入力端子と考えられ、
ノード82及び84は出力端子と考えられる。
3図のノード82,83.84及び85に対応する。ト
ランジスタ74のゲート電極は、ノード85に接続され
、トランジスタ73のゲート電極は、ノード83に接続
されていることに注意すべきである。トランジスタ73
及び74のソースは、対照的にそれぞれノード85及び
83に接続され、ドレインはノード84に接続されてい
る。ノード83及び85は回路の入力端子と考えられ、
ノード82及び84は出力端子と考えられる。
第4図は第3図の回路を改良したICの一部のlIJi
而を示す。この部分はN形基板から成リ、その中に二つ
のP−タブ領域101及び102が形成されている。N
形拡散領域104.105,106,107は、それ
ぞれそれらの間に、第3図のトランジスタ74及び73
を規定する。
而を示す。この部分はN形基板から成リ、その中に二つ
のP−タブ領域101及び102が形成されている。N
形拡散領域104.105,106,107は、それ
ぞれそれらの間に、第3図のトランジスタ74及び73
を規定する。
各種の領域は第3図に概略的に示されるように、相互接
続されている。たとえば、領域105及び106は、負
荷抵抗90に接続するため、ノード84で電気的に相互
接続されている(第3図)。第2図のトランジスタ60
及び63の動作と等価な寄生動作をする寄生トランジス
タは存在しない。
続されている。たとえば、領域105及び106は、負
荷抵抗90に接続するため、ノード84で電気的に相互
接続されている(第3図)。第2図のトランジスタ60
及び63の動作と等価な寄生動作をする寄生トランジス
タは存在しない。
動作中、ノード85が信号源78により、正に駆動され
た時、電流はダイオード71を通って、負荷90に流れ
る。また、トランジスタ74はゲート・オンされ、その
ため電流はトランジスタを通って信号源78に流れる。
た時、電流はダイオード71を通って、負荷90に流れ
る。また、トランジスタ74はゲート・オンされ、その
ため電流はトランジスタを通って信号源78に流れる。
トランジスタ73には電流は流れない。ノード83が正
に駆動された時、トランジスタ73はゲート・オンされ
る。その結果、電流はトランジスタ73及びダイオード
72を経て、負荷90中に流れる。このようにして、全
波整流が実現される。チップ基板を通して電流を流す第
1及び2図の装置における寄生トランジスタ動作は、動
作の各周期の適当な位相において、ゲート・オフされた
トランジスタを用いることにより避けられる。
に駆動された時、トランジスタ73はゲート・オンされ
る。その結果、電流はトランジスタ73及びダイオード
72を経て、負荷90中に流れる。このようにして、全
波整流が実現される。チップ基板を通して電流を流す第
1及び2図の装置における寄生トランジスタ動作は、動
作の各周期の適当な位相において、ゲート・オフされた
トランジスタを用いることにより避けられる。
動作はAC源及び負荷間の別の完全な電流路を形成する
と考えてよい。各完全な電流路は、ソース及び負荷間に
、第1又は第2の部分を添加することにより、形成され
る。この場合、各部分はダイオード及びトランジスタを
含み、それぞれが即座には使用されないダイオードを含
む第1又は第2の部分の反対の側にあるトランジスタの
みのゲートを駆動さ、lJ−るのに適1.ている。
と考えてよい。各完全な電流路は、ソース及び負荷間に
、第1又は第2の部分を添加することにより、形成され
る。この場合、各部分はダイオード及びトランジスタを
含み、それぞれが即座には使用されないダイオードを含
む第1又は第2の部分の反対の側にあるトランジスタの
みのゲートを駆動さ、lJ−るのに適1.ている。
第1図は従来技術の全波整流器の回路構成図、
第2図は第1図中の回路構成を示すCMOSチップの一
部の断面図、 第3図は本発明に従う全波整流器の回路構成図及び、 第4図は第3図の回路構成を示すCMOSチップの一部
の断面図である。 〔主要部の符号の説明〕 第1の入力端子・・・85、 第2の入力端子・・・83、負荷・・・90、第1の出
力端子・・・84、 第2の出力端子・・・82、 第1のダイオード・・・72、 第2のダイオード・・・71、 第1のトランジスタ・・・73、 第2のトランジスタ・・・74、 第1の伝導形・・・N、第2の伝導形・・・P、第1の
タブ・・・102、第2のタブ・・・101、表面領域
・・・106−107 ; 104−105、領域・・
・71.72゜ FIG、/ FIG、3
部の断面図、 第3図は本発明に従う全波整流器の回路構成図及び、 第4図は第3図の回路構成を示すCMOSチップの一部
の断面図である。 〔主要部の符号の説明〕 第1の入力端子・・・85、 第2の入力端子・・・83、負荷・・・90、第1の出
力端子・・・84、 第2の出力端子・・・82、 第1のダイオード・・・72、 第2のダイオード・・・71、 第1のトランジスタ・・・73、 第2のトランジスタ・・・74、 第1の伝導形・・・N、第2の伝導形・・・P、第1の
タブ・・・102、第2のタブ・・・101、表面領域
・・・106−107 ; 104−105、領域・・
・71.72゜ FIG、/ FIG、3
Claims (1)
- 【特許請求の範囲】 ]、AC源への接続のための第1(たとえば85)及び
第2(たとえば83)の入力端子と、負荷(たとえば9
0)への整流された出力を供給するための第1(たとえ
ば84)及び第2(たとえば82)の出力端子と、第1
及び第2のダイオードと、第1及び第2のトランジスタ
と、前記第1の(たとえば85)入力端子から、前記第
1(たとえば73)のトランジスタを紅て、前記第1(
たとえば84)の出力端子へ延びる第1の導電路と、前
記第2(たとえば83)の入力端子から前記第1(たと
えば72)のダイオードを経て、前記出力端子へ延びる
第2の導電路と、前記第2(たとえば83)の入力端子
から前記第2(たとえば74)のトランジスタを通って
、前記第1(たとえば84)の出力端子まで延びる第3
の導電路と、前記第1(たとえば85)の入力端子から
、前記第2(たとえば71)のダイオードを通って、前
記第2(たとえば82)の出力端子に延びる第4の導電
路とを含み、前記第1のトランジスタ(たとえば73)
のゲートは前記第2(たとえば83)の入力端子に接続
され、第2(たとえば74)のトランジスタのゲートは
、第1(たとえば85)の入力端子に接続され、前記第
1及び第2のダイオードはAC信号の相対する位相中、
導電性となるような極性であることを特徴とする相補型
金属−酸化物半導体デバイス。 2、特許請求の範囲第1項に記載された半導体デバイス
において、前記デバイスは第1の伝導形の半導体基板を
含み前記基板は第2の伝導形の第1及び第2のタブを含
み、前記第1及び第2のタブは前記第1及び第2のトラ
ンジスタをそれぞれ間に規定する第1の伝導形の空間的
に分離さJlだ表面領1・欠をそれぞれ含み、前記基板
は咋た7々側をル。 わせて相互接続された前記第1及び第2のダイオードを
規定する第2の伝導形の空間的に分離された領域を含む
ことを特徴とする相補型金属−酸(I′、物産導体デバ
イス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US521059 | 1983-08-08 | ||
US06/521,059 USH64H (en) | 1983-08-08 | 1983-08-08 | Full-wave rectifier for CMOS IC chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6057961A true JPS6057961A (ja) | 1985-04-03 |
Family
ID=24075163
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59165045A Pending JPS6057961A (ja) | 1983-08-08 | 1984-08-08 | 相補型金属−酸化物半導体デバイス |
JP036605U Pending JPH0686355U (ja) | 1983-08-08 | 1993-07-05 | 相補型金属−酸化物半導体デバイス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP036605U Pending JPH0686355U (ja) | 1983-08-08 | 1993-07-05 | 相補型金属−酸化物半導体デバイス |
Country Status (2)
Country | Link |
---|---|
US (1) | USH64H (ja) |
JP (2) | JPS6057961A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63300802A (ja) * | 1987-05-29 | 1988-12-08 | Yamazaki Mazak Corp | 対向スピンドル旋盤 |
JPS6427801A (en) * | 1987-07-24 | 1989-01-30 | Yamazaki Mazak Corp | Composite processing machine tool |
JPH0230401A (ja) * | 1988-04-19 | 1990-01-31 | Nakamuratome Seimitsu Kogyo Kk | 2主軸対向型cnc旋盤 |
JPH04146045A (ja) * | 1990-10-08 | 1992-05-20 | Hitachi Seiki Co Ltd | 数値制御旋盤とその運転方法 |
US5117544A (en) * | 1988-04-19 | 1992-06-02 | Nakamura-Tome Precision Ind. Co., Ltd. | Two-spindle opposed type cnc lathe |
CN106158855A (zh) * | 2015-03-20 | 2016-11-23 | 汉磊科技股份有限公司 | 二芯片集成桥式整流器 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6580150B1 (en) | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
US6738238B2 (en) * | 2001-07-20 | 2004-05-18 | Siemens Building Technologies, Inc. | Fire detection system including an automatic polarity sensing power and signal interface |
JP4521598B2 (ja) * | 2004-10-13 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置、非接触電子装置並びに携帯情報端末 |
DE102005039867B4 (de) * | 2005-08-23 | 2016-04-07 | Power Systems Technologies Gmbh | Eingangsschaltung für ein Schaltnetzteil |
US20120126334A1 (en) * | 2010-11-24 | 2012-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Breakdown voltage improvement with a floating substrate |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57119674A (en) * | 1980-11-26 | 1982-07-26 | Itt | Monolithic integrated rectifying bridge |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57113262A (en) * | 1980-12-30 | 1982-07-14 | Seiko Epson Corp | Voltage dividing system for semiconductor integrated circuit |
-
1983
- 1983-08-08 US US06/521,059 patent/USH64H/en not_active Abandoned
-
1984
- 1984-08-08 JP JP59165045A patent/JPS6057961A/ja active Pending
-
1993
- 1993-07-05 JP JP036605U patent/JPH0686355U/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57119674A (en) * | 1980-11-26 | 1982-07-26 | Itt | Monolithic integrated rectifying bridge |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63300802A (ja) * | 1987-05-29 | 1988-12-08 | Yamazaki Mazak Corp | 対向スピンドル旋盤 |
JPS6427801A (en) * | 1987-07-24 | 1989-01-30 | Yamazaki Mazak Corp | Composite processing machine tool |
JPH0230401A (ja) * | 1988-04-19 | 1990-01-31 | Nakamuratome Seimitsu Kogyo Kk | 2主軸対向型cnc旋盤 |
US5117544A (en) * | 1988-04-19 | 1992-06-02 | Nakamura-Tome Precision Ind. Co., Ltd. | Two-spindle opposed type cnc lathe |
JPH04146045A (ja) * | 1990-10-08 | 1992-05-20 | Hitachi Seiki Co Ltd | 数値制御旋盤とその運転方法 |
CN106158855A (zh) * | 2015-03-20 | 2016-11-23 | 汉磊科技股份有限公司 | 二芯片集成桥式整流器 |
Also Published As
Publication number | Publication date |
---|---|
USH64H (en) | 1986-05-06 |
JPH0686355U (ja) | 1994-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0558583B2 (ja) | ||
JPS6057961A (ja) | 相補型金属−酸化物半導体デバイス | |
JPH0793383B2 (ja) | 半導体装置 | |
US4689653A (en) | Complementary MOS integrated circuit including lock-up prevention parasitic transistors | |
JPS61144875A (ja) | Mos集積回路 | |
JP3501541B2 (ja) | 全波整流回路 | |
EP0272753B1 (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
JPH0763050B2 (ja) | 半導体装置 | |
JP2580571B2 (ja) | 入力保護回路 | |
JP2995778B2 (ja) | 集積回路 | |
JP2984479B2 (ja) | 半導体集積回路装置 | |
JPS58182861A (ja) | 半導体装置 | |
JPS596065B2 (ja) | ハンドウタイソウチ | |
JPH01278771A (ja) | 半導体集積回路の入力保護装置 | |
JPS62155548A (ja) | 半導体集積回路の静電保護回路素子 | |
JPS59225A (ja) | 双方向性制御回路 | |
JPH11177023A (ja) | 半導体装置 | |
JPS61285751A (ja) | Cmos型半導体装置 | |
JPH11332094A (ja) | 電源の接続極性に関わりなく正規の極性で負荷に電源を印加するための自動スイッチ回路 | |
KR890005033Y1 (ko) | Cmos집적회로에서의 대전류 출력회로 | |
JPH0732236B2 (ja) | 半導体集積回路装置 | |
JP4126984B2 (ja) | 半導体装置 | |
JPS5969957A (ja) | 出力保護装置 | |
JPH04122059A (ja) | 出力保護回路 | |
JPS61166073A (ja) | 半導体集積回路装置 |