JPH0697286A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0697286A
JPH0697286A JP4243291A JP24329192A JPH0697286A JP H0697286 A JPH0697286 A JP H0697286A JP 4243291 A JP4243291 A JP 4243291A JP 24329192 A JP24329192 A JP 24329192A JP H0697286 A JPH0697286 A JP H0697286A
Authority
JP
Japan
Prior art keywords
potential
function selection
power supply
pad
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4243291A
Other languages
English (en)
Other versions
JP2984479B2 (ja
Inventor
Hiroki Ogata
広樹 緒方
Kazuyoshi Terayama
和良 寺山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP4243291A priority Critical patent/JP2984479B2/ja
Publication of JPH0697286A publication Critical patent/JPH0697286A/ja
Application granted granted Critical
Publication of JP2984479B2 publication Critical patent/JP2984479B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【目的】 １つの機能選択回路により、従来より多くの
機能選択を可能とする。 【構成】 従来の機能選択回路に、ディプレッション型
トランジスタＱ3を追加することにより、電源・接地・
基板の各電位を機能選択パッド１１に印加することによ
り、３つの機能選択が可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に機能選択回路に関する。
【０００２】
【従来の技術】従来の機能選択回路は内部動作を切り換
える際、図５及び図６に示す機能選択回路の入力パッド
１１に電源ピン１２をボンディングし、電源電圧を印加
する、及びボンディングを行わないという２つの状態に
より選択を行う。
【０００３】未使用時は入力パッド１１にボンディング
せず、フローティングの状態とする。この際、図６に示
すように、トランジスタＱB，ＱCのゲート電極電位が常
に一定となるようにトランジスタＱAを有している。
【０００４】この回路の動作を具体的に説明する。まず
電源ピンをボンディングした場合は、入力パッド１１に
電源を印加すると、トランジスタＱAの影響はあるもの
の、トランジスタＱB，ＱCの構成するインバータのゲー
ト電圧は、ほぼ電源電位であるため、デコーダＤとの接
点ａは接地電位となる。
【０００５】次にボンディングしなかった場合は、トラ
ンジスタＱAによりトランジスタＱB，ＱCのゲート電圧
をトランジスタＱ1，Ｑ2のインバータの出力が反転する
電位まで下げる。これにより、インバータの出力接点ａ
は電源電位となる。
【０００６】
【発明が解決しようとする課題】この従来の機能選択回
路では、機能選択用のパッドに電源ピンをボンディング
し、電源電圧を印加するか、ボンディングしないでフロ
ーティングの状態の２つの状態をデコーダにより判定し
ている。
【０００７】この場合、機能の選択は２つの機能の切り
換えだけである。近年、製品の多機能化に伴い、従来の
機能選択回路では対応ができなくなっているということ
が問題となっている。
【０００８】本発明の目的は、多数の機能選択を可能と
した半導体集積回路装置を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路装置は、機能選択用パ
ッドと、電位判定回路とを有する半導体集積回路装置で
あって、機能選択用パッドは、電源ピン，基板電位供給
用パッド，接地電位供給ピンのいずれかにボンディング
ワイヤを介して接続されるものであり、電位判定回路
は、機能選択用パッドに印加される電位が電源電位，基
板電位，接地電位のいずれかであるかを判定するもので
ある。
【００１０】
【作用】機能選択用パッドに、電源・接地・基板の各電
圧を印加することにより、３種類の機能選択が可能とな
る。
【００１１】
【実施例】以下、本発明の一実施例を図により説明す
る。図１は、本発明の一実施例を示す回路図である。
【００１２】図１において、トランジスタＱ1（Ｎ型Ｍ
ＯＳトランジスタ）は、トランジスタＱ4（Ｐ型ＭＯＳ
トランジスタ）、トランジスタＱ5（Ｎ型ＭＯＳトラン
ジスタ）のゲート電極電位が常に一定となるように設け
られている。
【００１３】トランジスタＱ4，Ｑ5は、インバータを構
成しているものである。また、１１は機能選択用パッ
ド、Ｄはデコーダである。回路の構成は従来のものと
同じである。
【００１４】本発明では、回路に回路を付加してい
る。回路は、トランジスタＱ2（Ｎ型ＭＯＳトランジ
スタ），Ｑ3とＱ6（Ｐ型ＭＯＳトランジスタ），Ｑ
7（Ｎ型ＭＯＳトランジスタ）とを有している。
【００１５】トランジスタＱ3はディプレッション型Ｍ
ＯＳＦＥＴであり、トランジスタＱ3は、機能選択用パ
ッド１１に印加される電位が電源電位，基板電位，接地
電位のいずれかであるかを判定する電位判定回路をなす
ものである。
【００１６】また、トランジスタＱ1，Ｑ2は、電流削減
のため、トランジスタのゲートチャネル長を長くしてあ
る。これは、トランジスタを多段積みにするなどの対策
を行うことにより実現している。
【００１７】回路において、機能選択パッド１１に電
源電圧を印加した場合、接点Ａは接地電位となってい
る。また機能選択パッド１１に接地・基板電位を印加し
た場合、接点Ａは電源電位となる。
【００１８】また回路において、トランジスタＱ3は
ディプレッション型ＭＯＳＦＥＴであるため、機能選択
パッド１１に電源・接地の電位を印加した場合、接点Ｂ
は電源電位となり、基板電位を印加した場合、接点Ｂは
接地電位となる。
【００１９】以上説明した接点Ａ，Ｂの各状態を図２及
び図３に示す。Ａ，Ｂ両接点の信号をデコーダＤに取り
込み、各機能の選択信号を出力する。
【００２０】図４は、機能選択パッドと各ピンとの配線
図を示す。図中、Ｌ1は機能選択パッド１１と電源ピン
１２を、Ｌ2は機能選択パッド１１と接地電位供給ピン
１４とを、Ｌ3は機能選択パッド１１と基板電位供給用
パッド１３を接続するボンディングワイヤである。
【００２１】以上の各ボンディングワイヤＬ1，Ｌ2，Ｌ
3から機能により１つ選択しボンディングする。これに
より、機能選択パッド１１に電源電位，接地電位，基板
電位を選択して印加する。
【００２２】
【発明の効果】以上説明したように本発明は、１つの機
能選択パッドに、電源・接地・基板の各電圧を選択的に
切替えて印加することにより３種類の機能選択が可能と
なるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図である。
【図２】図１に示した回路図のＡ，Ｂ両接点での論理グ
ラフを示す図である。
【図３】図１に示した回路図のＡ，Ｂ両接点での論理値
表を示す図である。
【図４】本発明の機能選択回路におけるボンディングを
示す図である。
【図５】従来の機能選択回路におけるボンディングを示
す図である。
【図６】従来の機能選択回路を示す回路図である。
【符号の説明】
Ｑ1，Ｑ2，ＱA，ＱC Ｎ型ＭＯＳトランジスタ Ｑ3 ディプレッション型ＭＯＳトランジスタ ＱB Ｐ型ＭＯＳトランジスタ １１ 機能選択用パッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 機能選択用パッドと、電位判定回路とを
    有する半導体集積回路装置であって、 機能選択用パッドは、電源ピン，基板電位供給用パッ
    ド，接地電位供給ピンのいずれかにボンディングワイヤ
    を介して接続されるものであり、 電位判定回路は、機能選択用パッドに印加される電位が
    電源電位，基板電位，接地電位のいずれかであるかを判
    定するものであることを特徴とする半導体集積回路装
    置。
JP4243291A 1992-09-11 1992-09-11 半導体集積回路装置 Expired - Lifetime JP2984479B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4243291A JP2984479B2 (ja) 1992-09-11 1992-09-11 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4243291A JP2984479B2 (ja) 1992-09-11 1992-09-11 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0697286A true JPH0697286A (ja) 1994-04-08
JP2984479B2 JP2984479B2 (ja) 1999-11-29

Family

ID=17101663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4243291A Expired - Lifetime JP2984479B2 (ja) 1992-09-11 1992-09-11 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2984479B2 (ja)

Also Published As

Publication number Publication date
JP2984479B2 (ja) 1999-11-29

Similar Documents

Publication Publication Date Title
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
US4122360A (en) Logic circuit using CMOS transistors
JPH08265123A (ja) ドライバ回路
JPH02161769A (ja) 伝送ゲート
KR930020662A (ko) 반도체 집적 회로 장치
JP3080830B2 (ja) 半導体集積回路
JPS63262574A (ja) テスト・モ−ド始動回路
JP3196301B2 (ja) 化合物半導体集積回路装置
JP2602974B2 (ja) Ｃｍｏｓ半導体集積回路装置
JPH0697286A (ja) 半導体集積回路装置
JPH07191065A (ja) 集積コンパレータ回路
JP2004228317A (ja) 半導体記憶装置
JP3698040B2 (ja) 両極性レベルシフト回路
JPH07235608A (ja) 半導体集積回路装置
JP2894096B2 (ja) 半導体集積回路
JPH0219979B2 (ja)
JPS62154915A (ja) 半導体集積回路装置
JPH0427159A (ja) 半導体装置
JPH11176950A (ja) 半導体集積回路装置
US6380795B1 (en) Semiconductor integrated circuit
JPS61269331A (ja) 半導体装置の製造方法
JPS6012787B2 (ja) 集積回路装置
JPS596065B2 (ja) ハンドウタイソウチ
JPS5837698B2 (ja) トランジスタカイロソウチ
JPS63190384A (ja) 半導体装置