JPS63190384A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63190384A JPS63190384A JP62022687A JP2268787A JPS63190384A JP S63190384 A JPS63190384 A JP S63190384A JP 62022687 A JP62022687 A JP 62022687A JP 2268787 A JP2268787 A JP 2268787A JP S63190384 A JPS63190384 A JP S63190384A
- Authority
- JP
- Japan
- Prior art keywords
- parasitic diode
- high potential
- potential point
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000003071 parasitic effect Effects 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 230000008961 swelling Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
この発明は、寄生ダイオードを有し、かつ、この寄生ダ
イオードのアノードに第１の電源の電圧を、そのカソー
ドに前記第１の電源と電圧が異なる第２の電源の電圧を
印加した半導体装置に関するものである。
イオードのアノードに第１の電源の電圧を、そのカソー
ドに前記第１の電源と電圧が異なる第２の電源の電圧を
印加した半導体装置に関するものである。
第２図は従来の半導体装置を示す。図において、１は第
１の電源による第１の高電位点、２は第２の電源による
第２の高電位点である。３．４はそれぞれ９ＭＯ３（ｐ
−ｃｈａｎｎｅｌ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ） ）ランジスタ（以下、９ＭＯ
３と称する）で、９ＭＯ５３のソース３ｓは前記第２の
高電位点２に接続されるとともに、ゲート電極３ｇには
信号φが人力されており、一方、９ＭＯ５４のソース４
Ｓ−は前記第１の高電位点１に接続されるとともに、そ
のゲート電極４ｇには信号φが入力され、また、９ＭＯ
５３，４のドレイン３ｄ、４ｄどうしが接続されている
。前記ｐＭＯ５３，４の基板電位は前記第２の高電位点
２の電位と同一にしである。 ・−第３図は第２図に示
す回路の構造を示す。図において、１０はＰ形半導体基
板、１１はこのＰ形半導体基板１０に形成したＮ形つェ
ル層、１２〜１４はそれぞれ前記Ｎ形つェル層に形成し
たＰ膨拡散層で、前記Ｐ膨拡散層１２は前記ｐＭＯ５４
のソース、前記Ｐ膨拡散層１３は前記ｐＭＯ５３，４の
ドレン、前記Ｐ膨拡散層１４は９ＭＯ５３のソースであ
る。１５はＮウェル層に形成したＮ形拡散層で、前記第
２の高電位点２に接続するとともに、前記Ｎウェル層１
１の電位と同一にしである。
１の電源による第１の高電位点、２は第２の電源による
第２の高電位点である。３．４はそれぞれ９ＭＯ３（ｐ
−ｃｈａｎｎｅｌ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ） ）ランジスタ（以下、９ＭＯ
３と称する）で、９ＭＯ５３のソース３ｓは前記第２の
高電位点２に接続されるとともに、ゲート電極３ｇには
信号φが人力されており、一方、９ＭＯ５４のソース４
Ｓ−は前記第１の高電位点１に接続されるとともに、そ
のゲート電極４ｇには信号φが入力され、また、９ＭＯ
５３，４のドレイン３ｄ、４ｄどうしが接続されている
。前記ｐＭＯ５３，４の基板電位は前記第２の高電位点
２の電位と同一にしである。 ・−第３図は第２図に示
す回路の構造を示す。図において、１０はＰ形半導体基
板、１１はこのＰ形半導体基板１０に形成したＮ形つェ
ル層、１２〜１４はそれぞれ前記Ｎ形つェル層に形成し
たＰ膨拡散層で、前記Ｐ膨拡散層１２は前記ｐＭＯ５４
のソース、前記Ｐ膨拡散層１３は前記ｐＭＯ５３，４の
ドレン、前記Ｐ膨拡散層１４は９ＭＯ５３のソースであ
る。１５はＮウェル層に形成したＮ形拡散層で、前記第
２の高電位点２に接続するとともに、前記Ｎウェル層１
１の電位と同一にしである。
１６は前記Ｐ形波散層１２とＮウェル層１１によりなる
寄生のダイオードである。
寄生のダイオードである。
なお、前記信号φ、φは互いに相補関係にある。
また、前記第２の高電位点２の電位は、第１の高電位点
１の電位より高くしである。
１の電位より高くしである。
次に、動作を説明する。
信号φのレベルがローレベル（Ｌ）のとき、９ＭＯ５３
はＯＮ％ｐＭＯ５４はＯＦＦ Ｌ、、第２の高電位点２
の電圧が出力される。
はＯＮ％ｐＭＯ５４はＯＦＦ Ｌ、、第２の高電位点２
の電圧が出力される。
一方、信号φのレベルがハイレベル（Ｈ）のとき、９Ｍ
Ｏ３３は叶Ｆ％ｐＭＯ５４はＯＮシ、第１の高電位点１
の電圧が出力される。
Ｏ３３は叶Ｆ％ｐＭＯ５４はＯＮシ、第１の高電位点１
の電圧が出力される。
従来の半導体装置は、上記のように構成したから、第２
の高電位点２の電位が第１の高電位点１の電位より低い
場合、寄生ダイオード１６を通して第１の高電位点１か
ら第２の高電位点２に過大電流が流れるという問題点が
あった。
の高電位点２の電位が第１の高電位点１の電位より低い
場合、寄生ダイオード１６を通して第１の高電位点１か
ら第２の高電位点２に過大電流が流れるという問題点が
あった。
この発明は、上記のような問題点を解決するためになさ
れたもので、過大電流を防止する半導体装置を得ること
を目的とする。
れたもので、過大電流を防止する半導体装置を得ること
を目的とする。
この発明に係る半導体装置は、寄生ダイオードを有し、
かつ、この寄生ダイオードのアノードに第１の電源の電
圧を、そのカソードに前記第１の電源と電圧が異なる第
２の電源の電圧が印加されるものであって、前記第１の
電源と第２の電源のうちのいずれか一方と、前記寄生ダ
イオードとの間に抵抗を設けたものである。
かつ、この寄生ダイオードのアノードに第１の電源の電
圧を、そのカソードに前記第１の電源と電圧が異なる第
２の電源の電圧が印加されるものであって、前記第１の
電源と第２の電源のうちのいずれか一方と、前記寄生ダ
イオードとの間に抵抗を設けたものである。
Ｃ作用〕
この発明における抵抗は、寄生ダイオードを流れる電流
を制限する。
を制限する。
第１図はこの発明の一実施例を示す。図において、１〜
４．３ｓ、３ｇ、３ｄ、４ｓ、４ｇ。
４．３ｓ、３ｇ、３ｄ、４ｓ、４ｇ。
４ｄは第２図と同一部分を示す。この実施例と従来例と
が相違する点は、抵抗５を第２の高電位点２とｐＭＯ５
３のソース３Ｓとの間で、かつｐＭＯ５３および９ＭＯ
５４の基板電位、すなわち寄生ダイオード１６のアノー
ドとの間に接続した点である。
が相違する点は、抵抗５を第２の高電位点２とｐＭＯ５
３のソース３Ｓとの間で、かつｐＭＯ５３および９ＭＯ
５４の基板電位、すなわち寄生ダイオード１６のアノー
ドとの間に接続した点である。
つぎに、動作を説明する。
（ａ）第２の高電位点２の電圧が第１の高電位点１のそ
れより高い場合 この場合、従来例と木質的に同様に動作するので説明を
省略する。
れより高い場合 この場合、従来例と木質的に同様に動作するので説明を
省略する。
（ｂ）第２の高電位点２の電圧が第１の高電位点１のそ
れより低い場合 第１の高電位点１からＰ形波散層１２とＮウェル層１１
によりなる寄生ダイオード１６を介して第２の高電位点
２に流れる電流は、抵抗５により制限される。
れより低い場合 第１の高電位点１からＰ形波散層１２とＮウェル層１１
によりなる寄生ダイオード１６を介して第２の高電位点
２に流れる電流は、抵抗５により制限される。
以上のように、この発明によれば、２つの電源のうちの
いずれか一方と寄生ダイオードとの間に抵抗を設けたの
で、２つの電源間に通常と異る逆の電圧が印加された場
合、素子を流れる電流が前記抵抗により制限され、過大
電流を防止することができるという効果がある。
いずれか一方と寄生ダイオードとの間に抵抗を設けたの
で、２つの電源間に通常と異る逆の電圧が印加された場
合、素子を流れる電流が前記抵抗により制限され、過大
電流を防止することができるという効果がある。
第１図はこの発明の一実施例を示す回路図、第２図は従
来の半導体装置の回路図、第３図は第２図に示す回路の
構造断面図である。 図において、５は抵抗、１６は寄生ダイオードである。 なお、図中、同一符号は同一または相当部分を示す。
来の半導体装置の回路図、第３図は第２図に示す回路の
構造断面図である。 図において、５は抵抗、１６は寄生ダイオードである。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 寄生ダイオードを有し、かつ、この寄生ダイオードのア
ノードに第１の電源の電圧を、そのカソードに前記第１
の電源と電圧が異なる第２の電源の電圧が印加される半
導体装置において、前記第１の電源と第２の電源のうち
のいずれか一方と、前記寄生ダイオードとの間に抵抗を
備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62022687A JPS63190384A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62022687A JPS63190384A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63190384A true JPS63190384A (ja) | 1988-08-05 |
Family
ID=12089783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62022687A Pending JPS63190384A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63190384A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499384A (ja) * | 1990-08-18 | 1992-03-31 | Mitsubishi Electric Corp | サイリスタおよびその製造方法 |
-
1987
- 1987-02-02 JP JP62022687A patent/JPS63190384A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499384A (ja) * | 1990-08-18 | 1992-03-31 | Mitsubishi Electric Corp | サイリスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733796B2 (ja) | スイッチ回路 | |
| US5825695A (en) | Semiconductor device for reference voltage | |
| JPH02161769A (ja) | 伝送ゲート | |
| GB1584056A (en) | Logic circuit using cmos transistors | |
| US4006365A (en) | Exclusive or integrated logic circuits using complementary MOSFET technology | |
| JPH06169247A (ja) | アナログスイッチ | |
| US4117353A (en) | Controlled current sink | |
| JPH0382151A (ja) | Ｍｏｓ型半導体集積回路 | |
| JPS5928723A (ja) | アナログスイツチ回路 | |
| JPS63190384A (ja) | 半導体装置 | |
| JPH065747B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP2854772B2 (ja) | アナログスイッチング回路 | |
| JPS5937858B2 (ja) | 半導体装置およびその製法 | |
| JPH0529997B2 (ja) | ||
| JPH0666670B2 (ja) | 相補型ｍｏｓアナログスイッチ | |
| JPH11150449A (ja) | ヒステリシス入力回路 | |
| JPS62160750A (ja) | 基板電圧発生回路 | |
| JPH0257345B2 (ja) | ||
| JPH01282924A (ja) | トライステートインバータ及びそれを用いたフリップフロップ | |
| JPH0470003A (ja) | Ｒｓフリップフロップ回路 | |
| JPS61150521A (ja) | 相補型アナログスイツチ回路 | |
| JPS585611B2 (ja) | ロンリカイロ | |
| JPS6355218B2 (ja) | ||
| JPH02305460A (ja) | 半導体集積回路 | |
| JPH02226760A (ja) | 半導体論理回路 |