JPH0427159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0427159A JPH0427159A JP13226790A JP13226790A JPH0427159A JP H0427159 A JPH0427159 A JP H0427159A JP 13226790 A JP13226790 A JP 13226790A JP 13226790 A JP13226790 A JP 13226790A JP H0427159 A JPH0427159 A JP H0427159A
- Authority
- JP
- Japan
- Prior art keywords
- stopper
- region
- interconnection
- bipolar transistor
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 230000005669 field effect Effects 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明は、ＭＯＳＦＥＴとバイポーラトランジスタが同
一基板上に混在するゲートアレイＬＳＩに関するもので
、特に高速で高集積のゲートアレイＬＳＩに関するもの
である。
一基板上に混在するゲートアレイＬＳＩに関するもので
、特に高速で高集積のゲートアレイＬＳＩに関するもの
である。
［発明の概要］
本発明は、同一基板上にＭＯＳＦＥＴとバイポーラトラ
ンジスタが混在するゲートアレイＬＳＩの入出力兼用セ
ルにおいて、ＮＭＯＳ領域とバイポーラトランジスタ領
域を分離し、ＮＭＯ５はＰ型ウェル電位を固定電位に接
続するためのストッパーで囲み、バイポーラトランジス
タは基板電位を固定電位に接続するためのストッパーで
囲み、それぞれのストッパーを固定電位に接続するため
の電源配線を基板上で絶縁することにより、バイポーラ
トランジスタのスイッチング電流によるノイズが、電源
配線及びストッパーを介してＮＭＯ８に影響を及ぼさな
いようにし、ＭＯＳＦＥＴで構成された部分の回路の高
速化を実現するものである。
ンジスタが混在するゲートアレイＬＳＩの入出力兼用セ
ルにおいて、ＮＭＯＳ領域とバイポーラトランジスタ領
域を分離し、ＮＭＯ５はＰ型ウェル電位を固定電位に接
続するためのストッパーで囲み、バイポーラトランジス
タは基板電位を固定電位に接続するためのストッパーで
囲み、それぞれのストッパーを固定電位に接続するため
の電源配線を基板上で絶縁することにより、バイポーラ
トランジスタのスイッチング電流によるノイズが、電源
配線及びストッパーを介してＮＭＯ８に影響を及ぼさな
いようにし、ＭＯＳＦＥＴで構成された部分の回路の高
速化を実現するものである。
〔従来の技術１
従来のＢＩＣＭＯＳゲートアレイＬＳＩの入出力兼用セ
ルでは、第２図のようなトランジスタの配置が一般的に
用いられている０図のように、従来はＮＭＯ３Ｉとバイ
ポーラトランジスタ２がセルの中に混在している。スト
ッパー７は、ストッパー領域と第−層配線を接続するた
めのコンタクトホール３（以下コンタクトと称す）によ
り第−層配線５に接続され、第−層配線５は、第−層配
線と第二層配線を接続するためのコンタクトホール４（
以下ホールと称す）により第二層配線６に接続されてい
る。ストッパー７は、基板電位の変動によるＮＭＯ５及
びバイポーラトランジスタの特性劣化を防ぐ目的で設け
られている。
ルでは、第２図のようなトランジスタの配置が一般的に
用いられている０図のように、従来はＮＭＯ３Ｉとバイ
ポーラトランジスタ２がセルの中に混在している。スト
ッパー７は、ストッパー領域と第−層配線を接続するた
めのコンタクトホール３（以下コンタクトと称す）によ
り第−層配線５に接続され、第−層配線５は、第−層配
線と第二層配線を接続するためのコンタクトホール４（
以下ホールと称す）により第二層配線６に接続されてい
る。ストッパー７は、基板電位の変動によるＮＭＯ５及
びバイポーラトランジスタの特性劣化を防ぐ目的で設け
られている。
［発明が解決しようとする課題１
しかし、従来の技術ではバイポーラトランジスタとＮＭ
Ｏ３のストッパー領域及び電源配線が分離されていない
ため、バイポーラ！・ランジスタのスイッチング時に過
渡的に大きな電流が流れると、ＮＭＯＳストッパーと電
源の電位を変動させる事になり、ＭＯＳＦＥＴで構成さ
れた回路の遅延時間を増大させ、ＬＳＩ全体の高速化を
妨げるという問題があった。
Ｏ３のストッパー領域及び電源配線が分離されていない
ため、バイポーラ！・ランジスタのスイッチング時に過
渡的に大きな電流が流れると、ＮＭＯＳストッパーと電
源の電位を変動させる事になり、ＭＯＳＦＥＴで構成さ
れた回路の遅延時間を増大させ、ＬＳＩ全体の高速化を
妨げるという問題があった。
そこで１本発明は、上述の問題点を解決するものであり
その目的とするところは、より高速なりＩＣＭＯＳゲー
トアレイＬＳＩを提供するところにある。
その目的とするところは、より高速なりＩＣＭＯＳゲー
トアレイＬＳＩを提供するところにある。
［課題を解決するための手段］
本発明のＢＩＣＭＯＳゲートアレイＬＳＩの入出力兼用
セルでは、ＮＭＯＳ領域とバイポーラトランジスタ領域
とを分離し、ＮＭＯＳ領域はＰ型ウェル電位を固定電位
に接続するためのストッパーに囲まれ、バイポーラトラ
ンジスタ領域は半導体基板の電位を固定電位に接続する
ためのストッパーで囲まれ、前記各ストッパー領域を各
固定電位に接続するための電源配線が、基板上で絶縁さ
れていることを特徴とする。
セルでは、ＮＭＯＳ領域とバイポーラトランジスタ領域
とを分離し、ＮＭＯＳ領域はＰ型ウェル電位を固定電位
に接続するためのストッパーに囲まれ、バイポーラトラ
ンジスタ領域は半導体基板の電位を固定電位に接続する
ためのストッパーで囲まれ、前記各ストッパー領域を各
固定電位に接続するための電源配線が、基板上で絶縁さ
れていることを特徴とする。
［実 施 例］
以下に本発明の一実施例を説明する。
第１図は、本発明の一実施例なるＢＩＣＭＯＳゲートア
レイＬＳＩの入出力兼用セルの一部分を示す平面パター
ン図である。ＮＭＯ３ｌとバイポーラトランジスタ２は
、それぞれの領域に分離されＮＭＯ３Ｉは、Ｐ型ウェル
電位を固定電位に接続するだめのＰ型ストッパー９に囲
まれ、バイポーラトランジスタＰ型ストッパー８に囲ま
れている。図に示すとおり、ストッパー８とストッパー
９は分離されており、ストッパー８はコンタクト３を介
して第−層配線５に接続され第−層配線５はホール４を
介して、固定電位を供給する電源配線である第二層配線
ｌＯに接続されている。ストッパー９はコンタクト３を
介して第−層配線５に接続され第−層配線５はホール４
を介して、固定電位を供給する電源配線である第二層配
線１１に接続されている。第二層配線ｌＯはバイポーラ
トランジスタ領域専用電源配線であり、第二層配線１１
は、ＭＯ３ＦＥＴ＠域専用電源配線である。
レイＬＳＩの入出力兼用セルの一部分を示す平面パター
ン図である。ＮＭＯ３ｌとバイポーラトランジスタ２は
、それぞれの領域に分離されＮＭＯ３Ｉは、Ｐ型ウェル
電位を固定電位に接続するだめのＰ型ストッパー９に囲
まれ、バイポーラトランジスタＰ型ストッパー８に囲ま
れている。図に示すとおり、ストッパー８とストッパー
９は分離されており、ストッパー８はコンタクト３を介
して第−層配線５に接続され第−層配線５はホール４を
介して、固定電位を供給する電源配線である第二層配線
ｌＯに接続されている。ストッパー９はコンタクト３を
介して第−層配線５に接続され第−層配線５はホール４
を介して、固定電位を供給する電源配線である第二層配
線１１に接続されている。第二層配線ｌＯはバイポーラ
トランジスタ領域専用電源配線であり、第二層配線１１
は、ＭＯ３ＦＥＴ＠域専用電源配線である。
この二つの電源配線は、基板上で絶縁されている。
第２図のような構造をとることで、バイポーラトランジ
スタのスイッチング電流によるノイズは、第二の固定電
位を変動させることはなく、従ってストッパー９の電位
も変動しないため、ＮＭＯ８の基板電位の変動、電源電
位の変動によるスイツチングスピードの劣化を防止出来
る。
スタのスイッチング電流によるノイズは、第二の固定電
位を変動させることはなく、従ってストッパー９の電位
も変動しないため、ＮＭＯ８の基板電位の変動、電源電
位の変動によるスイツチングスピードの劣化を防止出来
る。
〔発明の効果］
以上述べたように本発明によれば、次のような効果が得
られる。
られる。
ＭＯＳＦＥＴとバイポーラトランジスタが同一基板上に
形成されているゲートアレイＬＳＩの入出力セルにおい
て、バイポーラトランジスタのスイッチング電流による
ノイズが、ＮＭＯ３の電源電位及び基板電位を変動させ
ることを防ぎ、スイッチングスピードの劣化を防止でき
るため、ＭＯＳＦＥＴで構成される回路の高速化が実現
できるという効果を有する。
形成されているゲートアレイＬＳＩの入出力セルにおい
て、バイポーラトランジスタのスイッチング電流による
ノイズが、ＮＭＯ３の電源電位及び基板電位を変動させ
ることを防ぎ、スイッチングスピードの劣化を防止でき
るため、ＭＯＳＦＥＴで構成される回路の高速化が実現
できるという効果を有する。
第１図は、本発明の一実施例を示すＢ Ｉ ＣＭＯＳゲ
ートアレイＬＳＩの入出力兼用セルの一部分を示す平面
パターン図である。 第２図は、従来のＢＩＣＭＯＳゲートアレイＬＳＩの入
出力兼用セルの一部分を示す平面パターン図である。 １０ ・ ＭＯＳ バイポーラトランジスタ コンタクト ホール 第−層配線 ＭＯＳＦＥＴｆｉｉ域とバイポーラトランジスタ領域の
電源配線として共通 に使用される第二層配線 ウェル電位及び基板電位を固定電位 に接続するためのストッパー領域 基板電位を固定電位に接続するため のストッパー領域 バイポーラトランジスタ領域で電源 配線に使用される第二層配線 ・ＭＯ３ＦＥＴ領域で電源配線に使用 される第二層配線 以上 笛７０
ートアレイＬＳＩの入出力兼用セルの一部分を示す平面
パターン図である。 第２図は、従来のＢＩＣＭＯＳゲートアレイＬＳＩの入
出力兼用セルの一部分を示す平面パターン図である。 １０ ・ ＭＯＳ バイポーラトランジスタ コンタクト ホール 第−層配線 ＭＯＳＦＥＴｆｉｉ域とバイポーラトランジスタ領域の
電源配線として共通 に使用される第二層配線 ウェル電位及び基板電位を固定電位 に接続するためのストッパー領域 基板電位を固定電位に接続するため のストッパー領域 バイポーラトランジスタ領域で電源 配線に使用される第二層配線 ・ＭＯ３ＦＥＴ領域で電源配線に使用 される第二層配線 以上 笛７０
Claims (3)
- （１）絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）とバイポーラトランジスタが同一半導体基板上に形
成されているゲートアレイＬＳＩ（ＢＩＣＭＯＳゲート
アレイＬＳＩ）の入出力兼用セルにおいて、前記入出力
兼用セルが、Ｎチャンネル絶縁ゲート型電界効果型トラ
ンジスタ（ＮＭＯＳ）だけを配置する領域とバイポーラ
トランジスタだけを配置する領域を有していることを特
徴とする半導体装置。 - （２）前記Ｎチャンネル絶縁ゲート型電界効果トランジ
スタ（ＮＭＯＳ）だけを配置する領域が、Ｎチャンネル
絶縁ゲート型電界効果トランジスタ（ＮＭＯＳ）のＰ型
ウェル電位を固定電位に接続するためのストッパー領域
に囲まれており、前記バイポーラトランジスタだけを配
置する領域が、半導体基板の電位を固定電位に接続する
ためのストッパーに囲まれていることを特徴とする請求
項１記載の半導体装置。 - （３）前記Ｎチャンネル絶縁ゲート型電界効果トランジ
スタ（ＮＭＯＳ）を囲むストッパー領域を固定電位に接
続するための電源配線と、前記バイポーラトランジスタ
領域を囲むストッパー領域を、固定電位に接続するため
の電源配線とが基板上で絶縁されていることを特徴とす
る請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13226790A JPH0427159A (ja) | 1990-05-22 | 1990-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13226790A JPH0427159A (ja) | 1990-05-22 | 1990-05-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0427159A true JPH0427159A (ja) | 1992-01-30 |
Family
ID=15077290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13226790A Pending JPH0427159A (ja) | 1990-05-22 | 1990-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0427159A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714784A (en) * | 1995-10-19 | 1998-02-03 | Winbond Electronics Corporation | Electrostatic discharge protection device |
| US7743751B2 (en) | 2007-12-27 | 2010-06-29 | Denso Corporation | Fuel feed apparatus |
| US9249264B2 (en) | 2007-12-21 | 2016-02-02 | Envont Llc | Hybrid vehicle systems |
-
1990
- 1990-05-22 JP JP13226790A patent/JPH0427159A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714784A (en) * | 1995-10-19 | 1998-02-03 | Winbond Electronics Corporation | Electrostatic discharge protection device |
| US9249264B2 (en) | 2007-12-21 | 2016-02-02 | Envont Llc | Hybrid vehicle systems |
| US7743751B2 (en) | 2007-12-27 | 2010-06-29 | Denso Corporation | Fuel feed apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010009383A1 (en) | Semiconductor integrated circuit and its fabrication method | |
| US20070164806A1 (en) | Area-efficient power switching cell | |
| KR100302529B1 (ko) | 박막반도체집적회로 | |
| KR940004455B1 (ko) | Cmos 반도체 집적 회로 장치 | |
| JPH10154756A (ja) | セルライブラリおよび半導体装置 | |
| JPH0427159A (ja) | 半導体装置 | |
| US4740825A (en) | MOS semiconductor device having a low input resistance and a small drain capacitance | |
| EP0464452B1 (en) | Semiconductor integrated circuit | |
| KR900003940B1 (ko) | 상보형(相補形) 금속산화막 반도체 직접회로장치 | |
| JPH0122733B2 (ja) | ||
| JP2001177098A (ja) | Ｓｏｉ構造ｍｏｓ型半導体装置 | |
| JP2852051B2 (ja) | 相補型クロックドナンド回路 | |
| US4980745A (en) | Substrate potential detecting circuit | |
| JPS5856354A (ja) | マスタ−スライスｌｓｉ | |
| JPH01273332A (ja) | 大規模集積回路装置 | |
| JP2564894B2 (ja) | 半導体集積回路装置 | |
| JP2913766B2 (ja) | 半導体装置 | |
| JPH0750392A (ja) | 半導体集積回路装置 | |
| JPH03153072A (ja) | 半導体装置 | |
| KR930010078B1 (ko) | 반도체 집적회로장치 | |
| JPH0427158A (ja) | 半導体装置 | |
| JPH07297290A (ja) | 半導体集積回路装置 | |
| JP2000332120A (ja) | 半導体集積回路 | |
| JPH01171248A (ja) | 半導体装置 | |
| JPH09326470A (ja) | 半導体装置 |