JPH09275191A

JPH09275191A - 半導体集積回路及びそれを使用した回路装置

Info

Publication number: JPH09275191A
Application number: JP8325143A
Authority: JP
Inventors: Masaaki Ono; 雅章小野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-02-08
Filing date: 1996-12-05
Publication date: 1997-10-21
Also published as: DE19704289A1; US6087895A; DE19704289B4; KR100286859B1; KR970063275A

Abstract

(57)【要約】【課題】出力回路から入力回路へのノイズの伝搬が無
く、入力回路の保護回路を原因とする電流の流れ込みを
制限するように使用することが可能な半導体集積回路の
実現。【解決手段】入力回路１１と、入力回路の出力に従っ
て動作する他の回路１２、１３と、入力回路１２と他の
回路１２、１３に電源電圧を供給する複数の端子で同一
の電圧が印加される電源端子１６、１７、１８、１９と
を備える半導体集積回路において、入力回路１２の少な
くとも一部の回路に電源を供給する入力回路用電源配線
２０、２２と、他の回路１２、１３に電源を供給する一
般電源配線２１、２３とは分離されて設けられており、
入力回路用電源配線２０、２２と一般電源配線２１、２
３はそれぞれ異なる電源端子１６、１８と１７、１９と
に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路及
びそれを使用した回路装置に関するものであり、特に、
ＩＣパッケージに実装された半導体チップ内の電源配線
に関するものである。

【０００２】

【従来の技術】近年、半導体集積回路（以下ＬＳＩとい
う）は、半導体回路の高集積化及び高密度化に伴い入出
力ピンの数や電源端子の数が増える傾向にある。更に、
ＬＳＩの信頼性の確保や低消費電力化のために電源電圧
を下げる傾向にある。例えば、バイポーラトランジスタ
を使用したＴＴＬ（Transistor Transistor Logic)等の
従来のＬＳＩ装置では５Ｖ駆動が多いが、電界効果トラ
ンジスタを使用したＬＳＩ装置では３Ｖ乃至３．３Ｖ駆
動が主流となりつつある。しかしながら、低電圧駆動を
目的としたＬＳＩ装置では、わずかなノイズがトランジ
スタの誤動作の原因となることがあり、その対策が望ま
れている。

【０００３】図１は、従来例に係るＬＳＩ装置の構成を
示す図である。図示のＬＳＩ100 は、信号入力端子４か
ら入力される入力信号をＬＳＩ内に取り込む入力回路１
と、入力回路１の出力に応じて動作する内部回路２と、
内部回路２の出力を信号出力端子５から外部に出力する
ための出力回路３とを有する。各回路が動作するための
電源電圧は、高電位側電源端子６と低電位側電源端子７
を介して供給される。参照番号８は、高電位側電源端子
６と各回路を接続する高電位側電源配線を、９は低電位
側電源端子７と各回路を接続する低電位側電源配線を、
６−１、６−２、６−３は高電位側電源配線８の各回路
とのノードを、７−１、７−２、７−３は低電位側電源
配線９の各回路とのノードを示す。ここでは、信号入力
端子４と信号出力端子５はそれぞれ１個ずつだけが示さ
れているが、実際にはそれぞれ複数あるのが一般的であ
る。それに応じて、入力回路１や出力回路３も複数あ
り、内部回路２も複数の部分で構成される。また、高電
位側電源端子６と、低電位側電源端子７もそれぞれ１個
ずつであるが、高集積のＬＳＩでは１組の電源端子では
十分な電源供給が行えないので、電源端子の個数を増加
させることが行われている。通常、端子と内部配線は細
いボンディングワイヤを介して接続されるが、１本のボ
ンディングワイヤで供給できる通電容量が制限されるた
めである。

【０００４】図２は、各回路と各端子が複数設けられた
従来例に係るＬＳＩ装置の構成図である。図示のよう
に、信号入力端子４と信号出力端子５はそれぞれ複数個
設けられており、入力回路１と出力回路３もそれぞれ信
号入力端子４と信号出力端子５の個数分設けられてい
る。また、内部回路２も実際には所定の機能を果たすた
めに容易された多数の回路の集合体であるが、ここでは
便宜上１つの回路として示してある。また、内部回路２
を構成する複数の回路は、各回路が複数の入力回路１か
らの出力信号を受けるのが一般的であり、実際の構成は
図示のように単純ではない。入力回路１は内部回路２や
出力回路３に比べて必要とする電流容量が小さい。

【０００５】高電位側電源端子６と低電位側電源端子７
もそれぞれ複数個設けられ、各高電位側電源端子６は高
電位側電源配線８に共通に接続され、各低電位側電源端
子７は低電位側電源配線９に共通に接続されており、各
回路への電源電圧供給は高電位側電源配線８と低電位側
電源配線９から行われる。図では、高電位側電源端子６
は８個設けられており、高電位側電源配線８に設けられ
た８個の電極パッドにボンディングワイヤを介して接続
されている。低電位側電源端子７は接地される端子で、
同様に８個設けられており、接地線である低電位側電源
配線９に設けられた８個の電極パッドにボンディングワ
イヤを介して接続される。このように、内部の電源配線
を複数のボンディングワイヤを介して複数の電源端子に
接続することにより、全体として内部の電源配線に供給
できる電流が増加する。

【０００６】そして、実際にプリント基板等に当該ＬＳ
Ｉを実装した場合に、８個の高電位側電源端子６はパッ
ケージ外部では電源の高電位側に共通に接続され、８個
の低電位側電源端子７も電源の低電位側に共通に接続さ
れる。このような電源配線の構成によれば、共通の電源
配線８と９から入力回路１、内部回路２及び出力回路３
へ電源を余裕を持って供給することができる。しかしな
がら、複数の出力回路３の出力信号が同時に変化する
と、それに伴って内部の電源線に電源ノイズが発生し、
この電源ノイズは共通の電源配線８と９を介して入力回
路１や内部回路２に伝搬し、これら回路の誤動作の原因
となってしまう。近年、信号入出力端子の本数は増加す
る傾向にあり、出力回路の個数が増加すると電源ノイズ
が大きくなるため、大きな問題になっている。更に、Ｌ
ＳＩの高性能化に伴ってＬＳＩの動作速度が速くなって
おり、出力回路の同時スイッチングによるノイズの発生
が助長されている。このような問題を解決してＬＳＩを
正常に動作させるには、この同時スイッチングのＬＳＩ
に与える影響を低減するか、ＬＳＩのノイズに対する耐
性を向上する必要がある。

【０００７】図３は、このような問題を解決するための
対策をとった半導体集積回路の従来例の構成を示す図で
ある。図２と比較して明らかなように、図３の回路で
は、高電位側電源配線８を２つの高電位側電源配線８Ａ
と８Ｂに、低電位側電源配線９を２つの低電位側電源配
線９Ａと９Ｂに分割している。高電位側電源配線８Ａは
高電位側電源端子６Ａに接続されると共に出力回路３に
接続されており、高電位側電源配線８Ｂは高電位側電源
端子６Ｂに接続されると共に入力回路１と内部回路２に
接続されており、低電位側電源配線９Ａは低電位側電源
端子７Ａに接続されると共に出力回路３に接続されてお
り、低電位側電源配線９Ｂは低電位側電源端子７Ｂに接
続されると共に入力回路１と内部回路２に接続されてい
る。このＩＣを使用して回路装置を構成する場合には、
パッケージの外部では、８個の高電位側電源端子６Ａと
６Ｂは電源の高電位側に共通に接続され、８個の低電位
側電源端子７Ａと７Ｂは電源の低電位側に共通に接続さ
れる。このような構成により、出力回路の同時スイッチ
ングにより高電位側電源配線８Ａと低電位側電源配線９
Ａに発生した電源ノイズが、入力回路１と内部回路２に
接続される高電位側電源配線８Ｂと低電位側電源配線９
Ｂに直接影響しないようになるため、同時スイッチング
のＬＳＩに与える影響を低減することができる。

【０００８】また、上記のように、近年ＬＳＩは電源電
圧を下げる傾向にあり、従来の５Ｖ駆動のＬＳＩに加え
て、３Ｖ乃至３．３Ｖ駆動のＬＳＩが多数使用されるよ
うになっている。そのため、パーソナルコンピュータや
ワークステーション等のメインボードでは、５Ｖ駆動の
ＬＳＩと３Ｖ乃至３．３Ｖ駆動のＬＳＩの両方を使用す
る必要が生じる場合があり、電源電圧が異なるＬＳＩが
混在することになり、各々の出力が相互に接続されるよ
うな状況になっている。また、従来から高速の素子とし
てＥＣＬ (Emitter Coupled Logic)素子が使用されてお
り、ＥＣＬ素子とＴＴＬ素子が混在して使用されてい
た。

【０００９】図４は５Ｖ駆動デバイスと３Ｖ駆動デバイ
スとを接続した回路例を示している。図４において、参
照番号１００が３．３Ｖ駆動のＬＳＩであり、１０１が
５Ｖ駆動のＬＳＩであり、例えば、５Ｖ駆動のＬＳＩ１
０１の信号出力端子５Ｈからは３．３Ｖ駆動のＬＳＩ１
００に対応したレベルの信号が出力され、ＬＳＩ１００
の信号入力端子４に入力される。ＬＳＩ１００の高電位
側電源端子６は３．３Ｖ電源１１０に接続され、ＬＳＩ
１０１の高電位側電源端子６Ｈは５Ｖ電源１１１に接続
され、ＬＳＩ１００と１０１の低電位側電源端子７と７
Ｈは共通の接地線ＧＮＤに接続される。Ｄ１とＤ２は
３．３Ｖ駆動デバイス１１０の入力回路１に設けられた
静電破壊防止用のダイオード（保護回路）である。この
ダイオードＤ１とＤ２は、入力回路１の入力端子に帯電
した異常電荷を３．３Ｖ電源１１０又はそれに接続され
る電源線や接地線ＧＮＤに逃がすように機能する。これ
により、入力回路１の静電破壊が防止できる。また、Ｌ
ＳＩ１０１の信号出力端子５Ｈから出力される出力信号
はＬＳＩ１００に対応したレベルの３．３Ｖと０Ｖの間
の信号であるが、これが３．３Ｖより高くなった時には
ダイオードＤ１を介して３．３Ｖ電源１１０に電流が流
れ、０Ｖ以下の負の電圧になった時にはダイオードＤ２
を介して接地線ＧＮＤに電流が流れることにより、入力
回路１等を保護する。

【００１０】

【発明が解決しようとする課題】半導体チップ内部で電
源配線を分ける方法では、電源配線８Ａは出力回路専用
になってしまうので、電源配線８Ｂへの電流の供給能力
が、分割前に比べて１／２（電源端子を４個ずつに分割
した場合）に低下してしまう。したがって、内部回路２
は電源配線８Ａと９Ａからの電流が受けられなくなる
分、内部回路２の動作余裕が少なくなるという第１の問
題がある。

【００１１】また、入力回路１の保護回路を原因として
過剰な電流が流れ込むという第２の問題がある。図４の
回路において、ダイオードＤ１は、通常、入力信号の電
位より高電位側電源線の電位が高いため、逆バイアスと
なりオフしている。しかし、３．３Ｖ電源１１０が何ら
かの原因でオフした場合、電位差が順方向電圧ＶＦ
（０．８Ｖ程度）を越え、ダイオードＤ１はオンする。
これにより、５Ｖ駆動デバイス１０１の出力信号はダイ
オードＤ１を介して３．３Ｖ駆動のＬＳＩ１００の高電
位側電源線及び３．３Ｖ電源１１０に接続される電源線
に過剰な電流が流れることになる。このような過剰電流
は、保護回路を構成するダイオードＤ１やＬＳＩ１００
の入力回路１を破壊すると共に、出力回路３Ｈが大きな
電流を流すために５Ｖ電源１１１から大きな電流が供給
されるために、５Ｖ電源１１１にも過大な付加を与える
ことになる。

【００１２】本発明は、このような問題点を解決するた
めのもので、出力回路から入力回路へのノイズの伝搬を
無くすこと、及び、入力回路の保護回路を原因とする電
流の流れ込みを制限することが可能となる半導体集積回
路の提供を目的とする。

【００１３】

【課題を解決するための手段】図１は、本発明の半導体
集積回路の原理構成図である。図１において、参照番号
１１は入力回路を、１２は内部回路を、１３は出力回路
を、１４は信号入力端子を、１５は信号出力端子を、１
６と１７は高電位側電源端子を、１８と１９は低電位側
電源端子を、２０は高電位側電源端子１６から入力回路
１１への高電位側の電源配線を、２１は高電位側電源端
子１７から内部回路１２と出力回路１３への高電位側の
電源配線を、２２は低電位側電源端子１８から入力回路
１１への低電位側の電源配線を、２３は低電位側電源端
子１９から内部回路１２と出力回路１３への低電位側の
電源配線を、２００は半導体集積回路を示す。このよう
に、本発明の半導体集積回路２００では、上記目的を実
現するため、入力回路１１に電源を供給する電源配線２
０と２２と、入力回路の出力に従って動作する他の回路
１２、１３に電源を供給する電源配線２２、２３とを分
離する。

【００１４】すなわち、本発明の半導体集積回路は、入
力回路１１と、入力回路の出力に従って動作する他の回
路１２、１３と、入力回路１２及び他の回路１２、１３
に電源電圧を供給する複数の端子であって同一の電圧が
印加される電源端子１６、１７、１８、１９とを備える
半導体集積回路において、入力回路１２の少なくとも一
部の回路に電源を供給する入力回路用電源配線２０、２
２と、他の回路１２、１３に電源を供給する一般電源配
線２１、２３とは互いに分離されて設けられており、入
力回路用電源配線２０、２２及び一般電源配線２１、２
３はそれぞれ異なる電源端子１６、１８と１７、１９と
に接続されていることを特徴とする。

【００１５】入力回路１２のうち、入力回路用電源配線
２０、２２に接続されるのは一部で、それ以外の回路は
一般電源配線２１、２３に接続されるようにしてもよ
い。また、入力回路用電源配線２０、２２及び一般電源
配線２１、２３は、高電位側電源配線又は低電位側電源
配線のいずれか一方が分離され、他方は共通に接続され
るようにしてもよい。

【００１６】更に、入力信号線が接続される端子１４の
両側に、入力回路用電源配線の高電位側電源配線及び低
電位側電源配線が接続される２つの電源端子１６、１８
が配置されるようにすることが望ましい。本発明の半導
体集積回路では、入力回路の電源配線を他の回路の電源
配線と分けているので、他の回路により生じたノイズ、
例えば、従来問題であった出力回路の同時スイッチング
によるノイズが電源配線を通じて直接入力回路へ伝搬す
るのが防げる。これにより、入力回路の誤動作ひいては
ＬＳＩの誤動作が防げる。誤動作の原因は、出力回路の
同時スイッチングによるノイズが入力回路へ影響するこ
とで起きる場合が多いため、本発明のような入力回路の
電源配線を他の回路の電源配線と分離することが有効で
ある。図３に示した従来例では、入力回路１と内部回路
２の電源配線を、出力回路３の電源配線と分離してい
た。この構成でも、出力回路の同時スイッチングによる
ノイズが入力回路に影響するのは防げるが、内部回路で
発生するノイズが入力回路へ影響するのは防げない。そ
の上、内部回路は大きな電流を必要とするので、内部回
路の電源を強化する上では、内部回路と出力回路の電源
線を共通にする本発明の構成が好ましい。

【００１７】入力回路が複数ある場合には、ノイズの影
響を受けやすい入力回路について、他の回路と電源線を
分離すれば、上記と同様の効果が得られる。また、入力
回路１１の入力信号線と入力回路用電源配線との間に保
護回路を設けることが望ましい。図６は、入力回路１１
の入力信号線と入力回路用電源配線の間に保護回路とし
てダイオードＤ１とＤ２を接続した半導体集積回路を使
用する時の構成を示す図であり、入力回路用電源配線２
０が接続される高電位側電源端子１６と第１の電源（こ
こでは３．３Ｖ）の間に電流制限回路２２０が接続され
ている。

【００１８】図６に示すように、入力回路用電源配線２
０が接続される高電位側電源端子１６と、電力供給源で
ある３．３Ｖ電源２１０との間に電流制限回路２２０を
接続することで、３．３Ｖ電源がオフして５Ｖ駆動の回
路側から３．３Ｖ駆動の回路側へ過剰な電流が流れ込む
状況であっても、電流制限回路２２０により電流が制限
されることになるので、３．３Ｖ駆動の回路及び５Ｖ駆
動の回路、更には電源の破壊を回避することが可能にな
る。ここで、電流制限回路２２０の接続は、本発明のよ
うに、入力回路１１の電源配線と電源端子が分離されて
いることで可能になる。入力回路は消費電流が小さいた
め、電流制限回路２２０のインピーダンスを十分に小さ
くしておけば、たとえ電流制限回路２２０が接続されて
いてもそこでの電圧降下は実用上問題ないほど小さく、
入力回路の動作に悪影響をおよぼすことはない。しか
し、図３に示した従来例のように、消費電流の大きな内
部回路や出力回路と共通の電源配線であれば、同じイン
ピーダンスの電流制限回路２２０であっても、そこでの
電圧降下は無視できないほど大きくなり、入力回路の動
作に悪影響をおよぼすだけでなく、そこで電力が消費さ
れるため消費電力が大きくなるという問題が生じる。こ
れに対して、入力回路の電源配線を分離して保護回路を
設けた本発明の半導体集積回路を使用すれば、パッケー
ジの外部で電流制限回路２２０を接続するだけで、保護
回路を原因とする電流の流れ込みを制限することが可能
となる。

【００１９】

【発明の実施の形態】次に、図を参照しながら本発明の
実施の形態について説明をする。図７は、本発明の第１
実施例の半導体集積回路（ＩＣ）の構成図である。図７
に示すように、本発明の第１実施例のＩＣ２００は、外
部から信号入力端子１４に入力される入力信号を入力回
路１１でＩＣ内に取込み、内部回路１２で入力回路１１
で取り込んだ信号に応じた回路処理を行い、その処理結
果である信号を出力回路１３から信号出力端子１５を介
して外部に出力する。入力回路１１は、ＣＭＯＳ型のト
ランジスタを組み合わせたＴＴＬレベルの信号で動作す
るＴＴＬ回路等やバイポーラトランジスタを組み合わせ
たＥＣＬレベルの信号で動作するＥＣＬ回路からなる。
ＴＴＬ回路は閾値を基準として電圧動作するタイプで、
ＥＣＬ回路はベース電流により電流駆動するタイプであ
る。信号入力端子１４と入力回路１１の組みは入力信号
の個数分あり、出力回路１３と信号出力端子１５の組み
も出力信号の個数分ある。また、内部回路１２も複数の
回路で構成されるが、１つの内部回路１２が複数の入力
回路１１からの出力信号を受けるのが一般的であり、実
際の構成は図示のように単純ではない。参照番号１６と
１７は高電位側の電源端子であり、１８と１９は低電位
側の電源端子であり、高電位側と低電位側の電源端子は
それぞれ８個ある。入力回路１１への電源供給は、１個
の高電位側の電源端子１６に接続される入力回路用電源
配線２０と、１個の低電位側の電源端子１８に接続され
る入力回路用電源配線２２で行われる。入力回路１１
は、内部回路１２及び出力回路１３に比べて駆動電流が
少ないので、複数の入力回路によって電源端子１６が共
用できる。内部回路１２と出力回路１３への電源供給は
一般用電源配線２１と２３で行われ、一般用電源配線２
１は不図示のパッドに接続され、各パッドはボンディン
グワイヤーを介して７個の高電位側電源端子１７に接続
され、一般用電源配線２３は不図示のパッドに接続さ
れ、各パッドはボンディングワイヤーを介して７個の低
電位側電源端子１９に接続されている。これにより、７
本のワイヤーの通電容量で内部回路１２及び出力回路１
３に電流が供給できる。

【００２０】次に、図８を参照しながら、本実施例のＩ
Ｃへの電源供給方法を説明する。図８では説明の都合
上、ＩＣ２００から１組の入力回路１１、内部回路１２
及び出力回路１3 を取り出した場合を示している。本
来、出力回路１３で発生したノイズの伝搬を断ち切るに
は入力回路用の電源と出力回路用の電源とを完全に分離
することが望ましいが、通常、電源設備のコスト面から
その完全分離は行われていない。

【００２１】本実施の形態では、当該ＩＣ２００を実装
したプリント基板において、入力回路用の高電位側電源
端子１６と、内部回路及び出力回路用の高電位側電源端
子１７とを共通の外部高電位電源線ＶＤＤに接続し、入
力回路用の低電位側電源端子（ここではグランドである
ので、以下接地端子と称する。）１８と内部回路及び出
力回路用の接地端子１９とを共通の外部接地線ＧＮＤに
接続して使用する。そして、この外部電源線ＶＤＤと外
部接地線ＧＮＤの間に好ましくは容量素子Ｃを接続す
る。この容量素子Ｃは、出力回路１３が同時スイッチ動
作によりノイズを発生した場合、このノイズを取り除く
ように機能する。

【００２２】このようにして、本発明の第１実施例のＩ
Ｃでは、内部回路１２及び出力回路１３の電源配線２１
と入力回路１１の電源配線２０とを分けているので、出
力回路１３により生じたノイズが、出力回路１３から入
力回路１１へ直接伝搬するのを防ぐことができる。第１
実施例では、例えば、高電位側のノイズの伝搬経路は、
出力回路１３から電源配線２１、電源端子１７、外部電
源線ＶＤＤ、電源端子１６、電源配線２０及び入力回路
１１に至ることになる。このため、ノイズの伝搬経路
は、パッケージ内部で電源を分配する場合、すなわち、
従来技術のような出力回路１３から直接、その内部の電
源配線を経て入力回路１１に至る場合に比べて長くな
る。したがって、伝搬経路に介在した電源端子１６，１
７の抵抗分や静電容量Ｃによりノイズを減衰させること
ができる。特に、電源端子１７と１９を介して一旦ＩＣ
の外部に出たノイズは容量素子Ｃに吸収されて減衰する
ので、電源端子１６と１８から入力回路１１に影響する
ことはなくなる。従って、図８に示したように、パッケ
ージ外部でノイズ対策回路を設けることができるように
なり、狭いパッケージ内にノイズ対策回路を設ける必要
が無くなるという利点がある。

【００２３】また、第１実施例では、７組の電源端子１
７と１９が内部回路１２や出力回路１３に電源を供給す
るので、電源配線２１と２３が内部回路１２と出力回路
１３とで共通にしている分、内部回路１２の動作余裕が
多くなる。更に、複数の入力回路１１が電源端子１６と
１８を共用しているので、電源端子数の増加を防ぐこと
ができる。

【００２４】第１実施例では、複数の入力回路１１への
電源供給は、すべて共通の電源端子と電源配線により行
われたが、各種の変形例が可能である。以下、入力回路
への電源供給を変形した実施例を説明する。図９は、第
２実施例のＩＣの構成を示す図である。図７と比較して
明らかなように、第２実施例のＩＣ２００では、複数の
入力回路３１Ａと３１Ｂへの電源供給が独立した別々の
電源配線により行われる点が、第１実施例と異なる。

【００２５】第２実施例のＩＣ２００では、入力回路３
１Ａへの電源供給は高電位電源端子３６Ａと接地端子３
８Ａから行われ、入力回路３１Ｂへの電源供給は高電位
電源端子３６Ｂと接地端子３８Ｂから行われる。従っ
て、図９には図示していないが、電源端子が８組であれ
ば、内部回路３２と出力回路３３への電源供給は６組の
電源端子により行われることになる。

【００２６】第２実施例のＩＣでは、第１実施例と同様
に、出力回路３３により生じたノイズが、パッケージ内
部で入力回路３１Ａや３１Ｂへ伝搬することが防げる。
更に、入力回路３１Ａの電源端子３６Ａと３８Ａ、入力
回路３１Ｂの電源端子３６Ｂと３８Ｂを分けることによ
り、各入力回路３１Ａ、３１Ｂに大きな電流を供給でき
るようになる。従って、入力回路３１Ａ、３１Ｂの消費
電流が大きい場合に、第２実施例のような構成をとるこ
とが望ましい。

【００２７】図１０は、本発明の第３実施例のＩＣの構
成図である。第３実施例のＩＣは、信号入力端子に遮蔽
効果を持たせるように電源端子を配置した点が、第２実
施例と異なる。図１０に示すように、第３実施例のＩＣ
２００では、入力回路３１Ａへの信号入力端子３４Ａの
両側に、入力回路３１Ａの高電位側電源端子３６Ａと接
地端子３８Ａを配置している。このような配置にする
と、信号入力端子３４の近くにノイズ発生源となる出力
回路３３の電源端子を配置した場合にも、入力回路用電
源配線２０Ａと２２Ａが出力回路３３の電源端子からの
ノイズを遮蔽するように働く。したがって、第３実施例
のＩＣでは、入力回路３１Ａへのノイズが阻止できる。
なお、図１０では、入力回路３１Ａへの入力信号線のみ
を遮蔽したが、入力回路３１Ｂへの入力信号線を同様に
遮蔽してもよい。

【００２８】図１１は、第４実施例のＩＣの構成図であ
る。第４実施例のＩＣは、分離した電源配線で電源供給
が行われる入力回路４１Ａと、内部回路４２や出力回路
４３と同じ一般電源配線で電源供給が行われる入力回路
４１Ｂが混在している点が第２実施例と異なる。入力信
号にはノイズに対する耐性が小さい信号と大きな信号が
ある。そこで、ノイズに対する耐性が小さい信号は、分
離した電源配線で電源供給が行われる入力回路４１Ａに
入力するようにし、耐性の大きな信号は、一般電源配線
で電源供給が行われる入力回路４１Ｂに入力するように
する。

【００２９】第４実施例のような構成を用いることによ
り、入力回路４１Ｂ、内部回路４２及び出力回路４３へ
の電源配線を共通化することができるので、内部回路４
２の電源を強化することができる。図１２は、第５実施
例のＩＣの構成図である。第５実施例のＩＣは、第１実
施例のＩＣにおいて、信号入力端子１４から入力回路１
１に至る信号経路と、入力回路１１の電源配線との間に
保護回路として働くダイオードＤ１，Ｄ２を設けたもの
である。

【００３０】ダイオードＤ１，Ｄ２は保護回路の一例で
あり、入力端子１４に帯電した異常電荷を電源線に逃が
すように動作する。図１２の（１）に示すように、ダイ
オードＤ１は信号入力端子１４から入力回路１１に至る
信号経路と入力回路１１の高電位側の電源配線の間に接
続する。ダイオードＤ１は信号入力端子１４に帯電した
正電荷を高電位側電源端子１６に逃がすように動作す
る。ダイオードＤ２は信号入力端子１４から入力回路１
１に至る信号経路と入力回路１１の低電位側の電源配線
の間に接続する。ダイオードＤ２は入力端子１４に帯電
した負電荷を接地端子１９に逃がすように動作する。図
１２の（２）は、ダイオードＤに抵抗Ｒを直列に接続し
た保護回路の別の例を示している。抵抗Ｒは電荷を減衰
するように機能する。

【００３１】第５実施例のＩＣでは、入力端子１４に異
常電荷が帯電すると、ダイオードＤ１は正電荷を電源配
線や電源端子１６に逃がすように動作し、ダイオードＤ
２は負電荷を接地線や接地端子１９に逃がすように動作
するので、異常電荷から入力回路１１を保護することが
できる。したがって、入力回路１１の静電破壊を防ぐこ
とができる。また、ＩＣへの入力信号の電圧範囲はあら
かじめ規定されているが、何らかの異常でこの電圧範囲
外の入力信号が印加された場合には、これを電源配線か
ら高電位側の電源端子又は接地端子に逃がすことにより
入力回路が保護される。

【００３２】図１３は、第５実施例のＩＣを他の高い電
圧で駆動されるＩＣに接続して使用例を示す図である。
すでに説明したように、５Ｖ駆動のＩＣと３．３Ｖ駆動
のＩＣを混在して使用することがある、そのような場合
にはＩＣ間で信号レベルを一致させるレベル変換を行う
必要がある。図１３に示す例はこのような場合の使用例
であり、５Ｖ駆動デバイス２０２の出力をレベル変換回
路２０１で３．３Ｖ駆動デバイスの信号レベルに変換し
た後、３．３Ｖ駆動デバイス２００に入力する。５Ｖ駆
動デバイス２０２とレベル変換回路２０１の高電位側電
源端子は５Ｖの高電位側電源ＶＤＤ２に接続され、低電
位側電源端子は接地される。３．３Ｖ駆動デバイス２０
０が本発明の第５実施例のＩＣであり、高電位側電源端
子１７は直接３．３Ｖの高電位側電源ＶＤＤ１に接続さ
れ、高電位側電源端子１６は電流制限回路２２０を介し
てＶＤＤ１に接続され、低電位側電源端子１９は接地さ
れる。３．３Ｖ駆動デバイス２００の入力回路用の高電
位電源端子１６と３．３Ｖの高電位側電源ＶＤＤ１との
間には電流制限回路２２０が接続される。

【００３３】電流制限回路２２０は抵抗やコイルから成
る。コイルは、出力回路１３で発生するノイズの周波数
が高い場合に使用する。これらの抵抗値やインダクタン
ス値は、入力回路１１の消費電流によって決める。一般
に入力回路１１の消費電流は、内部回路１２や出力回路
１３の消費電流に比べて小さいために、電源端子１６と
１７の間に電流制限回路２２０を接続しても回路動作上
の不都合は生じない。すなわち、電流制限回路２２０の
内部インピーダンスを十分に小さくしておけば、電圧降
下（あるいは上昇）が実用上差し支えないほど小さくな
り、入力回路１１の動作に何ら影響を与えなくなる。例
えば、電流制限回路２２０のもっとも簡単な例は単一の
電気抵抗であり、数〜数百Ωのものを使用することがで
きる。入力回路１１の消費電力が数ｍＡ〜数μＡであれ
ば、通常動作時の電流制限回路２２０における電圧降下
は数〜数十ｍＶで、電源電圧３．３Ｖに対して実用上問
題にならない電圧降下である。

【００３４】第５実施例のＩＣを図１３に示すような形
で使用すれば、図６で説明したように、たとえ３．３Ｖ
電源であるＶＤＤ１が何らかの原因でオフしても、レベ
ル変換回路１０１から信号入力端子１４を介してダイオ
ードＤ１に流れる電流が制限されるため、ダイオードＤ
１や入力回路１１を保護することができる。なお、ここ
では５Ｖ駆動デバイスと３．３Ｖ駆動デバイスを混在し
た場合について説明したが、同じ駆動電圧のデバイス同
士を接続した場合でも、同様な効果が得られる。また、
電源電圧の組み合わせによっては、電流制限回路２２０
を低電位電源側に設けるのが有効となる場合もある。

【００３５】図１４は、第６実施例のＩＣの構成図であ
る。第６実施例のＩＣは、図９に示した第２実施例のＩ
Ｃにおいて、一方の信号入力端子３４Ａから入力回路３
１Ａに至る信号経路と、入力回路３１Ａの電源配線との
間に保護回路として働くダイオードＤ１１，Ｄ１２を設
けたものである。このように、特に大きな変動が予想さ
れ、規定された範囲外になる可能性の大きな信号につい
て保護回路を設けるようにすることもできる。もちろん
すべての入力回路について保護回路を設けるようにして
もよい。

【００３６】図１５は、第７実施例のＩＣの構成図であ
る。第７実施例のＩＣは、図１０に示した第３実施例の
ＩＣにおいて、入力回路４１Ａと４１Ｂに保護回路を設
けたものである。ダイオードＤ２１は信号入力端子４４
Ｂに帯電した正電荷を一般電源配線を介して電源端子４
７に逃がすように動作し、ダイオードＤ２２は信号入力
端子４４Ｂに帯電した負電荷を一般接地線を介して接地
端子４９に逃がすように動作する。

【００３７】本発明の基本的な構成について説明した
が、本発明を適用したＩＣの実際の例を説明する。図１
６は、本発明を適用した差動ＰＥＣＬレベルの信号をＬ
ＶＴＴＬレベルの信号に変換するＩＣの端子（ピン）配
置を示す図である。５番と６番のピンに差動ＰＥＣＬレ
ベルの信号が入力され、ＩＣ内部でレベル変換されて、
２番、１１番、１４番、１７番、２０番、２３番、２６
番、２９番、３２番、３５番、３８番、４１番、４４
番、４７番のピンからＬＶＴＴＬレベルの信号が出力さ
れる。３番、４番、９番、１０番、１５番、１６番、２
１番、２２番、２７番、２８番、３３番、３４番、３９
番、４０番、４５番、４６番のピンは高電位側の電源端
子（ピン）であり、すべてに３．３Ｖが印加される。そ
れ以外の、１番、６番、７番、１２番、１３番、１８
番、１９番、２４番、２５番、３０番、３１番、３６
番、３７番、４２番、４３番、４８番は接地端子（ピ
ン）であり、すべてグランドに接続される。

【００３８】高電位側の電源ピンのうち４番と９番のピ
ンが入力回路用の高電位側電源配線に接続される。他の
高電位側の電源ピンと接地ピンは、それぞれ内部で一般
電源配線に共通に接続される。このように、このＩＣで
は、電源ピンには同一の電圧が印加されるが、内部では
入力回路用の電源配線は他の一般電源配線とは分離され
ている。また、図１６でも明らかなように、信号入力ピ
ンである５番と６番のピンは、入力回路用の電源ピンに
挟まれている。

【００３９】図１７と図１８は、このＩＣの回路構成を
示す図である。信号入力ピンに接続される入力信号線５
１と５２には、保護回路を構成するダイオードＤ１１、
Ｄ２１が入力回路用の高電位側電源配線、すなわち、４
番と９番のピンに接続される電源線に接続され、ダイオ
ードＤ１２、Ｄ２２が入力回路用の低電位側電源配線、
すなわち、６番と７番のピンに接続される接地電源線に
接続されている。参照番号６１で示す回路部分入力バッ
ファ回路であり、この回路には入力回路用の電源配線か
ら電源が供給される。参照番号６２、６３、６４で示す
回路が内部回路に相当し、６５で示す回路が出力回路に
相当する。これらの回路には、一般電源配線から電源が
供給される。各回路の詳しい動作は本発明に直接関係し
ないので、ここでは省略する。

【００４０】

【発明の効果】以上説明したように、本発明の半導体集
積回路では、他の回路の電源配線と入力回路の電源配線
とを分けているので、他の回路により生じたノイズが入
力回路へ伝搬することが防げる。本発明の半導体集積回
路に更に保護回路を設けた半導体集積回路を使用する回
路装置では、半導体集積回路の外部に電流制限回路を接
続することにより、他の回路から保護回路を介して当該
半導体集積回路の電源に流入しようとする電流を制限す
ることができ、保護回路や入力回路、電源を保護するこ
とができる。

【００４１】これにより、高信頼度の半導体集積回路装
置が提供できる。

【図面の簡単な説明】

【図１】従来の半導体集積回路の構成を示す図である。

【図２】複数の電源ピンを有する半導体集積回路の従来
例の構成を示す図である。

【図３】出力回路のノイズの入力回路への影響を低減す
るため、出力回路の電源ピンを分離した半導体集積回路
の従来例の構成を示す図である。

【図４】異なる電圧駆動のデバイスに接続した場合の問
題点を説明する図である。

【図５】本発明の半導体集積回路の原理構成を示す図で
ある。

【図６】本発明の半導体集積回路を使用する時の説明図
である。

【図７】本発明の第１実施例の半導体集積回路の構成を
示す図である。

【図８】第１実施例の半導体集積回路への外部からの電
源供給の例を示す図である。

【図９】本発明の第２実施例の半導体集積回路の構成を
示す図である。

【図１０】本発明の第３実施例の半導体集積回路の構成
を示す図である。

【図１１】本発明の第４実施例の半導体集積回路の構成
を示す図である。

【図１２】本発明の第５実施例の半導体集積回路の構成
を示す図である。

【図１３】第５実施例の半導体集積回路を使用する場合
の構成例を示す図である。

【図１４】本発明の第６実施例の半導体集積回路の構成
を示す図である。

【図１５】本発明の第７実施例の半導体集積回路の構成
を示す図である。

【図１６】本発明を適用したＰＥＣＬレベルからＬＶＴ
ＴＬレベルの信号に変換するレベル変換ＩＣのピン配置
を示す図である。

【図１７】本発明を適用したＰＥＣＬレベルからＬＶＴ
ＴＬレベルの信号に変換するレベル変換ＩＣの内部の回
路構成を示す図である。

【図１８】本発明を適用したＰＥＣＬレベルからＬＶＴ
ＴＬレベルの信号に変換するレベル変換ＩＣの内部の回
路構成を示す図である。

【符号の説明】

１１…入力回路１２…内部回路１３…出力回路１４…信号入力端子１５…信号出力端子１６…入力回路用の高電位側電源端子１７…一般回路用の高電位側電源端子１８…入力回路用の低電位側電源端子（接地端子）１９…一般回路用の低電位側電源端子（接地端子）２０…入力回路用の高電位側電源配線２１…一般回路用の高電位側電源配線２２…入力回路用の低電位側電源配線２３…一般回路用の低電位側電源配線２２０…電流制限回路Ｄ１、Ｄ２…保護回路を構成するダイオード

Claims

【特許請求の範囲】

【請求項１】入力回路と、前記入力回路の出力に従って動作する他の回路と、前記入力回路及び前記他の回路に電源電圧を供給する複
数の端子であって、同一の電源電圧が印加される複数の
電源端子とを備える半導体集積回路において、前記入力回路の少なくとも一部の回路に電源を供給する
入力回路用電源配線と、前記他の回路に電源を供給する
一般電源配線とは互いに分離されて設けられており、前
記入力回路用電源配線及び前記一般電源配線はそれぞれ
異なる電源端子に接続されていることを特徴とする半導
体集積回路。
【請求項２】請求項１に記載の半導体集積回路であっ
て、前記入力回路のうち、前記入力回路用電源配線に接続さ
れる回路以外の回路は、前記一般電源配線に接続される
半導体集積回路。
【請求項３】請求項１又は２に記載の半導体集積回路
であって、前記入力回路用電源配線及び前記一般電源配線は、高電
位側電源配線又は低電位側電源配線のいずれか一方が分
離され、他方は共通に接続されている半導体集積回路。
【請求項４】請求項１から３のいずれか１項に記載の
半導体集積回路であって、前記入力回路の入力信号線が接続される端子の両側に、
前記入力回路用電源配線の高電位側電源配線及び低電位
側電源配線が接続される２つの電源端子が配置される半
導体集積回路。
【請求項５】請求項１から４のいずれか１項に記載の
半導体集積回路であって、前記入力回路の入力信号線と前記入力回路用電源配線と
の間に設けられた保護回路を備える半導体集積回路。
【請求項６】請求項５に記載の半導体集積回路と、該半導体集積回路の前記電源端子に接続され、前記半導
体集積回路に電源電圧を供給する電圧源とを備える回路
装置であって、前記入力回路用電源配線が接続される電源端子及び前記
電圧源の間に接続された電流制限回路を備える回路装
置。