DE102006028414B4 - Testverfahren und Testvorrichtung für eine integrierte Schaltung - Google Patents

Testverfahren und Testvorrichtung für eine integrierte Schaltung Download PDF

Info

Publication number
DE102006028414B4
DE102006028414B4 DE102006028414.3A DE102006028414A DE102006028414B4 DE 102006028414 B4 DE102006028414 B4 DE 102006028414B4 DE 102006028414 A DE102006028414 A DE 102006028414A DE 102006028414 B4 DE102006028414 B4 DE 102006028414B4
Authority
DE
Germany
Prior art keywords
integrated circuit
signal
characteristic
potential
test method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006028414.3A
Other languages
English (en)
Other versions
DE102006028414A1 (de
Inventor
Andreas Hellebrand
Karl-Wilhelm Hoesch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102006028414.3A priority Critical patent/DE102006028414B4/de
Priority to IT001203A priority patent/ITMI20071203A1/it
Priority to US11/821,291 priority patent/US7768289B2/en
Publication of DE102006028414A1 publication Critical patent/DE102006028414A1/de
Application granted granted Critical
Publication of DE102006028414B4 publication Critical patent/DE102006028414B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/005Testing of electric installations on transport means
    • G01R31/006Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks

Abstract

Testverfahren für eine integrierte Schaltung (1), welche mindestens einen Massenanschluss (2) und welche mehrere Signalanschlüsse (4, 13) aufweist, wobei das Testverfahren folgende Schritte aufweist:- Anlegen eines Signalpotentials an einem der Signalanschlüsse (4);- Anlegen eines Massenpotentials an dem mindestens einen Massenanschluss (2);- Anlegen eines Schwebepotentials an jedem weiteren der Signalanschlüsse (4);- Ermitteln einer erwarteten Kennlinie zwischen zwei der Signalanschlüsse (4);- Ermitteln einer Kennlinie zwischen den zwei Signalanschlüssen (4); und- Vergleichen der Kennlinie mit der erwarteten Kennlinie, wobei eine Abweichung der Kennlinie von der erwarteten Kennlinie auf einen Defekt der integrierten Schaltung (1) hinweist.

Description

  • Stand der Technik
  • Die vorliegende Erfindung betrifft ein Testverfahren für eine integrierte Schaltung und eine entsprechende Testvorrichtung.
  • Bei einem solches Testverfahren, das von dem Automotive Electronics Council als Standard in der Qualitätssicherung anerkannt ist, wird für eine integrierte Schaltung, welche mindestens einen Massenanschluß und welche mehrere Signalanschlüsse aufweist, an einem Signalanschluß ein Signalpotential angelegt und an dem mindestens einen Massenanschluß ein Massenpotential (Erdung) angelegt. An allen weiteren Signalanschlüssen ist dabei ein Massenpotential angelegt. In diesem Zusammenhang bedeutet Signalanschluß jeder Anschluß, der beim Betrieb der Schaltung nicht dafür bestimmt ist, mit Masse verbunden zu sein.
  • Ein Nachteil dieses Testverfahrens besteht darin, daß die sich ergebende Kennlinie kaum von der Struktur der integrierten Schaltung abhängt. Experimentell wurde gefunden, daß dieses Testverfahren daher nicht geeignet, gewisse Kristalldefekte und Alu-Spiking zu entdecken. Es kann daher sein, daß bestimmte fehlerhafte integrierte Schaltungen in den Handelgelangen, was insbesondere bei der sicherheitsrelevanten Fahrzeugelektronik ein Sicherheitsrisiko darstellt.
  • Das Dokument US 3 973 198 A offenbart einen Tester für einen Halbleiterschaltkreis.
  • Das Dokument DE 41 10 551 C1 beschreibt ein Verfahren zum Testen von auf Platinen eingelöteten Halbleiterschaltkreisen.
  • Offenbarung der Erfindung
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Testverfahren für eine integrierte Schaltung, welche geeignet ist, weitere Defekte zu erfassen, und eine entsprechende Testvorrichtung zu schaffen.
  • Die der Erfindung zugrunde liegende Aufgabe wird durch ein Testverfahren mit den Merkmalen des Patentanspruchs 1 und eine Testvorrichtung mit den Merkmalen des Patentanspruchs 4 gelöst.
  • Die Erfindung betrifft ein Testverfahren, bei dem an jedem weiteren Signalanschluß ein Schwebepotential angelegt wird.
  • Vorteilhafterweise weist das erfindungsgemäße Testverfahren eine erhöhte Stabilität und gegenüber dem Stand der Technik erhöhte Unabhängigkeit von hardwarebedingten Belastungen auf. Das Testverfahren ist zudem unabhängiger von chipinternen Zuständen (z.B. geladene Schaltungsknoten) und äußeren Einflüssen.
  • In einer Ausführungsform wird ein einziger Wert des Signalpotentials zur Auswertung verwendet wird, und wurde der einzige Wert des Signalpotentials durch eine Simulation vor der Messung bestimmt.
  • Vorteilhafterweise erlaubt dies eine einfache Auswertung.
  • In einer weiteren Ausführungsform wird an einen weiteren Massenanschluß ein Massenpotential angelegt.
  • Vorteilhafterweise werden die Messungen dadurch noch aussagekräftiger.
  • Die Erfindung betrifft ferner eine Testvorrichtung für eine integrierte Schaltung, die eingerichtet ist, an jedem weiteren Signalanschluß ein Schwebepotential anzulegen.
  • In einer bevorzugten Ausführungsform ist die Testvorrichtung eingerichtet, an einem weiteren Massenanschluß ein Massenpotential anzulegen.
  • Figurenliste
  • Im folgenden wird die Erfindung mit Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigen:
    • 1 eine schematische Ansicht einer integrierten Schaltung; und
    • 2 einen Vergleich der Kennlinien für das Standardtestverfahrens des Automotive Electronics Council für ein erfindungsgemäßes Testverfahren.
  • Ausführungsformen der Erfindung
  • 1 zeigt eine schematische Ansicht einer integrierten Schaltung 1, bei der es sich typischerweise um einen ASIC handelt. Die integrierte Schaltung weist mehrere elektrische Anschlüsse 2 bis 13 auf. Diese sind intern mit Bauelementen wie Dioden, bipolaren Transistoren, Feldeffekttransistoren, Widerständen und Kapazitäten verbunden. Zwischen den Anschlüssen 2 bis 13 bestehen interne Verbindungen über integrierte Bauelemente.
  • Zur Überprüfung der Funktionsweise wird an jeden der Masseanschlüsse 2, 3 ein Massenpotential (Erdung) und an den Signalanschluß 4 ein weiteres veränderliches Potential angelegt. An die weiteren Signalanschlüsse 5 bis 13 wird kein Potential angelegt (Schwebepotential). Zwischen den Massenanschlüssen 2 bzw. 3 und dem Signalanschluß 4 besteht beispielsweise eine interne Verbindung über ein oder mehrere integrierte Bauelemente oder ist ein pn-Übergang (Diode) ausgebildet, wie etwa zwischen dem Substrat und der Source oder dem Drain eines Feldeffekttransistors. Für eine Überprüfung der Funktionsweise der integrierten Schaltung werden dabei bevorzugt zwei Anschlüsse verwendet, für welche eine Kennlinie erwartet wird, die im wesentlichen durch eine Diode bestimmt ist.
  • Eine Messung von solchen Anschlüssen ist besonders im Sperrbereich der Diode besonders sensitiv für Fehler. Die Fehlerhaftigkeit der integrierten Schaltung ergibt sich dabei aus der Abweichung der gemessenen Kennlinie von einem erwarteten Verlauf. Alternativ ergibt sich die Fehlerhaftigkeit auch aus der Abweichung eines Meßpunkts (Spannungswert und zugehöriger Stromwert) von einem erwarteten Meßpunkt. Der Meßpunkt wird dabei im voraus durch Simulationen bestimmt und liegt im erwarteten Sperrbereich. Das Testverfahren kann zur vollständigen Überprüfung für jeweils einen weiteren Signalanschluß 5 bis 13 durchgeführt werden. Dann werden zuletzt Versorgungspins und eine vorhandene Energiereserve (Kapazität) gemessen, um eine Aufladung zu verhindern.
  • 2 ist ein Vergleich einer Kennlinie 14 für das Standardtestverfahrens des Automotive Electronics Council und einer Kennlinie 15 für ein erfindungsgemäßes Testverfahren. Die integrierte Schaltung ist fehlerhaft, weshalb die beiden Kennlinien beide deutlich von der erwarteten Dioden-Kennlinie abweichen. Dabei weichen die Kennlinie 14 und 15 auch deutlich voneinander ab. Zum Testen wird eine Vorrichtung mit möglichst wenig Beschaltung, z.B. große Kapazitäten, verwendet. Einzelne Elemente der Testvorrichtung können dabei zum Beispiel durch eine Relais-Schaltung abgetrennt werden. Wie aus 2 ersichtlich ist, kann der maximale Strom auf ± 100 µA begrenz werden, um eine Beschädigung der integrierten Schaltung zu vermeiden.

Claims (4)

  1. Testverfahren für eine integrierte Schaltung (1), welche mindestens einen Massenanschluss (2) und welche mehrere Signalanschlüsse (4, 13) aufweist, wobei das Testverfahren folgende Schritte aufweist: - Anlegen eines Signalpotentials an einem der Signalanschlüsse (4); - Anlegen eines Massenpotentials an dem mindestens einen Massenanschluss (2); - Anlegen eines Schwebepotentials an jedem weiteren der Signalanschlüsse (4); - Ermitteln einer erwarteten Kennlinie zwischen zwei der Signalanschlüsse (4); - Ermitteln einer Kennlinie zwischen den zwei Signalanschlüssen (4); und - Vergleichen der Kennlinie mit der erwarteten Kennlinie, wobei eine Abweichung der Kennlinie von der erwarteten Kennlinie auf einen Defekt der integrierten Schaltung (1) hinweist.
  2. Testverfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein einziger Wert des Signalpotentials zur Auswertung verwendet wird, und daß der einzige Wert des Signalpotentials durch eine Simulation vor der Messung bestimmt wurde.
  3. Testverfahren nach einem vorhergehenden Anspruch, dadurch gekennzeichnet, dass an einen weiteren Massenanschluß (3) ein Massenpotential angelegt wird.
  4. Testvorrichtung für eine integrierte Schaltung, welche mindestens einen Massenanschluß (2) und welche mehrere Signalanschlüsse (4-13) aufweist, eingerichtet zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3.
DE102006028414.3A 2006-06-21 2006-06-21 Testverfahren und Testvorrichtung für eine integrierte Schaltung Active DE102006028414B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006028414.3A DE102006028414B4 (de) 2006-06-21 2006-06-21 Testverfahren und Testvorrichtung für eine integrierte Schaltung
IT001203A ITMI20071203A1 (it) 2006-06-21 2007-06-15 Procedimento e dispositivo per testare un circuito integrato
US11/821,291 US7768289B2 (en) 2006-06-21 2007-06-21 Testing method and testing device for an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006028414.3A DE102006028414B4 (de) 2006-06-21 2006-06-21 Testverfahren und Testvorrichtung für eine integrierte Schaltung

Publications (2)

Publication Number Publication Date
DE102006028414A1 DE102006028414A1 (de) 2007-12-27
DE102006028414B4 true DE102006028414B4 (de) 2022-03-24

Family

ID=38721022

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006028414.3A Active DE102006028414B4 (de) 2006-06-21 2006-06-21 Testverfahren und Testvorrichtung für eine integrierte Schaltung

Country Status (3)

Country Link
US (1) US7768289B2 (de)
DE (1) DE102006028414B4 (de)
IT (1) ITMI20071203A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3973198A (en) 1974-10-29 1976-08-03 Bill Hunt In-circuit semiconductor tester
DE4110551C1 (de) 1991-03-30 1992-07-23 Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214311A (ja) * 1983-05-18 1984-12-04 Mitsubishi Electric Corp 集積回路装置
JP2921270B2 (ja) * 1992-07-16 1999-07-19 三菱電機株式会社 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置
US5986461A (en) * 1996-09-17 1999-11-16 Intel Corporation UV methods for screening open circuit defects in CMOS integrated circuits
JPH09275191A (ja) * 1996-02-08 1997-10-21 Fujitsu Ltd 半導体集積回路及びそれを使用した回路装置
US6188234B1 (en) * 1999-01-07 2001-02-13 International Business Machines Corporation Method of determining dielectric time-to-breakdown
JP3499157B2 (ja) * 1999-06-15 2004-02-23 日本テキサス・インスツルメンツ株式会社 クランプ回路及びそれを用いたインターフェース回路
US6184048B1 (en) * 1999-11-03 2001-02-06 Texas Instruments Incorporated Testing method and apparatus assuring semiconductor device quality and reliability
US6987383B2 (en) * 2000-02-10 2006-01-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a connection inspecting circuit for inspecting connections of power source terminals and grounding terminals, and inspection method for the same
US6756806B1 (en) * 2002-03-28 2004-06-29 Advanced Micro Devices, Inc. Method of determining location of gate oxide breakdown of MOSFET by measuring currents
JP3574444B2 (ja) * 2002-08-27 2004-10-06 沖電気工業株式会社 プローブの接触抵抗測定方法及び半導体デバイスの試験方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3973198A (en) 1974-10-29 1976-08-03 Bill Hunt In-circuit semiconductor tester
DE4110551C1 (de) 1991-03-30 1992-07-23 Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De

Also Published As

Publication number Publication date
US20080007269A1 (en) 2008-01-10
ITMI20071203A1 (it) 2007-12-22
US7768289B2 (en) 2010-08-03
DE102006028414A1 (de) 2007-12-27

Similar Documents

Publication Publication Date Title
DE3111852C2 (de)
DE69733789T2 (de) Hochauflösendes Stromversorgungsprüfsystem
DE4110551C1 (de)
DE102009044057C5 (de) Verfahren und Vorrichtung zur materialspezifischen Charakterisierung eines Halbleiterbauelements
DE19801557B4 (de) Kontakt-Prüfschaltung in einer Halbleitereinrichtung
DE2114360A1 (de) Trager mit Kode
DE102014014309B4 (de) Verfahren zum Testen eines Signalpfades
DE19744651A1 (de) Halbleitertestvorrichtung zum Messen des Versorgungsstromes einer Halbleitereinrichtung
DE102007046488B4 (de) Verfahren und Vorrichtung zur Diagnose in integrierten Leistungsbrückenschaltungen
DE102006028414B4 (de) Testverfahren und Testvorrichtung für eine integrierte Schaltung
DE4319710C1 (de) Testverfahren für einen auf einer Platine eingelöteten IC und Testvorrichtung zum Durchführen des Testverfahrens
DE102007007339B4 (de) Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten
EP1577676A1 (de) Verfahren und Schaltung zum Schutz von Prüfkontakten bei der Hochstrom-Messung von Halbleiter-Bauelementen
DE102007045756B4 (de) Elektronische Leiterplatte und Verfahren für das automatische Prüfen
WO2015197230A1 (de) Verfahren und vorrichtung zur stromsensierung von kleinen strömen
WO2005012933A1 (de) Vorrichtung und verfahren zum testen von integrierten schaltkreisen
DE102013210002A1 (de) Verfahren und Vorrichtung zum Erkennen eines Fehlers in einer Brückenschaltung
DE102008014774B4 (de) Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages
DE102007011817B4 (de) Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten mit kapazitivem Sensor
DE10311370A1 (de) Testsystem für Halbleiterwafer und Verfahren
DE102018200013B3 (de) Verfahren und Messanordnung zur Ermittlung einer Impedanz in Abhängigkeit einer Gleichspannung
DE102017222597A1 (de) Leiterplatten-Panel, Verfahren zum Testen von elektrischen Bauteilen
DE102018217406B4 (de) Verfahren und Vorrichtung zum elektrischen Prüfen einer elektrischen Baugruppe
DE60320171T2 (de) Verfahren zum Detektieren von Fehlern in elektronischen Bauteilen, basierend auf Ruhestrom-Messungen
DE102019212486A1 (de) Eine Wafer-Probe-Card, die mit einer Lichtquelle integriert ist, die einer Seite einer zu testenden Vorrichtung zugerichtet ist, und ein Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130307

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final