DE102008014774B4 - Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages - Google Patents

Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages Download PDF

Info

Publication number
DE102008014774B4
DE102008014774B4 DE102008014774.5A DE102008014774A DE102008014774B4 DE 102008014774 B4 DE102008014774 B4 DE 102008014774B4 DE 102008014774 A DE102008014774 A DE 102008014774A DE 102008014774 B4 DE102008014774 B4 DE 102008014774B4
Authority
DE
Germany
Prior art keywords
connection
region
test
terminal
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008014774.5A
Other languages
English (en)
Other versions
DE102008014774A1 (de
Inventor
Dr. Costa Alexander
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102008014774.5A priority Critical patent/DE102008014774B4/de
Priority to GB0903787A priority patent/GB2460310B/en
Priority to US12/406,721 priority patent/US7948258B2/en
Publication of DE102008014774A1 publication Critical patent/DE102008014774A1/de
Application granted granted Critical
Publication of DE102008014774B4 publication Critical patent/DE102008014774B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08Measuring resistance by measuring both voltage and current
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G01R27/205Measuring contact resistance of connections, e.g. of earth connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/27Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70Testing of connections between components and printed circuit boards
    • G01R31/71Testing of solder joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiteranordnung aufweisend – einen Halbleiterkörper (CP) umfassend eine Halbleiterchicht (HL) mit einem ersten (AB11, AB12) und mindestens einem zweiten (AB21, AB22) jeweils zweiteilig ausgeführten leitenden Anschlussbereich, sowie mit einem ersten (TAB1) und einem zweiten (TAB2) Testanschlussbereich, – einen ersten (KI1, KU1) und mindestens einen zweiten (KI2, KU2) auf dem Halbleiterkörper (CP) angeordneten jeweils zweiteilig ausgeführten Kontaktbereich, die mit dem jeweiligen Anschlussbereich (AB11, AB12; AB21, AB22) verbunden sind, sowie einen ersten (TK1) und einen zweiten (TK2) Testkontaktbereich, die mit dem jeweiligen Testanschlussbereich (TAB1, TAB2) verbunden sind, – einen auf dem Halbleiterkörper (CP) aufgebrachten ersten Anschluss (10), der beide Teile des zweiteilig ausgeführten ersten Kontaktbereichs (KI1, KU1) kontaktiert, sowie mindestens einen zweiten auf dem Halbleiterkörper (CP) aufgebrachten Anschluss (20), der beide Teile des mindestens einen zweiten zweiteilig ausgeführten Kontaktbereichs (KI2, KU2) kontaktiert und – einen ersten und einen zweiten auf dem Halbleiterkörper (CP) aufgebrachten Testanschluss (30, 40), die mit dem jeweiligen Testkontaktbereich (TK1, TK2) verbunden sind.

Description

  • Die Erfindung betrifft eine Halbleiteranordnung mit Testanschlüssen und ein Verfahren zur Messung eines insbesondere niederohmigen Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages.
  • Im Bereich von integrierten Schaltungen gibt es ein so genanntes Wafer-Level-Package, auch bezeichnet als Chip-Scale-Package, als neue Gehäuseform, bei der kein separates, zusätzliches Gehäuse zum Einsatz kommt, sondern Lötkugeln direkt auf eine Siliziumscheibe aufgebracht werden. Diese spezielle Gehäuseform ist besonders Platz sparend. Die Messung von niederohmigen Widerständen von Bauelementen, beispielsweise Transistoren, in integrierten Schaltungen im Wafer-Level-Package ist während des Produktionstests zur Sicherung von Funktionalität und Qualität von großer Bedeutung. Dabei müssen zum Sicherstellen der im Datenblatt garantierten Parameter Werte in der Größenordnung von etwa 100 mΩ gemessen werden. Diese Anforderung tritt häufig in Schaltungen auf, in denen große Ströme fließen und geringe Verluste wichtig sind, beispielsweise in den Bereichen Stromversorgung, englisch Power-Management, oder Audio. Die Kontakte, die während eines Produktionstests die Verbindung zwischen den Anschlüssen eines Bauelements und einem Messgerät herstellen, beispielsweise nadelförmige Messspitzen, weisen in der Regel einen weit höheren Übergangswiderstand auf, als das zu messende Bauelement, also die Messgröße, selbst. Für einen Anwender ist zudem nicht der reine Widerstand des Bauelements im Silizium von Bedeutung, sondern der Gesamtwert des Widerstands von einem Anschluss des Bauelements zum anderen Anschluss. Es müssen somit auch parasitäre Anteile des Gehäuses, oder des Packages, mit berücksichtigt werden. Aufgrund der großen Schwankungen, die diese Übergangswiderstände produktionsbedingt aufweisen, ist es nicht möglich, die parasitären Anteile durch eine konstanten Vorhalt zu berücksichtigen. Die üblicherweise angewendete Vierdrahtmessung, auch bekannt als Kelvin-Messung, ist im Bereich der Wafer-Level-Packages aufgrund der besonders kleinen Kontakte mit erheblichen Problemen verbunden.
  • Das Dokument US 6,853,078 B2 (Yamaya et al.) beschreibt einen Halbleiterkörper und ein Verfahren zur Herstellung desselben. Auf einem Substrat ist dabei unter anderem ein speziell zum Test bei einem Wafer-Level Burn-In geeignetes Pad ausgebildet.
  • Das Dokument US 6,018,462 A (Sakuyama) zeigt ein so genanntes Multi-Tip Modul. Ein auf dem Substrat eines Moduls, welches mit mehreren so genannten Tips versehen ist, ausgebildetes Anschlusspad ist in mehrere Bereiche unterteilt. Jeder Bereich ist mit jeweils einem Anschluss eines Tipps verbunden. Bei Einbau des Moduls werden die Bereiche eines Anschlusspads elektrisch gemeinsam in einem Anschluss kontaktiert.
  • Das Dokument DE 10 2004 005 586 B3 (Pohl et al.) offenbart ein Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und die Herstellung desselben. Auf der Unterseite des Halbleiterbauteils ist eine Außenkontaktfläche angeordnet, die mehrere voneinander räumlich getrennte Außenkontaktflächenbereiche aufweist. Die einzelnen Außenkontaktflächenbereiche sind den einzelnen Halbleiterchips des Halbleiterchipstapels zugeordnet, wobei die Außenkontaktbereiche einer einzelnen Außenkontaktfläche einen gemeinsamen Außenkontakt aufweisen, der die Außenkontaktflächenbereiche elektrisch verbindet.
  • Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Halbleiteranordnung beziehungsweise ein verbessertes Verfahren anzugeben, mit der beziehungsweise mit dem eine Messung von insbesondere niederohmigen Widerständen zwischen zwei Anschlüssen eines Wafer-Level-Packages möglich ist.
  • Die Aufgabe wird gelöst durch die Halbleiteranordnung des Patentanspruchs 1, sowie durch das verfahren des Patentanspruchs 10. Ausgestaltungsformen und Weiterbildungen der Erfindung sind jeweils Gegenstände der abhängigen, Ansprüche.
  • In einer Ausführungsform weist eine Halbleiteranordnung einen Halbleiterkörper, einen ersten und mindestens einen zweiten auf dem Halbleiterkörper angeordneten Kontaktbereich, einen ersten und einen zweiten Testkontaktbereich, einen auf dem Halbleiterkörper aufgebrachten ersten Anschluss, mindestens einen zweiten auf dem Halbleiterkörper aufgebrachten Anschluss, sowie einen ersten und einen zweiten auf dem Halbleiterkörper aufgebrachten Testanschluss auf. Der Halbleiterkörper umfasst eine Halbleiterschicht mit einem ersten und mindestens einem zweiten jeweils zweiteilig ausgeführten leitenden Anschlussbereich, sowie mit einem ersten und einem zweiten Testanschlussbereich. Der erste und der mindestens eine zweite Kontaktbereich sind jeweils zweiteilig ausgeführt und mit dem jeweiligen Anschlussbereich verbunden. Der erste Testkontaktbereich ist mit dem ersten Testanschlussbereich verbunden. Der zweite Testkontaktbereich ist mit dem zweiten Testanschlussbereich verbunden. Der erste Anschluss kontaktiert beide Teile des zweiteilig ausgeführten ersten Kontaktbereichs. Der mindestens eine zweite Anschluss kontaktiert beide Teile des mindestens einen zweiten zweiteilig ausgeführten Kontaktbereichs. Der erste und der zweite Testanschluss sind mit dem jeweiligen Testkontaktbereich verbunden.
  • Bei Einprägen eines Messstroms am ersten Anschluss wird ein geschlossener Stromkreis zwischen dem ersten und dem mindestens einen zweiten Anschluss über ein zu testendes Bauelement in der Halbleiterschicht bewirkt. Eine zwischen dem ersten und dem mindestens einen zweiten Anschluss abfallende Spannung wird am ersten und zweiten Testanschluss gemessen. Der Widerstand des zu testenden Bauelements wird als Quotient aus gemessener Spannung und Messstrom ermittelt.
  • Vorteilhafterweise ermöglicht die Anordnung die Messung eines insbesondere niederohmigen Widerstands zwischen dem ersten und dem mindestens einen zweiten Anschluss. Durch die Verwendung der Testanschlüsse erübrigt sich mit Vorteil die problematische Kontaktierung des ersten und des mindestens einen zweiten Anschlusses mit jeweils zwei Messspitzen. Durch die Anordnung werden vorteilhafterweise alle parasitären Übergangswiderstände zwischen dem ersten und dem mindestens einen zweiten Anschluss bei der Messung erfasst.
  • In einer weiteren Ausführungsform der Halbleiteranordnung umfassen der erste und der mindestens eine zweite Kontaktbereich jeweils einen kleineren und einen größeren Bereich, der von dem kleineren Bereich elektrisch isoliert ist.
  • Bei Einprägen des Messstroms wird durch diese Aufteilung der Kontaktbereiche ein Stromfluss jeweils über den größeren Bereich der Kontaktbereiche bewirkt. Ein Spannungspfad bildet sich jeweils über die kleineren Bereiche des ersten und des mindestens einen zweiten Kontaktbereichs aus. Dabei wird eine Fläche des jeweils größeren Bereichs der beiden Kontaktbereiche so groß gewählt, dass ein Widerstand dieser Fläche und eine Stromdichte möglichst gering sind. Da bei der vorliegenden Anordnung eine Spannungsmessung nahezu stromlos erfolgt, kann die Fläche des kleineren Bereichs des jeweiligen Kontaktbereichs klein gewählt werden und ist damit etwas hochohmiger. Mit dieser Anordnung ist gewährleistet, dass eine elektrische Verbindung zwischen dem Strom führenden größeren Bereich des jeweiligen Kontaktbereichs und dem spannungsführenden kleineren Bereich des jeweiligen Kontaktbereichs nur über den jeweiligen Anschluss erfolgt.
  • Vorteilhafterweise wird mit der Anordnung die zu messende Spannung zwischen dem ersten und dem mindestens einen zweiten Anschluss jeweils auf der Unterseite des jeweiligen Anschlusses abgegriffen und am ersten und zweiten Testanschluss gemessen. Damit erübrigt sich vorteilhafterweise das Aufsetzen jeweils zweier Messspitzen auf je einen Anschluss.
  • In einer Weiterbildung umfasst der Halbleiterkörper eine auf der Halbleiterschicht angeordnete Deckschicht. Die Deckschicht umfasst eine Umverteilungsebene, in der eine erste und mindestens eine zweite jeweils zweiteilig ausgeführte leitende Anschlussfläche, sowie eine erste und eine zweite leitende Testanschlussfläche ausgebildet sind.
  • Die Halbleiterschicht und die Deckschicht können jeweils als Schichtstapel aufgebaut sein. Die Halbleiterschicht umfasst beispielsweise eine Siliziumscheibe, englisch Wafer, in der mindestens ein elektronisches Bauelement realisiert ist. Das elektronische Bauelement kann beispielsweise als Transistor, Diode oder als integrierte Schaltung ausgeführt sein. Die Kontaktbereiche, englisch under-bump-metallisation, sowie die Anschlussbereiche weisen ein Metall auf.
  • Die Umverteilungsebene kann auch als Redistribution Layer bezeichnet werden. Die Anschlussflächen weisen ein leitendes Material, beispielsweise Metall, auf.
  • In einer weiteren Ausführungsform weist die Deckschicht Durchkontaktierungen auf, so dass ein erster Teil des ersten Anschlussbereichs über einen ersten Teil der ersten Anschlussfläche mit dem kleineren Bereich des ersten Kontaktbereichs, ein zweiter Teil des ersten Anschlussbereichs über einen zweiten Teil der ersten Anschlussfläche mit dem größeren Bereich des ersten Kontaktbereichs, ein erster Teil des mindestens einen zweiten Anschlussbereichs über einen ersten Teil der mindestens einen zweiten Anschlussfläche mit dem kleineren Bereich des mindestens einen zweiten Kontaktbereichs, ein zweiter Teil des mindestens einen zweiten Anschlussbereichs über einen zweiten Teil der mindestens einen zweiten Anschlussfläche mit dem größeren Bereich des mindestens einen zweiten Kontaktbereichs, der erste Testanschlussbereich über die erste Testanschlussfläche mit dem ersten Testkontaktbereich und der zweite Testanschlussbereich über die zweite Testanschlussfläche mit dem zweiten Testkontaktbereich verbunden sind.
  • Die Durchkontaktierungen können auch als Redistribution Layer Vias bezeichnet werden. Sie können als Löcher oder Bohrungen, die mit einem elektrisch leitenden Material, beispielsweise Metall, ausgekleidet sind, ausgeführt seien. Die Deckschicht erfüllt verschiedene Funktionen, beispielsweise eine örtliche und eine zugehörige elektrische Umverteilung von in der Halbleiterschicht ausgebildeten Anschlussbereichen mittels der Redistribution Layer, und/oder eine Schutzfunktion gegenüber Feuchtigkeit und/oder oxidierenden Substanzen wie etwa Sauerstoff.
  • In einer Weiterbildung sind der erste und der mindestens eine zweite Anschlussbereich, sowie der erste und der zweite Testanschlussbereich mit einem leitenden Material beschichtet, das den jeweiligen Anschlussbereich räumlich teilweise überdeckt und zum elektrischen Verbinden mit dem jeweiligen Kontaktbereich ausgelegt ist.
  • Die von dem leitenden Material gebildete Kontaktfläche wird auch als Pad bezeichnet. Die elektrische Verbindung erfolgt dabei mittelbar vom jeweiligen Anschlussbereich über die jeweilige Durchkontaktierung und die jeweilige Anschlussfläche der Umverteilungsebene zum jeweiligen Kontaktbereich.
  • In einer weiteren Ausführungsform sind der erste und der mindestens eine zweite Anschluss sowie der erste und der zweite Testanschluss jeweils als Lötkugeln mit planarisierter Unterseite ausgeführt.
  • Die Lötkugeln können auch als Bumps oder Soldering Bumps bezeichnet werden. Sie sind charakteristisch für die als Wafer-Level-Package bezeichnete Gehäuseform.
  • Vorteilhafterweise wird mit dieser Anordnung bei der Messung eines Widerstands das tatsächliche elektrische Potential im Bump-Material erfasst. Sämtliche parasitäre Übergangswiderstände des Packages werden berücksichtigt. Ein potentieller Messfehler reduziert sich auf den Spannungsabfall im homogenen Metall des Bumps, der aufgrund der bekannten physikalischen Materialeigenschaften und der Geometrie sehr gering bleibt beziehungsweise relativ genau abgeschätzt werden kann.
  • In einer Weiterbildung weist die Halbleiterschicht mindestens ein elektronisches Bauelement mit mindestens zwei Kontakten auf, wobei ein erster Kontakt des elektronischen Bauelements mit dem zweiten Teil des ersten Anschlussbereichs und ein zweiter Kontakt des elektronischen Bauelements mit dem zweiten Teil des mindestens einen zweiten Anschlussbereichs verbunden sind.
  • In einer weiteren Ausführungsform weist die Halbleiterschicht eine erste Spannungsverbindung von dem ersten Teil des ersten Anschlussbereichs zum ersten Testanschlussbereich und eine zweite Spannungsverbindung vom ersten Teil des mindestens einen zweiten Anschlussbereichs zum zweiten Testanschlussbereich auf.
  • Die erste und die zweite Spannungsverbindung sind dabei als elektrisch leitende Verbindungen in der Halbleiterschicht, also im Wafer ausgebildet. Sie ermöglichen das Abgreifen der zu messenden Spannung an der Unterseite der Bumps des ersten und des mindestens einen zweiten Anschlusses und das Messen der Spannung am ersten und zweiten Testanschluss.
  • Vorteilhafterweise ermöglicht die Anordnung das Messen eines Widerstandes sogar im späteren in eine Anwendung eingelöteten Zustand des Wafer-Level-Packages.
  • In einer Weiterbildung weist die Halbleiterschicht ein Multiplexerbauelement auf, dessen erster Eingang mit dem ersten Teil des ersten Anschlussbereichs, dessen zweiter Eingang mit dem ersten Teil des mindestens einen zweiten Anschlussbereichs und dessen Ausgang mit dem ersten Testanschlussbereich gekoppelt ist.
  • Der zweite Testanschluss wird hier auf ein festes Bezugspotential gelegt. Bei Einprägen des Messstroms wird am ersten Testanschluss zuerst die Spannung zwischen dem ersten Anschluss und dem zweiten Testanschluss gemessen. Anschließend wird unter Verwendung des Multiplexerbauelements die Spannung zwischen dem mindestens einen zweiten Anschluss und dem zweiten Testanschluss gemessen. Die beiden Spannungen werden voneinander subtrahiert und man erhält die Spannung zwischen dem ersten und dem mindestens einen zweiten Anschluss. Der Widerstand wird wie beschrieben ermittelt.
  • In einer Ausführungsform umfasst ein Verfahren zur Messung eines insbesondere niederohmigen Widerstands zwischen zwei Anschlüssen eines Wafer-Level-Packages das Aufbringen eines ersten und eines zweiten zweigeteilten metallischen Kontaktbereichs, das Aufbringen einer ersten Lötkugel auf den ersten Kontaktbereich zur Bildung eines ersten Anschlusses und einer zweiten Lötkugel auf den zweiten Kontaktbereich zur Bildung eines zweiten Anschlusses, das Einprägen eines Messstroms am ersten Anschluss, das Abgreifen einer Spannung zwischen einem ersten Testanschluss und einem zweiten Testanschluss und das Ermitteln eines Widerstands zwischen dem ersten und dem zweiten Anschluss als Quotient aus der abgegriffenen Spannung und dem Messstrom. Der erste und der zweite zweigeteilte Kontaktbereich werden auf einen Halbleiterkörper, der eine Halbleiterschicht mit mindestens einem zu testenden elektronischen Bauelement umfasst, aufgebracht. Das Einprägen des Messstromes am ersten Anschluss bewirkt das Bilden eines geschlossenen Stromkreises über den Halbleiterkörper und den zweiten Anschluss. Der erste Testanschluss ist über den Halbleiterkörper mit dem ersten Anschluss verbunden. Der zweite Testanschluss ist über den Halbleiterkörper mit dem zweiten Anschluss verbunden.
  • Vorteilhafterweise wird mit dem Verfahren der Widerstand zwischen dem ersten und dem zweiten Anschluss unter Einbeziehung aller parasitärer Übergangswiderstände gemessen. Mit Vorteil wird jeder Anschluss und jeder Testanschluss von genau einer Messspitze kontaktiert. Eine üblicherweise notwendige Kontaktierung eines jeden Anschlusses durch jeweils zwei Messspitzen, bei der die eine Messspitze den Strom führt und an der zweiten Messspitze die Spannung abgegriffen wird, erübrigt sich.
  • Das zu testende Bauelement kann beispielsweise eine Diode, einen Transistor oder eine integrierte Schaltung aufweisen.
  • In einer Weiterbildung wird das Aufbringen des ersten und des zweiten zweigeteilten metallischen Kontaktbereichs so durchgeführt, dass der erste und der zweite Kontaktbereich in jeweils einen kleineren und einen größeren Bereich geteilt sind, die elektrisch voneinander getrennt sind.
  • In einer weiteren Ausführungsform erfolgt das Aufbringen des ersten und des zweiten zweigeteilten metallischen Kontaktbereichs auf eine erste und eine zweite zweigeteilte Anschlussfläche einer von dem Halbleiterkörper umfassten, auf der Halbleiterschicht angeordneten Deckschicht.
  • In einer Weiterbildung bewirkt das Einprägen des Messstroms einen Stromfluss durch die Lötkugel des ersten Anschlusses über den größeren Bereich des ersten Kontaktbereichs, über das zu testende elektronische Bauelement des Halbleiterkörpers zu dem größeren Bereich des zweiten Kontaktbereichs und zu der Lötkugel des zweiten Anschlusses.
  • In einer weiteren Ausführungsform bewirkt das Einprägen des Messstroms das Ausbilden eines ersten Spannungspfades von einer Unterseite der Lötkugel des ersten Anschlusses über den kleineren Bereich des ersten Kontaktbereichs über den Halbleiterkörper zum ersten Testanschluss, sowie das Ausbilden eines zweiten Spannungspfades von einer Unterseite der Lötkugel des zweiten Anschlusses über den kleineren Bereich des zweiten Kontaktbereichs über den Halbleiterkörper zum zweiten Testanschluss.
  • Durch das Ausbilden des ersten und des zweiten Spannungspfades wird mit Vorteil ermöglicht, die Spannung zwischen dem ersten und dem zweiten Anschluss am ersten und am zweiten Testanschluss abzugreifen. Vorteilhafterweise ist es somit möglich, mit lediglich jeweils einer Messspitze den ersten und zweiten Anschluss, sowie den ersten und den zweiten Testanschluss zu kontaktieren. Durch die Geometrie der Kontaktbereiche und die dadurch bedingte Trennung von Stromfluss und Spannungspfaden, erfolgt die Spannungsmessung nahezu stromfrei. Somit können vorteilhafterweise auch niederohmige Widerstände, beispielsweise im Bereich von 100 mΩ, gemessen werden.
  • In einer Ausführungsform umfasst ein Verfahren zur sequentiellen Messung eines insbesondere niederohmigen Widerstands zwischen zwei Anschlüssen eines Wafer-Level-Packages das Aufbringen eines ersten und eines zweiten zweigeteilten, metallischen Kontaktbereichs auf einen Halbleiterkörper umfassend eine Halbleiterschicht mit mindestens einem zu testenden Bauelement; das Aufbringen einer ersten Lötkugel auf den ersten Kontaktbereich zur Bildung eines ersten Anschlusses, der beide Teile des ersten Kontaktbereichs kontaktiert und Aufbringen einer zweiten Lötkugel auf den zweiten Kontaktbereich zur Bildung eines zweiten Anschlusses, der beide Teile des zweiten Kontaktbereichs kontaktiert; das Einprägen eines Messstromes am ersten Anschluss und Bildung eines geschlossenen Stromkreises über den Halbleiterkörper, über das mindestens eine zu testende Bauelement und den zweiten Anschluss; das Abgreifen einer ersten Teilspannung zwischen dem einem ersten und dem einem zweiten Testanschluss, wobei die erste Teilspannung einer Spannung zwischen einem ersten Eingang eines Multiplexerbauelements, der mit einem ersten Teil eines ersten Anschlussbereichs verbunden ist, und dem zweiten Testanschluss, der auf einem konstanten Bezugspotential liegt, entspricht; das Abgreifen einer zweiten Teilspannung zwischen dem ersten und dem zweiten Testanschluss, wobei die zweite Teilspannung einer Spannung zwischen einem zweiten Eingang des Multiplexerbauelements, der mit einem ersten Teil eines zweiten Anschlussbereichs verbunden ist, und dem zweiten Testanschluss entspricht; das Ermitteln der einer Spannung als Differenz aus erster und zweiter Teilspannung und das Ermitteln eines Widerstands zwischen dem ersten und dem zweiten Anschluss als Quotient aus der Spannung und dem Messstrom.
  • Dabei wird der zweite Testanschluss auf ein festes Bezugspotential gelegt. Die erste Teilspannung ist also die Spannung zwischen dem ersten Anschluss und Bezugspotential, die zweite Teilspannung ist die Spannung zwischen dem zweiten Anschluss und Bezugspotential.
  • Vorteilhafterweise wird hierfür nur ein Testanschluss benötigt. Trotzdem wird mit Vorteil der Widerstand zwischen erstem und zweitem Anschluss inklusive aller parasitärer Übergangswiderstände, die in dem Halbleiterkörper auftreten, erfasst.
  • Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Elemente tragen gleiche Bezugszeichen. Insoweit sich Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt. Es zeigen:
  • 1 einen Ausschnitt aus einer beispielhaften Ausführungsform einer Halbleiteranordnung nach dem vorgeschlagenen Prinzip in der Seitenansicht,
  • 2 die Halbleiteranordnung von 1 in der Draufsicht,
  • 3A eine beispielhafte Ausführungsform einer Halbleiteranordnung mit Messung eines Widerstandes,
  • 3B eine beispielhafte Ausführungsform einer Halbleiteranordnung mit sequentieller Messung eines Widerstandes,
  • 4 einen Ausschnitt aus einer beispielhaften Ausführungsform einer Halbleiteranordnung ohne Deckschicht in der Seitenansicht,
  • 5 die Halbleiteranordnung von 4 in der Draufsicht, und
  • 6 eine beispielhafte Ausführungsform einer Halbleiteranordnung ohne Deckschicht mit Messung eines Widerstandes.
  • 1 zeigt einen Ausschnitt aus einer beispielhaften Ausführungsform einer Halbleiteranordnung nach dem vorgeschlagenen Prinzip in der Seitenansicht. Dargestellt ist ein Halbleiterkörper CP mit einem darauf angeordneten Anschluss 20 und einer darauf aufsetzenden Messspitze M2. Der Halbleiter körper CP ist als Schichtstapel ausgeführt und umfasst eine Halbleiterschicht HL und eine Deckschicht S. Der Anschluss 20 ist als Lötkugel ausgeführt. Die nadelförmige Messspitze M2 kann auch englisch als probing pin bezeichnet werden. Der Halbleiterkörper CP umfasst wie beschrieben einen Wafer, in dem mindestens ein elektronisches Bauelement beispielsweise ein Transistor, eine Diode oder eine integrierte Schaltung realisiert ist. Zur elektrischen Kontaktierung mit der darüber liegenden Deckschicht S weist die Halbleiterschicht HL am oberen Ende einen zweigeteilten Anschlussbereich AB22, AB21 auf. Sowohl der erste Teil AB21 als auch der zweite Teil AB22 des zweigeteilten Anschlussbereichs weisen eine metallische Schicht, englisch metal layer, auf. Der erste und der zweite Teil AB21 und AB22 des zweigeteilten Anschlussbereichs sind wie dargestellt mit einem ersten Pad 41 und einem zweiten Pad 42 beschichtet. Auf der Halbleiterschicht HL ist die Deckschicht S angeordnet. Die Deckschicht S weist eine erste und eine zweite Durchkontaktierung 31 und 32, eine zweigeteilte Anschlussfläche AI2, AU2, sowie einen zweigeteilten Kontaktbereich KI2, KU2 auf. Der erste Teil des Anschlussbereichs AB21 ist über das erste Pad 41 und die erste Durchkontaktierung 31 mit dem ersten Teil AU2 der Anschlussfläche verbunden. Der erste Teil AU2 der Anschlussfläche ist über einen kleineren Teil KU2 des zweigeteilten Kontaktbereichs mit dem Anschluss 20 elektrisch leitend verbunden. Der zweite Teil AB22 des Anschlussbereichs ist über das zweite Pad 42 und die zweite Durchkontaktierung 32 mit dem zweiten Teil AI2 der Anschlussfläche verbunden. Der zweite Teil der Anschlussfläche AI2 ist über einen größeren Bereich KI2 des zweigeteilten Kontaktbereichs mit dem Anschluss 20 elektrisch leitend verbunden. Der kleinere Bereich KU2 und der größere Bereich KI2 des zweigeteilten Kontaktbereichs sind dabei elektrisch gegeneinander isoliert.
  • Ein Anlegen eines Messstroms I bewirkt einen Stromfluss durch den Anschluss 20. Durch die unterschiedlich großen Kontaktbereiche KI2 und KU2 fließt der Messstrom I vorzugsweise über den größeren Kontaktbereich KI2, der aufgrund der größeren Fläche einen geringeren Widerstand aufweist. Der Strom fließt weiter über den zweiten Teil der Anschlussfläche AI2 über die zweite Durchkontaktierung 32 und das zweite Pad 42 zum Anschlussbereich AB22 in der Halbleiterschicht HL. Gleichzeitig bildet sich ein Spannungspfad U2 aus. Dieser führt von der Unterseite des Anschlusses 20 über den kleineren Bereich des Kontaktbereichs KU2, über die Anschlussfläche AU2, über die erste Durchkontaktierung 31 und das erste Pad 41 zum Anschlussbereich AB21 in der Halbleiterschicht HL.
  • Vorteilhafterweise fließt der Messstrom I durch alle Grenzschichten zwischen den unterschiedlichen Schichten des Halbleiterkörpers CP. Bei einer Widerstandsmessung werden alle auftretenden parasitären Widerstände erfasst. Somit können mit Vorteil die in einem Datenblatt eines Bauelements angegebenen Kennwerte in der für einen Anwender relevanten Form, nämlich von Anschluss zu Anschluss, überprüft und sichergestellt werden.
  • 2 zeigt die Halbleiteranordnung von 1 in der Draufsicht. Der als Lötkugel ausgebildete Anschluss 20, sowie die Messspitze M2 sind hier nicht dargestellt. Somit sind auf der Deckschicht S der erste Teil der Anschlussfläche AU2 und der zweite Teil der Anschlussfläche AI2 zu sehen. Auf dem ersten Teil der Anschlussfläche AU2 ist der kleinere Bereich KU2 des Kontaktbereichs dargestellt. Dieser ist hier beispielsweise näherungsweise als Kreissegment ausgeführt, das gegenüber dem größeren Bereich KI2 des Kontaktbereichs über die Deckschicht S isoliert ist. Auf dem zweiten Teil AI2 der Anschlussfläche ist der größere Bereich KI2 des Kontaktbereichs angeordnet. Dieser ist hier beispielsweise näherungsweise als Kreis mit einem ausgeschnittenen Segment, nämlich dem kleineren Kontaktbereich KU2, dargestellt.
  • Die dargestellte Ausführungsform des zweigeteilten Kontaktbereichs mit dem größeren Bereich KI2 und dem kleineren Bereich KU2 ermöglicht einen Stromfluss des Messstromes I über den größeren Bereich KI2 und ein Abgreifen einer Spannung am kleineren Bereich KU2 des Kontaktbereichs. Der Kontaktbereich KU2 kann dabei sehr klein ausgeführt sein und benötigt keinen starken Schutz vor elektrostatischen Entladungen, da bei Auftreten eines elektrostatischen Impulses auf den Anschluss 20 die Energie vorteilhafterweise über den gut geschützten Strompfad abgeleitet wird.
  • 3A zeigt eine beispielhafte Ausführungsform einer Halbleiteranordnung mit Messung eines Widerstandes. Die Halbleiteranordnung umfasst die in 1 beschriebene Anordnung F2, eine weitere Anordnung F1, eine erste und eine zweite Testvorrichtung T1 und T2, sowie eine Stromquelle zum Bereitstellen des Messstromes I und ein Messgerät zum Messen einer Spannung U. Die Anordnung F1 entspricht in ihrem Aufbau und ihrer Funktion der in 1 beschriebenen Anordnung F2, ist jedoch vertikal gespiegelt dargestellt. Die Anordnung F1 realisiert also einen ersten Anschluss 10, auf dem eine Messspitze M1 aufsetzt. Die Anordnung F1 umfasst des Weiteren einen zweigeteilten Kontaktbereich KI1, KU1, eine zweigeteilte Anschlussfläche AI1, AU1, sowie einen zweigeteilten Anschlussbereich AB11, AB12. Die unterschiedlichen Schichten sind, wie in 1 für die Anordnung F2 beschrieben untereinander verbunden. Die erste Testvorrichtung T1 umfasst eine Messspitze M3, einen ersten Testanschluss 30, einen ersten Testkontaktbereich TK1, eine erste Testanschlussfläche TA1, sowie einen ersten Testanschlussbereich TAB1. Der erste Testanschlussbereich TAB ist über eine Durchkontaktierung elektrisch leitend mit der ersten Testanschlussfläche TA1 verbunden. Die erste Testanschlussfläche TA1 ist über den ersten Testkontaktbereich TK1 elektrisch leitend mit dem als Lötkugel ausgeführten ersten Testanschluss 30 verbunden. Die zweite Testvorrichtung T2 ist genauso aufgebaut wie die erste Testvorrichtung T1. Sie umfasst eine Messspitze M4, einen zweiten Testanschluss 40, einen zweiten Testkontaktbereich TK2, eine zweite Testanschlussfläche TA2, sowie einen zweiten Testanschlussbereich TAB2.
  • Der Halbleiterkörper CP weist in der Halbleiterschicht HL eine erste Spannungsverbindung VU1, eine zweite Spannungsverbindung VU2, sowie ein zu testendes elektronisches Bauelement DUT auf. Die erste Spannungsverbindung VU1 verbindet den ersten Teil des ersten Anschlussbereichs AB11 mit dem ersten Testanschlussbereich TAB1. Die zweite Spannungsverbindung VU2 verbindet den ersten Teil des zweiten Anschlussbereichs AB21 mit dem zweiten Testanschlussbereich TAB2. Das zu testende elektronische Bauelement DUT ist hier beispielhaft ausgeführt als Transistor. Ein erster Anschluss 1 des Bauelements DUT ist verbunden mit dem zweiten Teil des Anschlussbereichs AB12. Ein zweiter Anschluss 2 des Bauelements DUT ist verbunden mit dem zweiten Teil des zweiten Anschlussbereichs AB22.
  • An der Messspitze M1 wird der Messstrom I am ersten Anschluss 10 eingeprägt. Es bildet sich ein mit gestrichelter Linie dargestellter geschlossener Stromkreis über den größeren Bereich des ersten Kontaktbereichs KI1, den zweiten Teil der ersten Anschlussfläche AI1, den zweiten Teil des ersten Anschlussbereichs AB12 über den ersten Anschluss 1 des elektronischen Bauelements DUT zum zweiten Anschluss 2 des elektronischen Bauelements DUT und weiter über den zweiten Teil des zweiten Anschlussbereichs AB22 zum zweiten Teil der zweiten Anschlussfläche AI2, zum größeren Bereich des zweiten Kontaktbereichs KI2, zum zweiten Anschluss 20. Gleichzeitig bilden sich ein erster Spannungspfad U1 und ein zweiter Spannungspfad U2 aus, die mit gepunkteten Linien dargestellt sind. Der erste Spannungspfad U1 führt von der Unterseite des ersten Anschlusses 10 über den kleineren Bereich des ersten Kontaktbereichs KU1, über den ersten Teil der ersten Anschlussfläche AU1, über den ersten Teil des ersten Anschlussbereichs AB11, über die Spannungsverbindung VU1 zum ersten Testanschlussbereich TAB1 und weiter über die erste Testanschlussfläche TA1 zum ersten Testkontaktbereich TK1 und somit zum ersten Testanschluss 30. Der zweite Spannungspfad U2 führt von der Unterseite des zweiten Anschlusses 20 über den ersten Teil des zweiten Kontaktbereichs KU2, über den ersten Teil der zweiten Anschlussfläche AU2, über den ersten Teil des zweiten Anschlussbereichs AB21, über die zweite Spannungsverbindung VU2 zum zweiten Testanschlussbereich TAB2 und weiter zur zweiten Testanschlussfläche TA2, zum zweiten Testkontaktbereich TK2 und somit zum zweiten Testanschluss 40. Die Spannung U wird mit den Messspitzen M3 und M4 am ersten Testanschluss 30 und am zweiten Testanschluss 40 gemessen. Ein Widerstand des elektronischen Bauelements DUT wird ermittelt als Quotient aus der Spannung U und dem Messstrom I.
  • Vorteilhafterweise werden bei dieser Anordnung der erste Anschluss 10, der zweite Anschluss 20, sowie der erste Testanschluss 30 und der zweite Testanschluss 40 mit jeweils nur einer Messspitze kontaktiert. Trotzdem liegt hier eine echte Vierdrahtmessung vor, und der Widerstand des elektronischen Bauelements DUT kann direkt ermittelt werden.
  • In einer weiteren Ausführungsform können zur Messung der Widerstände weiterer Bauelemente die zwei Testanschlüsse 30 und 40 über analoge Multiplexer an verschiedene Messpunkte gelegt werden. Die Testanschlüsse 30 und 40 müssen nicht exklusiv für das Testen reserviert sein, sondern können im Normalbetrieb der im Halbleiterkörper CP realisierten integrierten Schaltung andere Funktionen übernehmen.
  • 3B zeigt eine beispielhafte Ausführungsform einer Halbleiteranordnung mit sequentieller Messung eines Widerstandes. Die dargestellte Anordnung entspricht im Aufbau der in 3A beschriebenen Anordnung mit geänderten Spannungsverbindungen. Die Halbleiterschicht HL weist zusätzlich ein Multiplexerbauelement MUX auf. Ein erster Eingang E1 des Multiplexerbauelements MUX ist mit dem ersten Teil des ersten Anschlussbereichs AB11 verbunden. Ein zweiter Eingang E2 des Multiplexerbauelements MUX ist mit dem ersten Teil des zweiten Anschlussbereichs AB21 verbunden. Ein Ausgang A des Multiplexerelements MUX ist über eine Spannungsverbindung VU12 mit dem ersten Testanschlussbereich TAB1 verbunden.
  • Dem ersten Anschluss 10 wird wieder über die Messspitze M1 der Messstrom I eingeprägt. Es entsteht ein geschlossener Stromkreis vom ersten Anschluss 10 über das elektronische Bauelement DUT zum zweiten Anschluss 20. Der Messstrom I fließt über die Messspitze M2 zur Stromquelle zurück. Der zweite Testanschluss 40 wird auf ein konstantes Bezugspotential gelegt. Zwischen dem ersten Testanschluss 30 und dem zweiten Testanschluss 40 wird zuerst eine erste Teilspannung UT1 abgegriffen. Diese entspricht einer Spannung zwischen dem ersten Eingang E1 des Multiplexerbauelements MUX und dem zweiten Testanschluss 40. Anschließend wird unter Verwendung des Multiplexerbauelements MUX eine zweite Teilspannung UT2 mit den Messspitzen M3 und M4 abgegriffen. Die Teilspannung UT2 fällt zwischen dem zweiten Eingang E2 des Multiplexerbauelements MUX, also dem zweiten Anschluss 20 und dem zweiten Testanschluss 40 ab. Die Spannung U zwischen dem ersten und dem zweiten Anschluss 10 und 20 wird berechnet als Differenz der beiden Teilspannungen UT1 und UT2.
  • 4 zeigt einen Ausschnitt aus einer beispielhaften Ausführungsform einer Halbleiteranordnung ohne Deckschicht S in der Seitenansicht. Der Halbleiterkörper CP umfasst hier lediglich die Halbleiterschicht HL. Im Gegensatz zur Anordnung von 1 ist bei dieser Anordnung keine Umverteilung der Anschlüsse erforderlich. Folglich sind der kleinere Bereich KU2 des zweiten Kontaktbereichs direkt mit dem ersten Teil des zweiten Anschlussbereichs AB21, der größere Bereich des zweiten Kontaktbereichs KI2 direkt mit dem zweiten Teil des zweiten Anschlussbereichs AB22 verbunden. Der eingeprägte Messstrom I fließt über den größeren Bereich KI2 des zweiten Kontaktbereichs direkt zum zweiten Teil des zweiten Anschlussbereichs AB22. Gleichzeitig bildet sich der zweite Spannungspfad U2 von der Unterseite des zweiten Anschlusses 20 über den kleineren Bereich KU2 des zweiten Kontaktbereichs zum ersten Teil des zweiten Anschlussbereichs AB21 aus.
  • 5 zeigt die Halbleiteranordnung von 4 in der Draufsicht. Analog zu 2 sind der als Lötkugel ausgebildete Anschluss 20, sowie die Messspitze M2 hier nicht dargestellt. Auf dem Halbleiterkörper HL sind der erste Teil der zweiten Anschlussfläche AB21 und der zweite Teil der zweiten Anschlussfläche AB22 dargestellt. Auf dem ersten Teil der zweiten Anschlussfläche AB21 ist der kleinere Bereich KU2 des zweiten Kontaktbereichs zu sehen. Auf dem zweiten Teil der zweiten Anschlussfläche AB22 ist der größere Bereich KI2 des zweiten Kontaktbereichs zu sehen. Die Kontaktbereiche KI2 und KU2 sind wie unter 2 beschrieben ausgeführt und voneinander isoliert.
  • 5 zeigt eine beispielhafte Ausführungsform einer Halbleiteranordnung ohne Deckschicht S mit Messung eines Widerstandes. Die Halbleiteranordnung umfasst die in 4 beschriebene Anordnung F3, eine weitere Anordnung F4, eine dritte und eine vierte Testvorrichtung T3 und T4, die Stromquelle zum Bereitstellen des Messstromes I und das Messgerät zum Messen der Spannung U entsprechend 3A. Die Anordnung F4 entspricht in ihrem Aufbau und in ihrer Funktion der in 4 beschriebenen Anordnung F3, ist jedoch vertikal gespiegelt dargestellt. Die Anordnung F4 realisiert also den ersten Anschluss 10, auf dem die Messspitze M1 aufsetzt. Die Anordnung F3 realisiert den zweiten Anschluss 20. Die dritte Testvorrichtung T3 umfasst die Messspitze M3, den ersten Testanschluss 30, den ersten Testkontaktbereich TK1, sowie den ersten Testanschlussbereich TAB1. Der erste Testkontaktbereich TK1 ist direkt mit dem ersten Testanschlussbereich TAB1 verbunden. Die vierte Testvorrichtung T4 ist analog zur dritten Testvorrichtung T3 ausgeführt und umfasst die Messspitze M4, den zweiten Testanschluss 40, den zweiten Testkontaktbereich TK2, sowie den zweiten Testanschlussbereich TAB2. Auch hier ist der zweite Testkontaktbereich TK2 direkt mit dem zweiten Testanschlussbereich TAB2 verbunden.
  • Das Einprägen des Messstromes I an der Messspitze M1 bewirkt einen Stromfluss vom ersten Anschluss 10, über den größeren Bereich KI1 des ersten Kontaktbereichs, den zweiten Teil des ersten Anschlussbereichs AB12 über das zu testende Bauelement DUT zum zweiten Teil des zweiten Anschlussbereichs AB22, zum größeren Bereich KI2 des zweiten Kontaktbereichs, zum zweiten Anschluss 20 und zur Messspitze M2. Gleichzeitig bilden sich der erste Spannungspfad U1, sowie der zweite Spannungspfad U2 aus. Analog zur Beschreibung unter 3A, jedoch ohne Deckschicht S, verläuft der erste Spannungspfad U1 von der Unterseite des ersten Anschlusses 10 über den kleineren Bereich KU1 des ersten Kontaktbereichs, über den ersten Teil des ersten Anschlussbereichs AB11, über die erste Spannungsverbindung VU1 zum ersten Testanschlussbereich TAB1 und weiter über den ersten Testkontaktbereich TK1, den ersten Testanschluss 30 und die Messspitze M3 zum Spannungsmessgerät. Der zweite Spannungspfad U2 verläuft von der Unterseite des zweiten Anschlusses 20 über den kleineren Bereich KU2 des zweiten Kontaktbereichs, über den ersten Teil des zweiten Anschlussbereichs AB21, über die zweite Spannungsverbindung VU2 zum zweiten Testanschlussbereich TAB2 und weiter über den zweiten Testkontaktbereich TK2, den zweiten Testanschluss 40 und die Messspitze M4 zum Spannungsmessgerät. Die Ermittlung des Widerstandes wird wie unter 3A beschrieben durchgeführt.
  • Vorteilhafterweise werden mit der gezeigten Anordnung bei der Widerstandsmessung sämtliche Übergangswiderstände erfasst, hier also insbesondere die Übergangswiderstände zwischen einerseits den zweigeteilten Anschlussbereichen AB11, AB12; AB21, AB22 auf dem Wafer und andererseits der jeweiligen Lötkugel des ersten und des zweiten Anschlusses 10 und 20.
  • Bezugszeichenliste
  • 1
    erster Kontakt
    2
    zweiter Kontakt
    10
    erster Anschluss
    20
    zweiter Anschluss
    30
    erster Testanschluss
    31, 32
    Durchkontaktierung
    40
    zweiter Testanschluss
    41, 42
    Pad
    AB11
    erster Teil des ersten Anschlussbereichs
    AB12
    zweiter Teil des ersten Anschlussbereichs
    AB21
    erster Teil des zweiten Anschlussbereichs
    AB22
    zweiter Teil des zweiten Anschlussbereichs
    AU1
    erster Teil der ersten Anschlussfläche
    AI1
    zweiter Teil der ersten Anschlussfläche
    AU2
    erster Teil der zweiten Anschlussfläche
    AI2
    zweiter Teil der zweiten Anschlussfläche
    A
    Ausgang
    CP
    Halbleiterkörper
    DUT
    elektronisches Bauelement
    E1
    erster Eingang
    E2
    zweiter Eingang
    F1, F2
    Anordnung
    F3, F4
    Anordnung
    HL
    Halbleiterschicht
    I
    Messstrom
    KI1
    größerer Bereich des ersten Kontaktbereichs
    KU1
    kleinerer Bereich des ersten Kontaktbereichs
    KI2
    größerer Bereich des zweiten Kontaktbereichs
    KU2
    kleinerer Bereich des zweiten Kontaktbereichs
    M1–M4
    Messspitzen
    MUX
    Multiplexerbauelement
    S
    Deckschicht
    T1
    erste Testvorrichtung
    T2
    zweite Testvorrichtung
    T3
    dritte Testvorrichtung
    T4
    vierte Testvorrichtung
    TAB1
    erster Testanschlussbereich
    TAB2
    zweiter Testanschlussbereich
    TA1
    erste Testanschlussfläche
    TA2
    zweite Testanschlussfläche
    TK1
    erster Testkontaktbereich
    TK2
    zweiter Testkontaktbereich
    U1
    erster Spannungspfad
    U2
    zweiter Spannungspfad
    U
    Spannung
    UT1
    erste Teilspannung
    UT2
    zweite Teilspannung
    VU1
    erste Spannungsverbindung
    VU2
    zweite Spannungsverbindung
    VU12
    Spannungsverbindung

Claims (15)

  1. Halbleiteranordnung aufweisend – einen Halbleiterkörper (CP) umfassend eine Halbleiterchicht (HL) mit einem ersten (AB11, AB12) und mindestens einem zweiten (AB21, AB22) jeweils zweiteilig ausgeführten leitenden Anschlussbereich, sowie mit einem ersten (TAB1) und einem zweiten (TAB2) Testanschlussbereich, – einen ersten (KI1, KU1) und mindestens einen zweiten (KI2, KU2) auf dem Halbleiterkörper (CP) angeordneten jeweils zweiteilig ausgeführten Kontaktbereich, die mit dem jeweiligen Anschlussbereich (AB11, AB12; AB21, AB22) verbunden sind, sowie einen ersten (TK1) und einen zweiten (TK2) Testkontaktbereich, die mit dem jeweiligen Testanschlussbereich (TAB1, TAB2) verbunden sind, – einen auf dem Halbleiterkörper (CP) aufgebrachten ersten Anschluss (10), der beide Teile des zweiteilig ausgeführten ersten Kontaktbereichs (KI1, KU1) kontaktiert, sowie mindestens einen zweiten auf dem Halbleiterkörper (CP) aufgebrachten Anschluss (20), der beide Teile des mindestens einen zweiten zweiteilig ausgeführten Kontaktbereichs (KI2, KU2) kontaktiert und – einen ersten und einen zweiten auf dem Halbleiterkörper (CP) aufgebrachten Testanschluss (30, 40), die mit dem jeweiligen Testkontaktbereich (TK1, TK2) verbunden sind.
  2. Halbleiteranordnung nach Anspruch 1, wobei der erste (KI1, KU1) und der mindestens eine zweite Kontaktbereich (KI2, KU2) jeweils einen kleineren (KU1, KU2) und einen größeren (TI1, KI2) Bereich, der vom kleineren Bereich (KU1, KU2) elektrisch isoliert ist, umfassen.
  3. Halbleiteranordnung nach Anspruch 2, wobei der Halbleiterkörper (CP) eine auf der Halbleiterschicht (HL) angeordnete Deckschicht (S), umfassend eine Umverteilungsebene, in der eine erste (AI1, AU1) und mindestens eine zweite (AI2, AU2) jeweils zweiteilig ausgeführte leitende Anschlussfläche, sowie eine erste (TA1) und eine zweite leitende Testanschlussfläche (TA2) ausgebildet sind, aufweist.
  4. Halbleiteranordnung nach Anspruch 3, wobei die Deckschicht (S) Durchkontaktierungen aufweist, so dass – ein erster Teil (AB11) des ersten Anschlussbereichs über einen ersten Teil (AU1) der erste Anschlussfläche mit dem kleineren Bereich (KU1) des ersten Kontaktbereichs, – ein zweiter Teil (AB12) des ersten Anschlussbereichs über einen zweiten Teil (AI1) der ersten Anschlussfläche mit dem größeren Bereich (KI1) des ersten Kontaktbereichs, – ein erster Teil (AB21) des mindestens einen zweiten Anschlussbereichs über einen ersten Teil (AU2) der mindestens einen zweiten Anschlussfläche mit dem kleineren Bereich (KU2) des mindestens einen zweiten Kontaktbereichs, – ein zweiter Teil (AB22) des mindestens einen zweiten Anschlussbereichs über einen zweiten Teil (AI2) der mindestens einen zweiten Anschlussfläche mit dem größeren Bereich (KI2) des mindestens einen zweiten Kontaktbereichs, – der erste Testanschlussbereich (TAB1) über die erste Testanschlussfläche (TA1) mit dem ersten Testkontaktbereich (TK1) und – der zweite Testanschlussbereich (TAB2) über die zweite Testanschlussfläche (TA2) mit dem zweiten Testkontaktbereich (TK2) verbunden sind.
  5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, wobei der erste (AB11, AB12) und der mindestens eine zweite Anschlussbereich (AB21, AB22) sowie der erste (TAB1) und der zweite (TAB2) Testanschlussbereich mit einem leitenden Material beschichtet sind, das den jeweiligen Anschlussbereich (AB11, AB12, AB21, AB22, TAB1, TAB2) räumlich teilweise überdeckt und zum elektrischen Verbinden mit dem jeweiligen Kontaktbereich (KU1, KI1, KU2, KI2, TK1, TK2) ausgelegt ist.
  6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, wobei der erste (10) und der mindestens eine zweite (20) Anschluss, sowie der erste (30) und der zweite (40) Testanschluss jeweils als Lötkugeln mit planarisierter Unterseite ausgeführt sind.
  7. Halbleiteranordnung nach einem der Ansprüche 1 bis 6, wobei die Halbleiterschicht (HL) mindestens ein elektronisches Bauelement (DUT) mit mindestens zwei Kontakten aufweist, dessen erster Kontakt (1) mit dem zweiten Teil (AB12) des ersten Anschlussbereichs und dessen zweiter Kontakt (2) mit dem zweiten Teil (AB22) des mindestens einen zweiten Anschlussbereichs verbunden sind.
  8. Halbleiteranordnung nach einem der Anspruche 1 bis 7, wobei die Halbleiterschicht (HL) eine erste Spannungsverbindung (VU1) von dem ersten Teil (AB11) des ersten Anschlussbereichs zum ersten Testanschlussbereich (TAB1) und eine zweite Spannungsverbindung (VU2) vom ersten Teil (AB21) des mindestens einen zweiten Anschlussbereichs zum zweiten Testanschlussbereich (TAB2) aufweist.
  9. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, wobei die Halbleiterschicht (HL) ein Multiplexerbauelement (MUX) aufweist, dessen erster Eingang (E1) mit dem ersten Teil (AB11) des ersten Anschlussbereichs, dessen zweiter Eingang (E2) mit dem ersten Teil (AB21) des mindestens einen zweiten Anschlussbereichs und dessen Ausgang (A) mit dem ersten Testanschlussbereich (TAB1) gekoppelt sind.
  10. Verfahren zur Messung eines insbesondere niederohmigen Widerstands zwischen zwei Anschlüssen eines Wafer-Level-Packages, das folgende Schritte umfasst: – Aufbringen eines ersten (KI1, KU1) und eines zweiten (KI2, KU2) zweigeteilten, metallischen Kontaktbereichs auf einen Halbleiterkörper (CP) umfassend eine Halbleiterschicht (HL) mit mindestens einem zu testenden Bauelement (DUT), – Aufbringen einer ersten Lötkugel auf den ersten Kontaktbereich (KI1, KU1) zur Bildung eines ersten Anschlusses (10), der beide Teile des ersten Kontaktbereichs (KI1, KU1) kontaktiert und Aufbringen einer zweiten Lötkugel auf den zweiten Kontaktbereich (KI2, KU2) zur Bildung eines zweiten Anschlusses (20), der beide Teile des zweiten Kontaktbereichs (KI2, KU2) kontaktiert, – Einprägen eines Messstromes (I) am ersten Anschluss (10) und Bildung eines geschlossenen Stromkreises über den Halbleiterkörper (CP) und den zweiten Anschluss (20), – Abgreifen einer Spannung (U) zwischen einem ersten Testanschluss (30), welcher über den Halbleiterkörper (CP) mit dem ersten Anschluss (10) verbunden ist und einem zweiten Testanschluss (40), welcher über den Halbleiterkörper (CP) mit dem zweiten Anschluss (20) verbunden ist und – Ermitteln eines Widerstands zwischen dem ersten und dem zweiten Anschluss (10, 20) als Quotient aus der abgegriffenen Spannung (U) und dem Messstrom (I).
  11. Verfahren nach Anspruch 10, wobei das Aufbringen des ersten (KI1, KU1) und des zweiten (KI2, KU2) Kontaktbereichs so durchgeführt wird, dass der erste (KI1, KU1) und der zweite Kontaktbereich (KI2, KU2) in jeweils einen kleineren (KU1, KU2) und einen größeren Bereich (KI1, KI2) geteilt sind, die elektrisch voneinander getrennt sind.
  12. Verfahren nach Anspruch 11, wobei das Aufbringen des ersten (KI1, KU1) und des zweiten (KI2, KU2) zweigeteilten, metallischen Kontaktbereichs auf eine erste (AU1, AI1) und eine zweite (AU2, AI2) zweigeteilte Anschlussfläche einer von dem Halbleiterkörper (CP) umfassten, auf der Halbleiterschicht (HL) angeordneten Deckschicht (S) erfolgt.
  13. Verfahren nach Anspruch 11 oder 12, wobei das Einprägen des Messstroms (I) einen Stromfluss durch die Lötkugel des ersten Anschlusses (10), über den größeren Bereich (KI1) des ersten Kontaktbereichs, über das zu testende elektronische Bauelement (DUT) des Halbleiterkörpers (CP) zu dem größeren Bereich (KI2) des zweiten Kontaktbereichs und der Lötkugel des zweiten Anschlusses (20) bewirkt.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei das Einprägen des Messstroms (I) das Ausbilden eines ersten Spannungspfades (U1) von einer Unterseite der Lötkugel des ersten Anschlusses (10) über den kleineren Bereich (KU1) des ersten Kontaktbereichs über den Halbleiterkörper (CP) zum ersten Testanschluss (30), sowie eines zweiten Spannungspfades (U2) von einer Unterseite der Lötkugel des zweiten Anschlusses (20) über den kleineren Bereich (KU2) des zweiten Kontaktbereichs über den Halbleiterkörper (CP) zum zweiten Testanschluss (40) bewirkt.
  15. Verfahren zur sequentiellen Messung eines insbesondere niederohmigen Widerstands zwischen zwei Anschlüssen eines Wafer-Level-Packages, das folgende Schritte umfasst: – Aufbringen eines ersten (KI1, KU1) und eines zweiten (KI2, KU2) zweigeteilten, metallischen Kontaktbereichs auf einen Halbleiterkörper (CP) umfassend eine Halbleiterschicht (HL) mit mindestens einem zu testenden Bauelement (DUT), – Aufbringen einer ersten Lötkugel auf den ersten Kontaktbereich (KI1, KU1) zur Bildung eines ersten Anschlusses (10), der beide Teile des ersten Kontaktbereichs (KI1, KU1) kontaktiert und Aufbringen einer zweiten Lötkugel auf den zweiten Kontaktbereich (KI2, KU2) zur Bildung eines zweiten Anschlusses (20), der beide Teile des zweiten Kontaktbereichs (KI2, KU2) kontaktiert, – Einprägen eines Messstromes (I) am ersten Anschluss (10) und Bildung eines geschlossenen Stromkreises über den Halbleiterkörper (CP), über das mindestens eine zu testende Bauelement (DUT) und den zweiten Anschluss (20), – Abgreifen einer ersten Teilspannung (UT1) zwischen einem ersten und einem zweiten Testanschluss (30, 40), wobei die erste Teilspannung (UT1) einer Spannung zwischen einem ersten Eingang (E1) eines Multiplexerbauelements (Mux), der mit einem ersten Teil eines ersten Anschlussbereichs (AB11) verbunden ist, und dem zweiten Testanschluss (40), der auf einem konstanten Bezugspotential liegt, entspricht, – Abgreifen einer zweiten Teilspannung (UT2) zwischen dem ersten und dem zweiten Testanschluss (30, 40), wobei die zweite Teilspannung (UT2) einer Spannung zwischen einem zweiten Eingang (E2) des Multiplexerbauelements (Mux), der mit einem ersten Teil eines zweiten Anschlussbereichs (AB21) verbunden ist, und dem zweiten Testanschluss (40) entspricht, – Ermitteln einer Spannung (U) als Differenz aus erster und zweiter Teilspannung (UT1, UT2), und – Ermitteln eines Widerstands zwischen dem ersten und dem zweiten Anschluss (10, 20) als Quotient aus der Spannung (U) und dem Messstrom (I).
DE102008014774.5A 2008-03-18 2008-03-18 Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages Expired - Fee Related DE102008014774B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102008014774.5A DE102008014774B4 (de) 2008-03-18 2008-03-18 Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages
GB0903787A GB2460310B (en) 2008-03-18 2009-03-05 Semiconductor arrangement and method for the measurement of a resistance
US12/406,721 US7948258B2 (en) 2008-03-18 2009-03-18 Semiconductor arrangement and method for the measurement of a resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008014774.5A DE102008014774B4 (de) 2008-03-18 2008-03-18 Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages

Publications (2)

Publication Number Publication Date
DE102008014774A1 DE102008014774A1 (de) 2009-09-24
DE102008014774B4 true DE102008014774B4 (de) 2015-09-03

Family

ID=40580671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008014774.5A Expired - Fee Related DE102008014774B4 (de) 2008-03-18 2008-03-18 Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages

Country Status (3)

Country Link
US (1) US7948258B2 (de)
DE (1) DE102008014774B4 (de)
GB (1) GB2460310B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101765656B1 (ko) * 2010-12-23 2017-08-08 삼성디스플레이 주식회사 구동 집적회로 및 이를 포함하는 표시장치
JP5819096B2 (ja) * 2011-04-28 2015-11-18 富士通コンポーネント株式会社 接触端子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018462A (en) * 1997-06-30 2000-01-25 Nec Corporation Multi-tip module
US6853078B2 (en) * 2002-02-22 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
DE102004005586B3 (de) * 2004-02-04 2005-09-29 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373145A (ja) * 1991-06-24 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置とそれを用いた評価回路および評価方法
JP2822951B2 (ja) * 1995-08-28 1998-11-11 日本電気株式会社 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法
US6700399B1 (en) * 2002-12-12 2004-03-02 Texas Instruments Incorporated High density parasitic measurement structure
WO2006058019A1 (en) * 2004-11-22 2006-06-01 Texas Instruments Incorporated Method for capacitance measurement in silicon

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018462A (en) * 1997-06-30 2000-01-25 Nec Corporation Multi-tip module
US6853078B2 (en) * 2002-02-22 2005-02-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
DE102004005586B3 (de) * 2004-02-04 2005-09-29 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben

Also Published As

Publication number Publication date
GB2460310B (en) 2010-05-05
GB0903787D0 (en) 2009-04-15
GB2460310A (en) 2009-12-02
DE102008014774A1 (de) 2009-09-24
US20090237105A1 (en) 2009-09-24
US7948258B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
DE10191490B4 (de) Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen
DE10323668A1 (de) Intergrierter Schaltkreischip und Wafer sowie Prüfverfahren und -vorrichtung
DE4110551C1 (de)
DE19801557B4 (de) Kontakt-Prüfschaltung in einer Halbleitereinrichtung
DE10354939B4 (de) Verfahren zur Zuverlässigkeitsprüfung eines Bauelements einer Schaltung
DE102008053956A1 (de) Halbleiterbauelement mit einer aufgeteilten intern verbundenen Sensorstruktur für chipinterne Überwachungszwecke
DE69730116T2 (de) Verfahren zur inspektion einer integrierten schaltung
EP0382868A1 (de) Schaltung zum Messen von Widerständen von Prüflingen
DE10255378B4 (de) Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen
DE10001129A1 (de) Schaltungsanordnung zur Kapazitätsmessung von Strukturen in einer integrierten Schaltung
DE102008014774B4 (de) Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages
DE10143034B4 (de) Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung
EP0705439B1 (de) Testvorrichtung sowie -verfahren für einen auf einer platine eingelöteten ic
EP1577676A1 (de) Verfahren und Schaltung zum Schutz von Prüfkontakten bei der Hochstrom-Messung von Halbleiter-Bauelementen
DE19813503C1 (de) Schaltungsanordnung zum Verhindern von bei Kontaktfehlern auftretenden falschen Ergebnissen beim Testen einer integrierten Schaltung
EP1860447B1 (de) Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE10214885C1 (de) Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung
US9470719B2 (en) Testing semiconductor devices
DE102006049324A1 (de) Halbleiterkörper und Verfahren zum Testen eines Halbleiterkörpers
DE60320171T2 (de) Verfahren zum Detektieren von Fehlern in elektronischen Bauteilen, basierend auf Ruhestrom-Messungen
DE10151394B4 (de) Wafer und Verfahren zum Überwachen eines Halbleiterproduktionsprozesses
DE102011018650B4 (de) Verfahren zum Testen eines elektrischen Bauelementes und Verwendung
DE102006028414B4 (de) Testverfahren und Testvorrichtung für eine integrierte Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee