DE10214885C1 - Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung - Google Patents

Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung

Info

Publication number
DE10214885C1
DE10214885C1 DE10214885A DE10214885A DE10214885C1 DE 10214885 C1 DE10214885 C1 DE 10214885C1 DE 10214885 A DE10214885 A DE 10214885A DE 10214885 A DE10214885 A DE 10214885A DE 10214885 C1 DE10214885 C1 DE 10214885C1
Authority
DE
Germany
Prior art keywords
resistors
measuring
node
pads
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10214885A
Other languages
English (en)
Inventor
Juergen Lindolf
Sibina Sukman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10214885A priority Critical patent/DE10214885C1/de
Priority to US10/407,714 priority patent/US6917208B2/en
Application granted granted Critical
Publication of DE10214885C1 publication Critical patent/DE10214885C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008Marginal testing, e.g. race, voltage or current testing of impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

Erfindungsgemäß wird ein Verfahren zur Bestimmung von Widerstandswerten an mehreren zusammengeschalteten Widerständen (1) in einer integrierten Schaltung sowie eine Widerstandsanordnung vorgeschlagen, bei der die Widerstände (1) zu einer Ringstruktur (4) zusammengeschaltet sind. An den Knoten (3) zwischen zwei Widerständen (1) sind jeweils zwei Messpads (2) vorgesehen, die zur Stromeinspeisung beziehungsweise zur Spannungsmessung nach dem bekannten Vier-Punkt-Messverfahren verwendbar sind. Durch die Ringstruktur werden im Gegensatz zur üblichen Reihenschaltung von Widerständen (1) weniger Messpads (2) benötigt. Beispielsweise werden bei einer Ringstruktur mit vier Widerständen (1) in vorteilhafter Weise zwei Messpads (2) eingespart. Die dadurch verringerte notwendige Chipfläche für die Ringstruktur ist insbesondere bei Testschaltungen vorteilhaft, die beispielsweise im schmalen Sägerahmen zwischen zwei Chips angeordnet werden kann.

Description

Die Erfindung betrifft ein Verfahren und eine Teststruktur zum Bestimmen mehrerer zusammengeschalteter Widerstände, die als integrierte Schaltung ausgebildet sind, wobei die Wider­ stände für eine Vier-Punkt-Messung Messpads aufweisen, über die sie versorgt beziehungsweise gemessen werden können.
Bei der Herstellung von integrierten Schaltungen, die als Chips in Reihen und Spalten auf einem Wafer angeordnet sind, ist schon bekannt, Teststrukturen vorzusehen, an denen ver­ schiedene Prozessparameter kontrolliert und überwacht werden können. Diese Teststrukturen enthalten beispielsweise elekt­ ronische Bauelemente wie Transistoren, Widerstände oder ähn­ liches, an denen die verschiedenen Prozessparameter zumindest stichprobenweise überprüft werden können. Derartige Test­ strukturen sind notwendig, da die integrierten Schaltungen in der Regel derart komplex aufgebaut sind, dass an ihnen selbst diese Prozessparameter nicht getestet werden können.
Bekannt ist in diesem Zusammenhang des weiteren, Widerstände zu testen, die in Form von seriellen Widerständen angeordnet sind. Insbesondere niederohmige Widerstände werden dabei mit Messpads (Pads) angeschlossen, die eine Kelvin-Kontaktierung nach der Vier-Punkt-Messmethode erlauben. Bei dieser Messme­ thode benötigt jeder Widerstand je zwei Messpads für jeden Anschluss. Da man bei der Entwicklung von integrierten Schal­ tungen aus technologischen und wirtschaftlichen Gründen stets bemüht ist, die Schaltungen so klein wie möglich auszuführen, ist die hohe Anzahl von Messpads nachteilig, da diese Pads verhältnismäßig viel Platz benötigen. Insbesondere, ist die Anordnung der Testschaltungen im Sägerahmen (Kerf) zwischen den Chips schwierig, da dieser sehr schmal ist. Aber auch bei einer Anordnung auf einem Testchip wird die verfügbare Chipfläche auf dem Wafer in ungünstiger Weise belegt.
Aus der DE 36 15 550 A1 und der DE 100 12 313 A1 sind bereits Widerstandsmessanordnungen bekannt, bei denen eine ringförmi­ ge Anordnung von Widerständen vorgesehen ist.
Der Erfindung liegt die Aufgabe zu Grunde, den Flächenbedarf von Teststrukturen zu reduzieren.
Diese Aufgabe wird mit den Merkmalen der nebengeordneten An­ sprüche 1 und 2 gelöst.
Durch die im abhängigen Anspruch aufgeführten Maßnahmen ist eine vorteilhafte Weiterbildung und Verbesserung der Er­ findung gegeben.
Das erfindungsgemäße Verfahren zur Bestimmung von Wider­ standswerten mehrerer zusammengeschalteter Widerstände bezie­ hungsweise die erfindungsgemäße Teststruktur zeichnen sich dadurch aus, dass die Widerstände in einer Ringstruktur ange­ ordnet sind. Als besonders vorteilhaft wird dabei angesehen, dass zwar ebenfalls für jeden Widerstand vier Messpads benö­ tigt werden. Durch Mehrfachnutzung der Messpads können insge­ samt jedoch Messpads eingespart werden. Dadurch kann in vor­ teilhafter Weise die frei werdende Chipfläche eingespart oder für andere Teststrukturen genutzt werden. So können bei­ spielsweise bei einer Anordnung von vier Widerständen in der Ringstruktur zwei von sonst erforderlichen zehn Messpads ein­ gespart werden.
Die Ringstruktur weist wenigstens zwei parallel geschaltete Widerstandszweige auf. Dadurch erhält man zwei getrennte Strompfade, die für die Bestimmung der Widerstandswerte zwei lineare Gleichungen liefern, so dass die Berechnung der Wi­ derstände relativ einfach ist.
In jeden Widerstandszweig sind wenigstens zwei Widerstände in Reihe zu schalten. Dadurch ergeben sich weitere Knoten in die ein Messstrom eingespeist werden kann. Somit erhält man zwei weitere lineare Gleichungen, so dass man die vier unbekannten Widerstandswerte mit den insgesamt vier linearen Gleichungen leicht lösen kann.
Zur Bestimmung der Widerstandswerte werden die Spannungsab­ fälle an den Widerständen in Abhängigkeit vom fließenden Strom gemessen. Diese Messungen sind mit der Vier-Punkt- Methode leicht durchführbar.
Die Bestimmung der einzelnen Widerstandswerte erfolgt dabei prinzipiell nach dem per se bekannten Ohmschen Gesetz, wobei auch die Verknüpfungen der Widerstände zu berücksichtigen sind.
Eine vorteilhafte Lösung wird auch darin gesehen, die Wider­ stände als Teststrukturen von Halbleiterschaltungen einzuset­ zen. Auf diese Weise können beispielsweise durch Leiterbahnen gebildete Widerstände leicht auf ihre Sollwerte überprüft werden.
Da die Widerstände insbesondere auch auf einer Teststruktur angeordnet sein können, kann hier die verfügbare Chipfläche optimal genutzt werden.
Eine vorteilhafte Lösung besteht auch darin, die Widerstände als Teststruktur im Sägerahmen, dem sogenannten Kerf, zwi­ schen zwei Chips anzuordnen. Da diese Fläche naturgemäß sehr schmal ist, erscheint die Anordnung der Widerstände mit einer reduzierten Anzahl von Messpads besonders geeignet.
Vorteilhaft ist der Einsatz bei Speicherschaltungen wie DRAM's, wo die Packungsdichte besonders hoch, um eine mög­ lichst große Speicherkapazität zu erhalten. Die Teststruktu­ ren sollten daher besonders flächensparend ausgebildet sein.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert.
Fig. 1 zeigt eine bekannte integrierte Widerstandsanordnung mit einer Reihenschaltung,
Fig. 2 zeigt ein Ausführungsbeispiel der Erfindung mit einer ersten Messanordnung und
Fig. 3 zeigt das obige Ausführungsbeispiel mit einer zweiten Messanordnung.
Um die Erfindungsidee besser verständlich zu machen, wird zu­ nächst anhand der Fig. 1 erläutert, wie bisher eine integ­ rierte Widerstandsanordnung mit einer Reihenschaltung von beispielsweise vier Widerständen 1 gemessen wurde. Insbeson­ dere bei kleinen Widerstandswerten, wie sie in Form von Lei­ terbahnen realisiert sein können, wird in der Regel die Vier- Punkt-Messmethode nach Kelvin angewendet. Diese Methode hat den Vorteil, dass beispielsweise Widerständen an Zuleitungen oder Übergangswiderständen an den Kontaktierungsstellen (Messpads 2), an denen die Testsonden eines Testboards auf­ setzen, praktisch eliminiert werden. Diese Messmethode beruht darauf, dass der Messstrom an getrennten Messpads 2 (Force- Leitung) eingeprägt und die Spannung an weiteren Messpads 2, den sogenannten Sense-Leitungen gemessen wird. Dadurch ge­ lingt es, beispielsweise den Spannungsabfall auf der Force- Leitung und auch den Übergangswiderstand zwischen der Force Messsonde und dem Messpad 2 zu umgehen. Der Übergangswider­ stand zwischen der Senseleitung und dem Messpad 2 einschließ­ lich deren Leitungswiderstand ist dagegen vernachlässigbar, da der Messkreis sehr hochohmig ausgebildet ist und hier im Vergleich zum Strom auf der Force-Leitung ein sehr viel ge­ ringerer Messstrom fließt. Der über den Widerstand 1 gemesse­ nen Spannungsabfall kann sehr präzise erfasst werden und ent­ spricht daher exakt dem tatsächlichen Widerstandswert, der sich nach dem Ohmschen Gesetz R = U/I bestimmen lässt, wenn der eingeprägte Strom I bekannt ist.
Nachteilig ist jedoch, dass bei dieser Anordnung für jeden Widerstandsanschluss zwei Messpads 2 benötigt werden, wie der Fig. 1 entnehmbar ist. Für die vier Widerstände R1, R2, R3 und R4 werden in diesem Beispiel somit zehn Messpads 2 benö­ tigt, auf die die Testsonden (Force beziehungsweise Sense) aufgesetzt werden können. Allgemein beträgt der Flächenbedarf für n Widerstände (n + 1).2 Messpads für die serielle Anordnung von Widerständen.
Aus Übersichtlichkeitsgründen wurde in Fig. 1 nur die Son­ denanordnung für den Widerstand R2 näher dargestellt. Ent­ sprechendes gilt für die übrigen Widerstände R1, R3 und R4.
Bei dem erfindungsgemäßen Ausführungsbeispiel der Fig. 2 und 3 werden dagegen wenigstens zwei Messpads 2 eingespart. Allgemein werden hier nur n.2 Messpads benötigt. Wie der Fig. 2 entnehmbar ist, sind die vier Widerstände R1, R2, R3 und R4 in einer Ringstruktur angeordnet. Aus jeweils zwei Wi­ derstandspaaren R1 und R2 beziehungsweise R3 und R4 wurden zwei Strompfade I12 und I14 gebildet. Jeder Strompfad I12 be­ ziehungsweise I14 weist zwei in Reihe geschaltete Widerstände R1, R2 beziehungsweise R3, R4 auf. Um die Kelvin Messmethode anwenden zu können, sind auch hier an jedem zwischen zwei Wi­ derständen 1 entstandenen Knoten 3 zwei Messpads 2 angeord­ net.
Im folgenden wird die Wirkungsweise dieser Anordnung näher erläutert. Zunächst wird in einem ersten Messschritt am lin­ ken Knoten 3 von Fig. 2 über eine Force-Leitung der Mess­ strom I10 angelegt, der sich in die beiden Strompfade I12 und I14 aufteilt. Der rechte Knoten 3 sei als 0-Punkt (0 V) oder Ground angenommen. Jetzt können - jeweils gegen Ground am rechten Knoten 3 von Fig. 2 gemessen - über Sense-Leitungen an separaten Messpads 2 die Spannungen U10, U12 und U14 ge­ messen werden. Bei den beiden Messpads 2 für den Spannungsab­ griff U12 und U14 wird bei diesem Messschritt nur ein Messpad 2 benötigt. Das zweite Messpad 2 bleibt zunächst unbenutzt.
Hieraus ergeben sich nach dem Ohmschen Gesetz und den vorlie­ genden Verknüpfungen folgende Gleichungen für die unbekannten Widerstände R1 bis R4.
I10 = I12 + I14 = U10/(R1 + R2) + U10/(R3 + R4).
Andererseits gilt
I12 = (U10 - U12)/R1 und I12 = U12/R2 (1)
Entsprechend gilt
I14 = (U10 - U14)/R3 und I14 = U14/R4 (1)
Durch Ersetzen der beiden Ströme I12 und I14 gemäß (1) ergibt sich
R2 = U12.R1/(U10 - U12) und (2)
R4 = U14.R3/(U10 - U14) (2)
Aus diesen beiden Gleichungen (2) ist ersichtlich, dass die Widerstände R1 bis R4 nur noch von den gemessenen Spannungen U10, U12 und U14 und den Widerständen R1, R3 abhängen, nicht mehr von dem eingeprägten Strom I10.
Ein zweiter Messschritt ist in Fig. 3 dargestellt. Fig. 3 zeigt die gleiche Ringstruktur 4 wie Fig. 2. Allerdings wird in Fig. 3 nun ein Strom I20 an einem weiteren Knoten (dem mittleren oberen Knoten 3) der Ringstruktur 4 eingeprägt. Der Strom fließt zum mittleren unteren Knoten 3, der jetzt den Bezugspunkt 0 V darstellt. Durch die Widerstandszweige R1 + R3 beziehungsweise R2 + R4 fließen nun die Ströme I23 und I24, so dass neben der Spannung U20 auch die Spannungen U23 und U24 gegen 0 V gemessen werden können.
Für die Einspeisung des Stromes I20 und Messung der Spannung U20 werden in diesem Messschritt beide Messpads 2 verwendet. An den beiden äußeren Knoten 3 wird dagegen für die Span­ nungsmessungen nur ein Messpad 2 benötigt.
Ähnlich wie zu Fig. 2 lassen sich auch zum Stromlaufplan der Fig. 3 nun folgende Gleichungen aufstellen.
I20 = I23 + I24 = U20/(R1 + R3) + U20/(R2 + R4) (3)
Es gilt
I23 = (U20 - U23)/R1 und I23 = U23/R3 (3)
Aus den Gleichungen (2) und (3) ergibt sich
I20 = (U20 - U23)/R1 + (U20 - U24).(U10 - U12)/(R1.U12)
Daraus folgt
R1 = (U20 - U23)/I20 + (U20 - U24).(U10 - U12))/(I20.U12) (4)
und analog hierzu ergibt sich
R3 = U23/I20 + (U24).(U10 - U14)/(I20.U14) (5)
Die Gleichungen (4) und (5) enthalten für die Berechnung der Widerstände R1 und R3 die gemessenen Spannungen U20, U23, U24, U10, U12, U14 und den Strom I20. Dadurch lassen sich zu­ nächst diese beiden Widerstände R1 und R3 berechnen. Durch Einsetzen in die beiden Formeln (2) ergeben sich auch die Wi­ derstandswerte für die beiden Widerstände R2 und R4.
Die Anordnung der Widerstände 1 in einer Ringstruktur 4 er­ fordert zwar etwas mehr Mess- und Rechenaufwand als bei einer seriellen Anordnung von Widerständen 1. Da die Messung und Berechnung jedoch kostengünstig automatisiert werden kann, ist dieser Mehraufwand gegenüber dem Mehraufwand für mehr Messpads 2 sicher gerechtfertigt.
Abschließend sei noch darauf hingewiesen, dass die Ringstruk­ tur 4 prinzipiell auch mit weiteren Widerständen 1 ausgebil­ det werden kann. Die Bestimmung der einzelnen Widerstände 1 ist dann entsprechend anzupassen.
Bezugszeichenliste
1
Widerstand
2
Messpad
3
Knoten
4
Ringstruktur
I10 Messstrom
I20 Messstrom
I12 Strompfad
I14 Strompfad
I23 Strompfad
I24 Strompfad
R1 Widerstand
R2 Widerstand
R3 Widerstand
R4 Widerstand

Claims (3)

1. Verfahren zum Bestimmen von Widerstandswerten in einer Teststruktur für integrierte Schaltungen mithilfe einer Vier- Punktmessung, wobei wenigstens vier Widerstände (R1, R2, R3, R4) zusammengeschaltet sind und die Widerstände Messpads (2) aufweisen, um einen Messstrom aufzuprägen und einen Span­ nungsabfall zu messen, dadurch gekennzeichnet, dass
die Widerstände (R1, R2, R3, R4) zu einer Ringstruktur (4) zusammengeschlossen werden, wobei jeweils zwei Widerstände (1) über einen Knoten (3) miteinander verbunden sind, und wo­ bei jeder vier Knoten (3) zwei Messpads (2) aufweist, die je­ weils zur Stromeinspeisung und Spannungsmessung verwendbar sind,
wobei in einem ersten Messschritt über das ein Messpad an ei­ nem ersten Knoten eine erster Messstrom (I10) angelegt wird, der auf zwei parallel geschaltete Widerstandszweige (I12, I14) aufteilt wird, wobei jeder Widerstandszweig wenigstens zwei in Reihe geschaltete Widerstände aufweist, wobei über das zweite Messpad des ersten Knotens und jeweils ein Messpad der beiden dem ersten Knoten benachbarten Knoten erste, zwei­ te und dritte Spannungen (U10, U12, U14) gemessen werden, wo­ bei die Messpads des weiteren verbleibenden Knotens als 0- Punkt dienen,
wobei in einem zweiten Messschritt über das ein Messpad an einem zweiten Knoten eine zweiter Messstrom (I20) angelegt wird, der auf zwei parallel geschaltete Widerstandszweige (I23, I24) aufteilt wird, wobei jeder Widerstandszweig we­ nigstens zwei in Reihe geschaltete Widerstände aufweist, wo­ bei über das zweite Messpad des zweiten Knotens und jeweils ein Messpad der beiden dem zweiten Knoten benachbarten Knoten vierte, fünfte und sechste Spannungen (U20, U23, U24) gemes­ sen werden, wobei die Messpads des weiteren verbleibenden Knotens als 0-Punkt dienen, und
wobei die Widerstandswerten der vier Widerstände (R1, R2, R3, R4) aus den gemessenen Spannungen und den angelegten Mess­ strömen bestimmt werden.
2. Teststruktur für integrierte Schaltungen zum Bestimmen von Widerstandswerten von wenigstens vier zusammengeschalte­ ten Widerstände (R1. . .R4) mithilfe einer Vier-Punktmessung, wobei die Widerstände (R1. . .R4) mit Messpads (2) verbunden sind, um einen Messstrom aufzuprägen und einen Spannungsab­ fall zu messen, dadurch gekennzeichnet, dass die Widerstände (1) zu einer Ringstruktur (4) zusammenge­ schlossen sind, wobei die Ringstruktur wenigstens zwei paral­ lel geschaltete Widerstandszweige ausbildet, wobei jeder Wi­ derstandszweig wenigstens zwei in Reihe geschaltete Wider­ stände (1) aufweist, wobei jeweils zwei Widerstände (1) über einen Knoten (3) miteinander verbunden sind, und wobei jeder Knoten (3) zwei Messpads (2) aufweist, die zur Stromeinspei­ sung und zur Spannungsmessung verwendbar sind.
3. Teststruktur nach Anspruch 2, gekennzeichnet durch eine Anordnung auf einem Wafer im Sägerahmen zwischen zwei integ­ rierten Speicherschaltungen, vorzugsweise zwischen zwei DRAM- Speicherschaltungen.
DE10214885A 2002-04-04 2002-04-04 Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung Expired - Fee Related DE10214885C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10214885A DE10214885C1 (de) 2002-04-04 2002-04-04 Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung
US10/407,714 US6917208B2 (en) 2002-04-04 2003-04-04 Method and test structure for determining resistances at a plurality of interconnected resistors in an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10214885A DE10214885C1 (de) 2002-04-04 2002-04-04 Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung

Publications (1)

Publication Number Publication Date
DE10214885C1 true DE10214885C1 (de) 2003-11-20

Family

ID=28458577

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10214885A Expired - Fee Related DE10214885C1 (de) 2002-04-04 2002-04-04 Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung

Country Status (2)

Country Link
US (1) US6917208B2 (de)
DE (1) DE10214885C1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4785854B2 (ja) 2004-09-13 2011-10-05 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 抵抗器へのレーザートリミングの間の熱電気ポテンシャルの解析方法
US7498824B2 (en) * 2006-08-22 2009-03-03 Formfactor, Inc. Method and apparatus for making a determination relating to resistance of probes
US7646207B2 (en) * 2007-09-04 2010-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for measuring a property of interconnections and structure for the same
RU171464U1 (ru) * 2016-12-19 2017-06-01 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Тестовая структура для измерения удельного сопротивления омических контактов
CN115754479A (zh) * 2021-09-02 2023-03-07 深圳市中兴微电子技术有限公司 电阻阻值获取电路、方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3615550A1 (de) * 1986-05-09 1987-11-12 Werner Dipl Ing Panowitz In-circuit impedanzmessung
DE10012313A1 (de) * 2000-03-14 2001-09-27 Karlsruhe Forschzent Elektronische Einrichtung zur Leitwerterfassung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2473789A1 (fr) * 1980-01-09 1981-07-17 Ibm France Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques.
IT1209549B (it) * 1984-05-24 1989-08-30 Axis Spa Apparecchiatura e metodo per la misura delle resistenze di bobina e di connessione fra avvolgimento e lame di collettore, in motori elettrici.
US5140276A (en) * 1991-04-02 1992-08-18 Automation Technology, Inc. Armature connection resistance measuring method and apparatus
US5457402A (en) * 1994-04-25 1995-10-10 Odawara Engineering Co., Ltd. Armature resistance measuring apparatus and method
US5627101A (en) * 1995-12-04 1997-05-06 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3615550A1 (de) * 1986-05-09 1987-11-12 Werner Dipl Ing Panowitz In-circuit impedanzmessung
DE10012313A1 (de) * 2000-03-14 2001-09-27 Karlsruhe Forschzent Elektronische Einrichtung zur Leitwerterfassung

Also Published As

Publication number Publication date
US6917208B2 (en) 2005-07-12
US20030189436A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
DE69831600T2 (de) Zusammengesetzte schaltmatrix zum prüfen und zum verbinden von zu testenden einrichtungen an messvorrichtungen
DE112010002926B4 (de) Elektrometer mit breitem Dynamikbereich und schneller Reaktion
DE2557621C2 (de) Elektronisches Prüfsystem
DE19603802A1 (de) Spannungssonde mit Vielfachanschlußleitungen
EP0447514B1 (de) Temperaturmessschaltung
DE19801557B4 (de) Kontakt-Prüfschaltung in einer Halbleitereinrichtung
DE10323668A1 (de) Intergrierter Schaltkreischip und Wafer sowie Prüfverfahren und -vorrichtung
DE20014200U1 (de) Sensoranordnung
EP1057038A1 (de) Verfahren und vorrichtung zum prüfen von gedruckten leiterplatten
DE112004001975T5 (de) Verfahren und Anordnung zur Verbindung von Teststrukturen oder Leitungsarrays zur Überwachung der Herstellung integrierter Schaltungen
DE69518973T2 (de) Elektronische Schaltung mit mehreren Banddrähten, Herstellungsmethode und Testverfahren des Banddrahtzusammenhangs
DE10212617A1 (de) Kallibrierung von Anschlüssen von Testgeräten für integrierte Schaltungen
DE4312238C2 (de) Verfahren zum Befreien einer Halbleiterspeichervorrichtung von einem Kurzschluß
DE2408540C2 (de) Halbleiterbauelement aus einer Vielzahl mindestens annähernd gleicher Schaltungselemente und Verfahren zum Erkennen und Abtrennen defekter Schaltungselemente
EP0382868A1 (de) Schaltung zum Messen von Widerständen von Prüflingen
DE10214885C1 (de) Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung
DE10010888A1 (de) Schaltungsanordnung und Verfahren zum Bewerten von Kapazitäten in Matrizen
DE10303409A1 (de) Verfahren und Schaltungsanordnung zur Bestimmung eines elektrischen Messwerts für ein Widerstandselement, vorzugsweise zur Bestimmung eines elektrischen Stroms durch das Widerstandselement
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
EP0705439B1 (de) Testvorrichtung sowie -verfahren für einen auf einer platine eingelöteten ic
DE10143034B4 (de) Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE10242054B3 (de) Teststruktur
DE19506325C1 (de) Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen
EP1162655A2 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee