ITMI20071203A1 - Procedimento e dispositivo per testare un circuito integrato - Google Patents
Procedimento e dispositivo per testare un circuito integrato Download PDFInfo
- Publication number
- ITMI20071203A1 ITMI20071203A1 IT001203A ITMI20071203A ITMI20071203A1 IT MI20071203 A1 ITMI20071203 A1 IT MI20071203A1 IT 001203 A IT001203 A IT 001203A IT MI20071203 A ITMI20071203 A IT MI20071203A IT MI20071203 A1 ITMI20071203 A1 IT MI20071203A1
- Authority
- IT
- Italy
- Prior art keywords
- potential
- signaling
- connection
- integrated circuit
- ground
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 6
- 230000011664 signaling Effects 0.000 claims description 23
- 238000010998 test method Methods 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000011156 evaluation Methods 0.000 claims description 3
- 238000004088 simulation Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012956 testing procedure Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/005—Testing of electric installations on transport means
- G01R31/006—Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
STATO DELLA TECNICA
La presente invenzione riguarda un procedimento per testare un circuito integrato conformemente alla definizione introduttiva della rivendicazione 1 ed un corrispondente dispositivo per testare conformemente alla definizione introduttiva della rivendicazione 4.
Per un tale procedimento per testare, riconosciuto dalla Automotive Electronics Council come standard nella sicurezza della qualità, per un circuito integrato, che presenta almeno una connessione di massa e più connessione di segnalazione, in corrispondenza di una connessione di segnalazione viene applicato un potenziale di segnalazione ed in corrispondenza di almeno una connessione di massa viene applicato un potenziale di massa (messa a terra). A tutte le ulteriori connessioni di segnalazione in particolare viene applicato un potenziale di massa, A tale riguardo connessione di segnalazione significa ogni connessione, che per il funzionamento del circuito non è destinata ad essere collegata con massa.
Un inconveniente di questo procedimento per Test consiste nel fatto che la caratteristica risultante dipende pochissimo dalla struttura del circuito integrato. Sperimentalmente si è trovato che questo procedimento di test pertanto non è adatto ad individuare determinati difetti di cristallini ed Alu-Spiking. Pertanto può verificarsi che determinati circuiti integrati difettosi vengono messi in commercio, il che specialmente per l'elettronica degli autoveicoli rilevante a livello di sicurezza rappresenta un rischio per la sicurezza.
DESCRIZIONE DELL'INVENZIONE
La presente invenzione si pone il compito di realizzare un procedimento per testare un circuito integrato, adatto a rilevare ulteriori difetti, ed un corrispondente dispositivo di test.
Il compito alla base dell'invenzione viene risolto mediante un procedimento per testare avente le caratteristiche della parte caratterizzante della rivendicazione 1 ed un dispositivo per testare avente le caratteristiche della parte caratterizzante della rivendicazione 4.
L'invenzione riguarda un procedimento per testare, in cui ad ogni ulteriore connessione di segnalazione viene applicato un potenziale di oscillazione.
Vantaggiosamente il procedimento di test secondo l'invenzione presenta un'elevata stabilità e nei confronti dello stato della tecnica elevata indipendenza di sollecitazioni dipendenti dal Hardware. Il procedimento per testare inoltre è indipendente da stati interni ai Chi (ad esempio nodi circuitali caricati) ed influenze esterne.
In una forma dì realizzazione si utilizza un unico valore del potenziale dì segnalazione per la valutazione e l'unico valore del potenziale di segnalazione è stato definito mediante una simulazione prima della misurazione.
Vantaggiosamente ciò consente una semplice valutazione.
In un'ulteriore forma di realizzazione ad un'ulteriore connessione di massa viene applicato un potenziale di massa.
Vantaggiosamente le misurazioni in tal modo risultano ancora più significative.
L'invenzione riguarda inoltre un dispositivo per testare un circuito·integrato, predisposto per applicare ad ogni ulteriore connessione di segnalazione un potenziale di oscillazione.
In una forma di realizzazione preferita il dispositivo per testare è predisposto per applicare un potenziale di massa ad un'ulteriore connessione di massa.
BREVE DESCRIZIONE DEI DISEGNI
In seguito l'invenzione viene descritta più dettagliatamente con riferimento ai disegni.
In particolare·.
la figura 1 mostra una vista schematica di un circuito integrato, e
la figura 2 mostra un confronto delle caratteristiche per il procedimento di test standard dell'Automotive Electronics Councìl ed un procedimento di test secondo 1'invenzione.
FORME DI REALIZZAZIONE DELL'INVENZIONE
La figura 1 mostra una vista schematica di un circuito integrato 1, relativamente al quale si tratta tipicamente di un ASIC. Il circuito integrato presenta più connessioni elettriche 2 fino a 13. queste sono collegate internamente con componenti come diodi, transistori bi-polari, transistori ad effetto di campo, resistenze e capacità. Fra le connessioni 2 fino a 13 esistono collegamenti interni tramite componenti integrati.
Per controllare la funzionalità ad ognuna delle connessioni di massa 2, 3 viene applicato un potenziale di massa (messa a terra) ed alla connessione di segnalazione 4 viene applicato un ulteriore potenziale variabile. Alle ulteriori connessioni di segnalazione 5 fino a 13 non viene applicato potenziale (potenziale di oscillazione). Fra le connessioni di massa 2 rispettivamente 3 e la connessione dì segnalazione 4 esiste ad esempio un collegamento interno tramite uno oppure più componenti integrati oppure è realizzata una giunzione pn (diodo), come ad esempio fra il sub-strato e il Source oppure il Drain di un transistore ad effetto di campo. Per un controllo della funzionalità del circuito integrato a riguardo s'impiegano preferibilmente due connessioni, per le quali si prevede una caratteristica definita essenzialmente mediante un diodo.
Una misurazione di tali connessioni, specialmente nella zona di blocco del diodo, è particolarmente sensibile per gli errori. A riguardo la suscettibilità ad errori del circuito integrato risulta dallo scostamento della caratteristica misurata da un andamento atteso. Alternativamente la suscettibile ad errori risulta anche dallo scostamento di un punto di misurazione (valore di tensione e relativo valore di corrente) da un punto di misurazione atteso. Il punto di misurazione a riguardo viene determinato preventivamente mediante simulazioni e si trova nella zona di blocco attesa. Il procedimento per test può essere effettuato per controllare completamente rispettivamente un'ulteriore connessione di segnalazione 5 fino a 13. Si misurano quindi da ultimo pin di alimentazione e un'esistente riserva energetica (capacità) per impedire una carica.
La figura 2 è un confronto di una caratteristica 14 per il procedimento di test standard dell'Automotive Electronics Council ed una caratteristica 15 per un procedimento di test secondo l'invenzione. Il circuito integrato è difettoso, per cui entrambe le caratteristiche si scostano decisamente dalla caratteristica di diodo atteso. A riguardo le caratteristiche 14 e 15 si scostano anche decisamente reciprocamente. Per testare si utilizza un dispositivo con il più possibile poca connessione, ad esempio grandi capacità. A riguardo singoli elementi del dispositivo di test possono essere separati ad esempio mediante un circuito a Relè. Come rilevabile dalla figura 2 la corrente massima può essere limitata a ± 100 μΆ, per evitare un danneggiamento del circuito integrato..
Claims (5)
- RIVENDICAZIONI 1. Procedimento per testare un circuito integrato (1), presentante almeno una connessione di massa {2} e piu connessioni di segnalazione (4, 13), laddove ad una connessione di segnalazione (4} viene applicato un potenziale dì segnalazione e ad almeno una connessione di massa (2) viene applicato un potenziale di massa, ad ogni ulteriore connessione di segnalazione viene applicato un potenziale di oscillazione (5 - 13).
- 2. Procedimento di test secondo la rivendicazione 1, caratterizzato dal fatto che riutilizza un unico valore del potenziale di segnalazione per la valutazione, nonché dal fatto che l'unico valore del potenziale di segnalazione è stato determinato mediante una simulazione prima della misurazione.
- 3. Procedimento di test secondo una delle rivendicazioni precedenti, caratterizzato dal fatto che su un'ulteriore connessione di massa (3) viene applicato un potenziale di massa.
- 4. Dispositivo di test per un circuito integrato presentante almeno una connessione di massa (2) e più connessioni di segnalazione (4 -13), laddove il dispositivo di test è predisposto per applicare ad un connessione di segnalazione (4) un potenziale di segnalazione e ad almeno una connessione di massa (2) un potenziale di massa, caratterizzato dal fatto che il dispositivo di test è inoltre predisposto per applicare su ogni ulteriore connessione di segnalazione (5 - 13) un potenziale di oscillazione.
- 5. Dispositivo di test secondo la rivendicazione 4, caratterizzato dal fatto che il dispositivo di test è predisposto per applicare un potenziale di massa ad un'ulteriore connessione di massa (3).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006028414.3A DE102006028414B4 (de) | 2006-06-21 | 2006-06-21 | Testverfahren und Testvorrichtung für eine integrierte Schaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
ITMI20071203A1 true ITMI20071203A1 (it) | 2007-12-22 |
Family
ID=38721022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
IT001203A ITMI20071203A1 (it) | 2006-06-21 | 2007-06-15 | Procedimento e dispositivo per testare un circuito integrato |
Country Status (3)
Country | Link |
---|---|
US (1) | US7768289B2 (it) |
DE (1) | DE102006028414B4 (it) |
IT (1) | ITMI20071203A1 (it) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3973198A (en) | 1974-10-29 | 1976-08-03 | Bill Hunt | In-circuit semiconductor tester |
JPS59214311A (ja) * | 1983-05-18 | 1984-12-04 | Mitsubishi Electric Corp | 集積回路装置 |
DE4110551C1 (it) | 1991-03-30 | 1992-07-23 | Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De | |
JP2921270B2 (ja) * | 1992-07-16 | 1999-07-19 | 三菱電機株式会社 | 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置 |
US5986461A (en) * | 1996-09-17 | 1999-11-16 | Intel Corporation | UV methods for screening open circuit defects in CMOS integrated circuits |
JPH09275191A (ja) * | 1996-02-08 | 1997-10-21 | Fujitsu Ltd | 半導体集積回路及びそれを使用した回路装置 |
US6188234B1 (en) * | 1999-01-07 | 2001-02-13 | International Business Machines Corporation | Method of determining dielectric time-to-breakdown |
JP3499157B2 (ja) * | 1999-06-15 | 2004-02-23 | 日本テキサス・インスツルメンツ株式会社 | クランプ回路及びそれを用いたインターフェース回路 |
US6184048B1 (en) * | 1999-11-03 | 2001-02-06 | Texas Instruments Incorporated | Testing method and apparatus assuring semiconductor device quality and reliability |
US6987383B2 (en) * | 2000-02-10 | 2006-01-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a connection inspecting circuit for inspecting connections of power source terminals and grounding terminals, and inspection method for the same |
US6756806B1 (en) * | 2002-03-28 | 2004-06-29 | Advanced Micro Devices, Inc. | Method of determining location of gate oxide breakdown of MOSFET by measuring currents |
JP3574444B2 (ja) * | 2002-08-27 | 2004-10-06 | 沖電気工業株式会社 | プローブの接触抵抗測定方法及び半導体デバイスの試験方法 |
-
2006
- 2006-06-21 DE DE102006028414.3A patent/DE102006028414B4/de active Active
-
2007
- 2007-06-15 IT IT001203A patent/ITMI20071203A1/it unknown
- 2007-06-21 US US11/821,291 patent/US7768289B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7768289B2 (en) | 2010-08-03 |
US20080007269A1 (en) | 2008-01-10 |
DE102006028414A1 (de) | 2007-12-27 |
DE102006028414B4 (de) | 2022-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9287184B2 (en) | Apparatuses and methods for die seal crack detection | |
ITMI20130561A1 (it) | Testa di misura di dispositivi elettronici | |
CN205691685U (zh) | 高温老化测试装置 | |
ITMI20111418A1 (it) | Architettura di testing di circuiti integrati su un wafer | |
US9291669B2 (en) | Semiconductor device, test structure of the semiconductor device, and method of testing the semiconductor device | |
ITMI20092332A1 (it) | Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico. | |
US9903900B2 (en) | Electric leakage detecting apparatus | |
US9791340B2 (en) | Self test for capacitive pressure sensors | |
CN101285864A (zh) | 半导体集成电路的测试方法及集成电路测试器 | |
TWI471538B (zh) | Temperature sensor for wafer cups | |
US7391053B2 (en) | Inspection substrate for display device | |
ITMI20071203A1 (it) | Procedimento e dispositivo per testare un circuito integrato | |
CN101872002B (zh) | 探针检测装置及其方法 | |
ITMI20111568A1 (it) | Struttura di monitoraggio di un pad di connessione e relativo metodo di rilevazione di alterazioni significative | |
CN204086438U (zh) | 一种利用芯片保护二极管测量电路开短路的装置 | |
CN114441086B (zh) | 双压力传感器 | |
ITTO950536A1 (it) | Metodo e dispositivo di monitoraggio e segnalazione della assenza di i solamento elettrico tra impianto di trazione e carrozzeria in veicoli | |
ITTO991148A1 (it) | Dispositivo elettronico con collegamenti a doppio filo, metodo di fabbricazione di tale dispositivo elettronico e metodo di verifica dell'in | |
CN103592471B (zh) | 一种电容测试夹具 | |
KR100622071B1 (ko) | 집적회로의 핀간 결함 측정방법 | |
KR20100073572A (ko) | 트랜지스터의 기생 성분 측정 장치 | |
KR101702769B1 (ko) | 지역방어용 탄약 전자부 기능검사 장치 | |
CN102097285B (zh) | 对超厚金属沟槽边缘的过刻蚀深度进行监测的方法 | |
US20110199224A1 (en) | Substrate inter-terminal voltage sensing circuit | |
KR20140128620A (ko) | 테스트 패드의 미스얼라인 검출 장치 |