ITTO991148A1 - Dispositivo elettronico con collegamenti a doppio filo, metodo di fabbricazione di tale dispositivo elettronico e metodo di verifica dell'in - Google Patents

Dispositivo elettronico con collegamenti a doppio filo, metodo di fabbricazione di tale dispositivo elettronico e metodo di verifica dell'in Download PDF

Info

Publication number
ITTO991148A1
ITTO991148A1 IT1999TO001148A ITTO991148A ITTO991148A1 IT TO991148 A1 ITTO991148 A1 IT TO991148A1 IT 1999TO001148 A IT1999TO001148 A IT 1999TO001148A IT TO991148 A ITTO991148 A IT TO991148A IT TO991148 A1 ITTO991148 A1 IT TO991148A1
Authority
IT
Italy
Prior art keywords
pad
node
electronic device
external pin
terminals
Prior art date
Application number
IT1999TO001148A
Other languages
English (en)
Inventor
Filippo Marino
Salvatore Capici
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT1999TO001148A priority Critical patent/IT1311277B1/it
Publication of ITTO991148A0 publication Critical patent/ITTO991148A0/it
Priority to US09/747,172 priority patent/US6525916B2/en
Publication of ITTO991148A1 publication Critical patent/ITTO991148A1/it
Application granted granted Critical
Publication of IT1311277B1 publication Critical patent/IT1311277B1/it
Priority to US10/337,153 priority patent/US7263759B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

La presente invenzione è relativa ad un dispositivo elettronico con collegamento a doppio filo, metodo di fabbricazione di tale dispositivo elettronico e metodo di verifica dell'integrità dei fili di collegamento di tale dispositivo elettronico.
Come è noto, nei dispositivi elettronici di potenza il collegamento fra una o più delle piazzole ("pads") di contatto della piastrina ("die”) in cui il dispositivo è realizzato ed i rispettivi piedini (*pins") del supporto di montaggio (*lead frame") a cui la piastrina è fissata (tipicamente tramite uno strato di saldante), viene frequentemente ottenuto tramite un collegamento a doppio filo formato da due fili di collegamento ("bonding wires") tipicamente realizzati in oro e disposti fra loro in parallelo.
Il collegamento a doppio filo è particolarmente utile nei casi in cui è importante garantire un collegamento avente una bassa resistività durante la fase di conduzione e/o un’elevata capacità di conduzione di corrente. Infatti, un singolo filo d'oro da 2 mils non è ad esempio in grado di condurre una corrente maggiore di 2 A per un tempo indesiderato, mentre con l'aggiunta di un secondo filo il parallelo al primo viene di fatto raddoppiata la capacità di conduzione di corrente.
In alcune applicazioni, inoltre, per ridurre ulteriormente la resistività del collegamento durante la fase di conduzione e aumentare ulteriormente la capacità di conduzione di corrente, vengono anche utilizzati due o più piedini del supporto di montaggio aventi la stessa funzione, e quindi collegati fra loro esternamente al dispositivo elettronico, e presentanti, ciascuno, un collegamento a doppio filo con le relative piazzole.
Nei collegamenti a doppio filo, sorge quindi la necessità di verificare, in una fase di collaudo finale, l’integrità e la corretta saldatura di tutti i fili di collegamento con un processo di verifica automatico, dato che con l'attuale tecnologia il processo di saldatura ("bonding") presenta una difettosità di circa 50-100 ppm e che l'integrità dei fili di collegamento non viene garantita dall'operazione di assemblaggio e la mancanza di uno o più fili di collegamento potrebbe rendere non affidabile il dispositivo elettronico di potenza.
I metodi di misura tradizionali, quali le misure di continuità piedino-piedino, richiedono l'esecuzione di operazioni piuttosto complesse e particolarmente onerose in termini di tempo di testing per discriminare un collegamento difettoso, in cui è presente un solo filo di collegamento, da un collegamento corretto, in cui sono presenti tutti e due i fili di collegamento, in quanto la resistenza dei fili d'oro è trascurabile rispetto alla resistenza complessiva del circuito sotto misura.
Ad esempio, un filo d'oro da 2 mils lungo 3 mm ha una resistenza di 33 miì e supponendo di eseguire una misura con una corrente di 1 A, lungo il filo di collegamento si ha conseguentemente una caduta di tensione di 33 mV, la quale è circa 100 volte più piccola della caduta di tensione (circa 3 V) sul diodo (e sulla sua resistenza interna) che tipicamente è disposto in serie filo di collegamento stesso.
Tenendo quindi conto della dispersione dei valori della caduta di tensione sul diodo, la caduta di tensione dovuta alla presenza di un solo filo di collegamento non risulta distinguibile da quella dovuta alla presenza di due fili di collegamento.
Una soluzione nota utilizzata per superare tale problema prevede di sdoppiare la piazzola alla quale viene saldato un capo dei fili di collegamento ed il filo di collegamento, realizzando cosi due piazzole distinte collegate allo stesso piedino tramite fili di collegamento distinti.
Tale soluzione è mostrata schematicamente nelle fi-gure 1 e 2. In particolare, nella figura 1 è mostrato schematicamente un dispositivo elettronico 1 comprendente un transistore di uscita, nell'esempio un transistore MOS, un cui terminale è collegato ad una piazzola 3, a sua volta collegata ad un piedino 4 attraverso una connessione a doppio filo, indicati con 5a e 5b.
La figura 2 mostra schematicamente lo stesso dispositivo elettronico, qui indicato con 8, come modificato in base alla soluzione nota sopra descritta. In particolare, nella figura 2 il transistore di uscita 2 risulta sdoppiato nei transistori di uscita 2a e 2b, i cui terminali di uscita 6a, 6b sono collegati ciascuno ad una rispettiva piazzola 3a, 3b in cui è stata sdoppiata la piazzola 3. I transistori di uscita 2a e 2b presentano terminali di controllo 7a, 7b separati per poterne co-mandare indipendentemente il funzionamento; il piedino 4 è collegato dal filo di,collegamento 5a alla piazzola 3a e dal filo di collegamento 5b alla piazzola 3b.
Con tale soluzione, accendendo separatamente il transistore di uscita 2a o 2b, è possibile verificare la corretta connessione del rispettivo filo di collegamento 5a o 5b .
Questa soluzione, benché consenta in modo facile di verificare separatamente ogni filo di collegamento accendendo separatamente ciascun componente elettronico ad esso collegato, presenta tuttavia lo svantaggio di richiedere un aumento dell' area occupata dal dispositivo elettronico dovuta allo sdoppiamento dei componenti elettronici collegati in uscita e delle relative piazzole, alla necessità di isolare elettricamente tali componenti elettronici sdoppiati nonché alla presenza di componenti elettronici aggiuntivi per l ' esecuzione delle funzioni di verifica, il che è altamente indesiderabile vista la continua tendenza verso una sempre maggiore miniaturizzazione dei dispositivi integrati .
Questo svantaggio è tanto più gravoso nel caso in cui , invece di avere un singolo componente elettronico di uscita da sdoppiare, si abbia una configurazione a ponte, in cui dovrebbero essere sdoppiati tutti e quattro i componenti elettronici del ponte .
Questa soluzione presenta inoltre l' ulteriore inconveniente di comportare una complicazione dello stadio di pilotaggio (non mostrato) del dispositivo elettronico di potenza che deve essere in grado di accendere separatamente ogni componente elettronico sdoppiato e di richiedere l ' introduzione di un ulteriore comando per attivare la funzione di verifica e per selezionare lo sta-dio finale da attivare.
Una soluzione proposta per superare gli inconvenienti summenzionati è descritta nel brevetto europeo EP-0622733 a nome della richiedente.
Tale soluzione non richiede sdoppiamenti di piazzole e si basa sul fatto che quando attraverso un collegamento a doppio filo viene fatta passare una corrente piuttosto elevata, questa provoca una sensibile dissipazione di potenza da parte dei fili di collegamento e quindi il riscaldamento degli stessi, per cui, dato che la resistenza dei fili di oro dipende fortemente dalla temperatura, monitorando l'andamento nel tempo della caduta di tensione provocata dalla corrente, è possibile distinguere i collegamenti a doppio filo da quelli erronei, in cui uno solo dei fili di collegamento è stato saldato correttamente.
Infatti, alimentando una stessa corrente ai fili di collegamento, nel caso in cui vi è un solo filo di collegamento integro tutta la corrente fluisce in questo unico filo di collegamento, generando così una dissipazione di potenza quattro volte maggiore rispetto al caso di collegamento corretto, in cui la corrente si ripartisce in modo sostanzialmente uguale fra i due fili di collegamento.
Ne consegue che nel caso di collegamento erroneo si ha un maggiore riscaldamento del filo di collegamento, un maggiore aumento della sua resistenza e quindi una più alta caduta di tensione e quindi confrontando l'andamento nel tempo della caduta di tensione con il corrispondente andamento nel tempo per lo stesso collegamento in un pezzo sicuramente integro, è possibile rilevare l'eventuale assenza di un filo di collegamento.
L'implementazione pratica di tale soluzione presenta però l'inconveniente di richiedere da un lato la generazione e la gestione di correnti relativamente elevate e dall'altro l'utilizzo di apparecchiature di misura ad elevata sensibilità dato che, con i valori dalle resistenze dei fili d'oro in gioco, esse devono essere in grado di discriminare variazioni di tensioni comunque sempre molto piccole, dell'ordine dei mV.
Una soluzione proposta per superare gli inconvenienti insiti nell'arte nota è descritta nella domanda di brevetto EP-74930 a nome della richiedente.
Tale soluzione prevede di sdoppiare non- solo la piazzola ma anche un tratto della linea che collega elettricamente la coppia di piazzole sdoppiate ad un terminale del componente elettronico, ottenendo così una coppia di percorsi di corrente disposti in parallelo fra loro fra le piazzole sdoppiate ed il terminale del componente elettronico a cui tali piazzole sono collegate. Alimentando ora una corrente lungo la linea di collegamento, si ha una caduta di tensione sui tratti sdoppiati della linea di collegamento collegati a fili di collegamento integri, ma non sui tratti sdoppiati delle linee di collegamento collegate a fili di collegamento rotti o non saldati.
Misurando quindi, mediante comparatori, se esiste una differenza di potenziale fra le piazzole di contatto sdoppiate è quindi possibile riconoscere l'eventuale interruzione di uno o più fili di collegamento.
L'implementazione pratica di tale soluzione su silicio presenta però l'inconveniente di richiedere la predisposizione, da un lato, di precise regole di layout da seguire per la realizzazione dei collegamenti e, dall'altro, di una circuiteria aggiuntiva, inclusi i comparatori, per il riconoscimento dell'integrità dei collegamenti.
Scopo della presente invenzione è quindi quello di mettere a disposizione un dispositivo elettronico con collegamento a filo multiplo, un metodo di fabbricazione di tale dispositivo elettronico ed un metodo di verifica dell'integrità dei collegamenti che consentano di superare gli inconvenienti dell'arte nota sopra descritta, minimizzando la complessità circuitale sia dal punto di vista dei circuiti necessari per il riconoscimento dell'integrità dei collegamenti che dal punto di vista del pilotaggio di tali circuiti e permettendo al tempo stesso di realizzare una fase di collaudo finale semplice ed affidabile.
Secondo la presente invenzione viene realizzato un dispositivo elettronico, come definito nella rivendicazione 1.
Secondo la presente invenzione viene inoltre messo a disposizione un metodo di fabbricazione di un dispositivo elettronico, come definito nella rivendicazione 8.
Secondo la presente invenzione viene infine messo a disposizione un metodo di verifica dell'integrità dei fili di collegamento di un dispositivo elettronico, come definito nella rivendicazione 18.
Per una migliore comprensione della presente invenzione viene ora descritta una forma di realizzazione preferita, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra un primo dispositivo elettronico di potenza noto con collegamento a filo multiplo;
- la figura 2 mostra un secondo dispositivo elettronico di potenza noto con collegamento a filo multiplo;
- la figura 3 mostra un dispositivo elettronico di potenza con collegamento a filo multiplo realizzato secondo la presente invenzione; e
- la figura 4 mostra una sezione trasversale sche-matica di un corpo di materiale semiconduttore in cui è realizzato un transistore di potenza con zone di sorgente e di pozzo indipendenti.
Nella figura 3 è indicato con 10, nel suo insieme, un dispositivo elettronico realizzato secondo la presente invenzione, per il quale si vuole verificare l'integrità dei collegamento fra piazzole e piedini e del quale sono mostrate solo le parti utili per la comprensione della presente invenzione.
In particolare, nella figura 3 è mostrata una forma di realizzazione in cui il dispositivo elettronico 10 comprende un transistore di potenza 12 di uscita, nell'esempio illustrato di tipo PMOS, avente un terminale di sorgente collegato ad una prima coppia di piedini 14, 16 del supporto di montaggio (non mostrato) ed un terminale di pozzo collegato ad una seconda coppia di piedini 18, 20.
In particolare, il collegamento del transistore di potenza 12 ai piedini 14-20 è del tipo a doppio filo in modo da garantire bassa resistività durante la fase di conduzione ed elevata capacità di conduzione di correnti elevate, come sopra indicato. Inoltre, i piedini 14, 16 della prima coppia svolgono, in uso, la medesima funzione, ossia sono i piedini a cui è collegato il terminale di sorgente del transistore di potenza 12, e sono quindi collegati fra loro esternamente al supporto di montaggio, così come i piedini 18, 20 della seconda coppia svolgono, in uso, la medesima funzione, ossia sono i piedini a cui è collegato il terminale di pozzo del transistore di potenza 12, e sono quindi collegati fra loro esternamente al supporto di montaggio.
Nell'esempio di figura 3, ciascuno dei quattro piedini 14-20 del supporto di montaggio è collegato ad una rispettiva coppia di piazzole, indicate rispettivamente con 22a, 22b, 24a, 24b, 26a, 26b, 28a, 28b, mediante un rispettivo collegamento a doppio filo formato da due fili di oro, indicati rispettivamente con 30a, 30b, 32a, 32b, 34a, 34b, 38a, 36b, disposti fra loro in parallelo e saldati ai piedini ed alle piazzole stessi.
Inoltre, il transistore di potenza 12 è disegnato in modo tale da avere un numero di coppie indipendenti di zone di sorgente e di pozzo pari al numero di collegamenti a doppio filo utilizzati, ossia pari al numero di coppie di piazzole utilizzate, e per far ciò è sufficiente disegnare opportunamente i livelli di interconnessione di metal.
In particolare, il transistore di potenza 12 comprende quattro transistori di potenza 12a, 12b, 12c e I2d aventi terininali di porta collegati fra loro e riceventi uno stesso segnale di comando, terminali di sor-gente collegati rispettivamente alle piazzole 22a, 24a, 26a e 28a, terminali di pozzo collegati rispettivamente alle piazzole 22b, 24b, 26b e 28b e terminali di bulk collegati ai rispettivi terminali di sorgente.
Nella figura 4 è mostrata una sezione trasversale schematica di un corpo di materiale semiconduttore in cui è realizzato un transistore di potenza CMOS del tipo sopra descritto, dove con 40 è indicato il substrato di tipo P, con 42 la sacca di tipo N ottenuta per crescita epitassiale al di sopra del substrato 40, definente la regione di bulk (o body) del transistore di potenza 12 stesso e delimitata lateralmente da due sacche 44 isolanti di tipo P, con 46 e 48 le regioni diffuse di tipo P<÷ >di sorgente e di pozzo, con 50 le regioni a bassa resistività di tipo N<+ >per la polarizzazione della regione di bulk 42, con 52 l'ossido di porta e con S, D e G sono indicati i terminali dì sorgente, di pozzo e di porta del transistore di potenza 12 collegati rispettivamente alle regioni di sorgente e di pozzo ed all'ossido di porta.
Come si può notare, il transistore di potenza 12 presenta una struttura distribuita formata da una successione di regioni di sorgente e di pozzo contenute nella sacca epitassiale che realizza il bulk.
Nei transistori di potenza CMOS tradizionali, tutte le regioni diffuse di sorgente e tutte le regioni diffuse di pozzo vengono poi contattate e connesse fra loro tramite metal in modo da realizzare un unico terminale di sorgente e, rispettivamente, un unico terminale di pozzo, mentre per l'implementazione della presente invenzione le regioni diffuse di sorgente e di pozzo vengono contattate ma non connesse fra loro in modo da essere indipendenti le une dalle altre ed essere collegabili singolarmente alle piazzole del dispositivo elettronico di potenza.
Nei transistori di potenza realizzati con tecnologie diverse da quella CMOS considerata, ad esempio transistori Vertical DMOS o transistori Lateral DMOS, la separazione delle regioni di sorgente e delle regioni di pozzo potrebbe richiedere, oltre alla progettazione dei livelli di interconnessione di metal, anche la realizzazione di ulteriori regioni di isolamento.
Secondo l'invenzione, le piazzole 22a, 22b, 24a e 24b, alle quali sono collegati i terminali di sorgente dei transistori di potenza 12a-12d, sono collegate ad una prima linea comune attraverso rispettivi resistori 56, 58, 60, 62 aventi rispettivamente resistenze RI, R2, R3 ed R4, mentre le piazzole 26a, 26b, 28a e 28b, alle quali sono collegati i terminali di pozzo dei transistori di potenza 12a-12d, sono collegate ad una seconda linea comune 64 attraverso rispettivi resistori 66, 66, 70 e 72 aventi rispettivamente resistenze R5, R6, R7 ed R8.
Con una tale struttura, la mancanza di integrità di uno o più dei fili di collegamento 30-36 è individuabile durante la fase di collaudo finale mediante una semplice misura di resistenza.
Infatti, se si misura la resistenza equivalente REQI presente fra i piedini 14 e 16, con i transistori di potenza 12a-12d spenti e fili di collegamento 30, 32 integri, essa sarà pari a:
mentre se si misura la resistenza equivalente REQ2 presente fra i piedini 18 e 20, con i transistori di potenza 12a-12d spenti ed i fili di collegamento 34, 36 integri, essa sarà sicuramente pari a:
Si deduce facilmente che se almeno uno dei fili di collegamento 30-36 non risulta collegato, la resistenza equivalente misurata fra i piedini 14 e 16 oppure fra i piedini 18 e 20 avrà un valore differente da quello cal-colabile con le precedenti relazioni.
Ad esempio, se il filo d collegamento 30b dovesse essere scollegato, la resistenza equivalente misurata fra i piedinil4 e 16 sarà pari a:
e quindi, nel caso in cui le resistenze R1-R4 fossero tutte uguali e di valore tale da poter trascurare la resistenza dei fili di collegamento 30, 32, per esempio 100 Ω, la resistenza equivalente misurata sarebbe di 150 Ω, anziché di 100 Ω come nel caso di collegamento a doppio filo integro.
Da un esame delle caratteristiche del dispositivo elettronico realizzato secondo la presente invenzione sono evidenti i vantaggi che esso consente di ottenere.
In particolare, la presente invenzione consente di evidenziare in modo chiaro eventuali interruzioni sui fili dì collegamento con una soluzione a basso costo in termini di occupazione di area su silicio, in quanto è necessario soltanto disegnare il transistore di potenza nel modo sopra indicato mentre non è necessaria la duplicazione o la moltiplicazione dei componenti collegati con l'esterno e dei loro circuiti di comando, in termini di .tempo di collaudo, in quanto è necessario effettuare solo una misura di resistenza, ed anche in termini di strutture da aggiungere per effettuare il collaudo, in quanto è sufficiente aggiungere al dispositivo elettronico soltanto delle resistenze.
Risulta infine chiaro che al dispositivo elettronico qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall'ambito protettivo della presente invenzione.
In particolare, la presente invenzione è applicabile in tutti quei casi in cui sono presenti almeno due piedini del supporto di montaggio aventi la stessa funzione (piedini 14 e 16 oppure piedini 18 e·20) di cui almeno uno è provvisto di un collegamento a doppio filo. Infatti, nei casi in cui nessuno dei piedini aventi la stessa funzione è provvisto di un collegamento a filo doppio, non è necessario collegare resistor! in serie a tali piedini in quanto la mancanza di collegamento è immediatamente rilevabile mediante una convenzionale misura di continuità o di isolamento.
In generale, infatti, per ciascuno dei piedini provvisti di un collegamento a filo doppio è sufficiente prevedere una coppia di resistori collegati fra i due fili di collegamento e la relativa linea comune, mentre per ciascuno dei piedini provvisti di un collegamento a filo singolo ed aventi la stessa funzione dei piedini provvisti di un collegamento a filo doppio non è necessario prevedere alcun resistore fra il filo di collegamento e la relativa linea comune, i quali possono quindi essere direttamente collegati fra loro.
Per esempio, nel caso in cui il piedino 14 dovesse essere l'unico piedino provvisto di un collegamento a filo doppio, è sufficiente prevedere unicamente i resistori 56 e 58 in serie ai fili di collegamento 30 e 30b, mentre la piazzola 24a o 24b può essere collegata direttamente alla prima linea comune 54.
Inoltre, la presente invenzione è applicabile non solo a collegamenti a doppio filo, nei quali, cioè, ad ogni piedino è associata una coppia di piazzole, ma più in generale a qualsiasi collegamento a fili multipli, nei quali, cioè, ad ogni piedino è associato un numero di piazzole maggiore di due. In questa situazione, è infatti sufficiente collegare un resistore fra ciascuna delle piazzole e la relativa linea comune e valutare l'effetto di una mancanza di integrità di un filo di collegamento sulla resistenza misurata tra una coppia di piedini. Inoltre, ciascuna piazzola potrebbe essere collegata al rispettivo piedino mediante più di un filo di collegamento
Inoltre, i resistori collegati fra le piazzole e le relative linee comuni potrebbero essere sostituiti con qualsiasi altro tipo di componente elettronico avente una propria impedenza elettrica, ad esempio un condensatore, ed in questo caso la verifica dell'integrità dei fili di collegamento si trasformerebbe da una misura di resistenza ad una misura di impedenza.
Infine, il componente elettronico collegato ai piedini 14-20 del supporto di montaggio non necessariamente deve essere un transistore di potenza ma può essere qualsiasi altro componente elettronico suddivisibile in modo analogo a quanto descritto per il transistóre di potenza 12. Ad esempio, il componente elettronico potrebbe essere un resistore suddivisibile, nell'esempio mostrato in figura 3, in quattro resistori collegabili in parallelo fra loro in modo analogo a quanto descritto per il transistore di potenza 12 e la cui resistenza equivalente è pari alla resistenza del resistore originario. In questo, caso, la misura di resistenza effettuata ad esempio fra i piedini 14 e 16 potrebbe o meno essere influenzata, a seconda del collegamento degli altri piedini 18 e 20, da tali resistori e nel riconoscimento dell'eventuale interruzione di uno o più fili di collegamento occorre tener anche conto del contributo fornito da tali resistori, il quale deve ovviamente deve essere noto o quantomeno quantificabile.

Claims (20)

  1. R IV E N D ICA Z I O N I 1. Dispositivo elettronico (10) caratterizzato dal fatto di comprendere un primo ed almeno un secondo piedino esterno (14, 16); una prima, una seconda ed almeno una terza piazzola (22-28); un primo filo di collegamento (30-36) collegante detta prima piazzola (22-28) a detto primo piedino esterno (14-20); un secondo filo di collegamento (30-36) collegante detta seconda piazzola (22-28) a detto primo piedino esterno (14-20); un terzo filo di collegamento (30-36) collegante detta terza piazzola (22-28) a detto secondo piedino esterno (); ed un primo ed almeno un secondo componente (56-62, 66-72) presentanti una prima e, rispettivamente, una seconda impedenza elettrica (R1-R8) ed aventi primi terminali collegati a detta prima e, rispettivamente, a detta seconda piazzola (22-28) e secondi terminali collegati ad un primo nodo (54, 64), detto primo nodo (54, 64) essendo inoltre collegato a detta terza piazzola (22-28).
  2. 2. Dispositivo elettronico secondo la rivendicazione 1, caratterizzato dal fatto di comprendere inoltre una guarta piazzola (22-28); un quarto filo di collegamento (30-36) collegante detta quarta piazzola (22-28) a detto secondo piedino esterno (14-20); ed un terzo ed almeno un quarto componente (56-62, 66-72) presentanti una terza e, rispettivamente, una quarta impedenza elettrica (R1-R8) ed aventi primi terminali collegati a detta terza e, rispettivamente, a detta quarta piazzola (22-28) e secondi terminali collegati a detto primo nodo (54, 64).
  3. 3. Dispositivo elettronico secondo la rivendicazione 1 o 2, caratterizzato dal fatto di comprendere inol-tre un terzo ed almeno un quarto piedino esterno (14-20); una quinta, una sesta ed almeno una settima piazzola (22-28); un quinto filo di collegamento (30-36) collegante detta quinta piazzola (22-28) a detto terzo piedino esterno (14-20); un sesto filo di collegamento (30-36) collegante detta sesta piazzola (22-28) a detto terzo piedino esterno (14-20); un settimo filo di collegamento (30-36) collegante detta settima piazzola (22-28) a detto quarto piedino esterno (14-20); ed un quinto ed almeno un sesto componente (56-62, 66-72) presentanti una quinta e, rispettivamente, una sesta impedenza elettrica (R1-R8) ed aventi primi terminali collegati a detta quinta e, rispettivamente, a detta sesta piazzola (22-28) e secondi terminali collegati ad un secondo nodo (54- 64), detto secondo nodo (54- 64) essendo inoltre collegato a detta settima piazzola (22-28).
  4. 4. Dispositivo elettronico secondo la rivendicazione 3, caratterizzato dal fatto di comprendere inoltre una ottava piazzola (22-28); un ottavo filo di collegamento (30-36) collegante detta ottava piazzola (22-28) a detto quarto piedino esterno (14-20); ed un settimo ed almeno un ottavo componente (56-62, 66-72) presentanti una settima e, rispettivamente, una ottava impedenza elettrica (R1-R8) ed aventi primi terminali collegati a detta settima e, rispettivamente, a detta ottava piazzola (22-28) e secondi terminali collegati a detto secondo nodo (54, 64).
  5. 5. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detti componenti comprendono resistori (56-62, 6-72) aventi, ciascuno, una rispettiva resistenza elettrica (R1-R8).
  6. 6. Dispositivo elettronico secondo la rivendicazione 1 o 2, caratterizzato dal fatto di comprendere un transistore (12) avente un numero di prime regioni di conducibilità (46, 48) indipendenti pari al numero di dette piazzole (22-28) collegate a detto primo nodo (54, 64), ciascuna di dette prime regioni di conducibilità (46, 48) essendo collegate ad una rispettiva di dette piazzole (22-28) collegate a detto primo nodo (54, 64).
  7. 7. Dispositivo elettronico secondo la rivendicazione 3 o 4, caratterizzato dal fatto di comprendere un transistore (12) avente un numero di prime regioni di conducibilità (46, 48) indipendenti pari al numero di dette piazzole (22-28) collegate a detto primo nodo (54, 64) ed un numero di seconde regioni di conducibilità (46, 48) indipendenti pari al numero di dette piazzole (22-28) collegate a detto secondo nodo (54, 64), ciascuna di dette prime regioni di conducibilità (46, 48) essendo collegate ad una rispettiva di dette piazzole (22-28) collegate a detto primo nodo (54, 64) e ciascuna di dette seconde regioni di conducibilità (46, 48) essendo collegate ad una rispettiva di dette piazzole (22-28) collegate a detto secondo nodo (54, 64).
  8. 8. Metodo di fabbricazione di un dispositivo elettronico (10), caratterizzato dal fatto di comprendere le fasi di: - realizzare un primo ed almeno un secondo piedino esterno (14-20); - realizzare una prima, una seconda ed almeno una terza piazzola (22-28); - saldare un primo filo di collegamento (30-36) fra detta prima piazzola (22-28) e detto primo piedino esterno (14-20), un secondo filo di collegamento (30-36) fra detta seconda piazzola (22-28) e detto primo piedino esterno (14-20), ed un terzo filo di collegamento (30-36) fra detta terza piazzola (22-28) e detto secondo piedino esterno (14-20); - realizzare un primo ed almeno un secondo componente (56-62, 66-72) aventi una prima e, rispettivamente, una seconda impedenza elettrica (R1-R8); - collegare primi terminali di detti primo e secondo componente (56-62, 66-72) a detta prima e, rispettivamente, a detta seconda piazzola (22-28) e secondi terminali di detti primo e secondo componente (56-62, 66-72) ad un primo nodo (54, 64); e - collegare detta terza piazzola (22-28) a detto primo nodo (54, 64).
  9. 9. Metodo di fabbricazione secondo la rivendicazione 8, caratterizzato dal fatto di comprendere inoltre le fasi di: - realizzare una quarta piazzola (22-28); - saldare un quarto filo di collegamento (30-36) fra detta quarta piazzola (22-28) e detto secondo piedino esterno (14-20); - realizzare un terzo ed almeno un quarto componente (56-62, 66-72) aventi una terza e, rispettivamente, una quarta impedenza elettrica (R1-R8); e - collegare primi terminali di detti terzo e quarto componente (56-62, 66-72) a detta terza e, rispettivamente, a detta quarta piazzola (22-28) e secondi terminali di detti terzo e quarto componente (56-62, 66-72) a detto primo nodo (54, 64).
  10. 10. Metodo di fabbricazione secondo la rivendicazione 8 o 9, caratterizzato dal fatto di comprendere inoltre le fasi di: - realizzare un terzo ed almeno un quarto piedino esterno (14-20); - realizzare una quinta, una sesta ed almeno una settima piazzola (22-28); - saldare un quinto filo di collegamento (30-36) fra detta quinta piazzola (22-28) e detto terzo piedino esterno (14-20), un sesto filo di collegamento (30-36) fra detta sesta piazzola (22-28) e detto terzo piedino esterno (14-20) ed un settimo filo di collegamento (30-36) fra detta settima piazzola (22-28) e detto quarto piedino esterno (14-20); - realizzare un quinto ed almeno un sesto componente (56-62, 66-72) aventi una quinta e, rispettivamente, una sesta impedenza elettrica (R1-R8); - collegare primi terminali di detti quinto e sesto componente (56-62, 66-72) a detta quinta e, rispettivamente, a detta sesta piazzola (22-28) e secondi terminali di detti quinto e sesto componente (56-62, 66-72) ad un secondo nodo (54, 64); e - collegare detta settima piazzola (22-28) a detto secondo nodo (54, 64).
  11. 11. Metodo di fabbricazione secondo la rivendicazione 10, caratterizzato dal fatto di comprendere inoltre le fasi di: - realizzare una ottava piazzola (22-28); - saldare un ottavo filo di collegamento (30-36) fra detta ottava piazzola (22-28) e detto quarto piedino esterno (14-20); - realizzare un settimo ed un ottavo componente (56-62, 66-72) aventi una settima e, rispettivamente, una ottava impedenza elettrica (R1-R8); e - collegare primi terminali di detti settimo e ottavo componente (56-62, 66-72) a detta settima e, rispettivamente, a detta ottava piazzola (22-28) e secondi terminali di detti settimo ed ottavo componente (56-62, 66-72) a detto secondo nodo (54, 64).
  12. 12. Metodo di fabbricazione secondo una qualsiasi delle rivendicazioni da 8 a 11, caratterizzato dal fatto che detta fase di realizzare detti componenti comprende la fase di realizzare resistori (56-62, 66-72) aventi, ciascuno, una rispettiva resistenza elettrica (R1-R8).
  13. 13. Metodo di fabbricazione secondo la rivendicazione 8 o 9, caratterizzato dal fatto di comprendere inoltre le fasi di: - realizzare un transistore (12) avente un numero di prime regioni di conducibilità (46, 48) indipendenti pari al numero di dette piazzole (22-28) collegate a detto primo nodo (54, 64); e - collegare ciascuna di dette prime regioni di conducibilità (46, 48) ad una rispettiva di dette piazzole (22-28) collegate a detto primo nodo (54, 64).
  14. 14. Metodo di fabbricazione secondo la rivendicazione 10 o 11, caratterizzato dal fatto di comprendere inoltre le fasi di: - realizzare un transistore (12) avente un numero di prime regioni di conducibilità (46, 48) indipendenti pari al numero di dette piazzole (22-28) collegate a detto primo nodo (54, 64) ed un numero di seconde regioni di conducibilità (46, 48) indipendenti pari al numero di dette piazzole (22-28) collegate a detto secondo nodo (54, 64); - collegare ciascuna di dette prime regioni di conducibilità (46, 48) ad una rispettiva di dette piazzole (22-28) collegate a detto primo nodo (46, 48); e - collegare ciascuna di dette seconde regioni di conducibilità (46, 48) ad una rispettiva di dette piazzole (22-28) collegate a detto secondo nodo (54, 64).
  15. 15. Metodo di fabbricazione secondo la rivendicazione 8 o 9, caratterizzato dal fatto di comprendere inoltre la fase di verificare l'integrità di detti fili di collegamento (30-36), detta fase di verificare l'integrità comprendendo la fase di effettuare una misura di impedenza fra detti primo e secondo piedino esterno (14-20).
  16. 16. Metodo di fabbricazione secondo la rivendica-zione 10 o 11, caratterizzato dal fatto di comprendere inoltre la fase di verificare l'integrità di detti fili di collegamento (30-36), detta fase di verificare l'integrità comprendendo la fase di effettuare una misura di impedenza fra detti terzo e quarto piedino esterno (14-20).
  17. 17. Metodo di fabbricazione secondo la rivendicazione 15 o 16, caratterizzato dal fatto che detta fase di effettuare una misura di impedenza comprende la fase di effettuare una misura di resistenza.
  18. 18. Metodo di verifica dell'integrità dei fili di collegamento di un dispositivo elettronico (10) comprendente un primo ed almeno un secondo piedino esterno (14, 16); una prima, una seconda ed almeno una terza piazzola (22-28); un primo filo di collegamento (30-36) collegante detta prima piazzola (22-28) a detto primo piedino esterno (14-20); un secondo filo di collegamento (30-36) collegante detta seconda piazzola (22-28) a detto primo piedino esterno (14-20); un terzo filo di collegamento (30-36) collegante detta terza piazzola (22-28) a detto secondo piedino esterno (); ed un primo ed almeno un secondo componente (56-62, 66-72) presentanti una prima e, rispettivamente, una seconda impedenza elettrica (R1-R8) ed aventi primi terminali collegati a detta prima e, rispettivamente, a detta seconda piazzola (22-28) e secondi terminali collegati ad un primo nodo (54, 64), detto primo nodo (54, 64) essendo inoltre collegato a detta terza piazzola (22-28); caratterizzato dal fatto di comprendere la fase di effettuare una misura di impedenza fra detti primo e secondo piedino esterno (14- 20).
  19. 19. Metodo di verifica secondo la rivendicazione 18, caratterizzato dal fatto che detta fase di effettuare una misura di impedenza comprende la fase di effettuare una misura di resistenza.
  20. 20. Dispositivo elettronico, metodo di fabbricazione di tale dispositivo elettronico e metodo di verifica dell'integrità dei fili di collegamento di tale dispositivo elettronico, sostanzialmente come descritti con riferimento ai disegni allegati.
IT1999TO001148A 1999-12-23 1999-12-23 Dispositivo elettronico con collegamenti a doppio filo, metodo difabbricazione di tale dispositivo elettronico e metodo di verifica IT1311277B1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT1999TO001148A IT1311277B1 (it) 1999-12-23 1999-12-23 Dispositivo elettronico con collegamenti a doppio filo, metodo difabbricazione di tale dispositivo elettronico e metodo di verifica
US09/747,172 US6525916B2 (en) 1999-12-23 2000-12-21 Electronic device with double-wire bonding, manufacturing method thereof, and method for checking intactness of bonding wires of this electronic device
US10/337,153 US7263759B2 (en) 1999-12-23 2003-01-02 Methods of manufacturing and testing bonding wires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT1999TO001148A IT1311277B1 (it) 1999-12-23 1999-12-23 Dispositivo elettronico con collegamenti a doppio filo, metodo difabbricazione di tale dispositivo elettronico e metodo di verifica

Publications (3)

Publication Number Publication Date
ITTO991148A0 ITTO991148A0 (it) 1999-12-23
ITTO991148A1 true ITTO991148A1 (it) 2001-06-23
IT1311277B1 IT1311277B1 (it) 2002-03-12

Family

ID=11418331

Family Applications (1)

Application Number Title Priority Date Filing Date
IT1999TO001148A IT1311277B1 (it) 1999-12-23 1999-12-23 Dispositivo elettronico con collegamenti a doppio filo, metodo difabbricazione di tale dispositivo elettronico e metodo di verifica

Country Status (2)

Country Link
US (2) US6525916B2 (it)
IT (1) IT1311277B1 (it)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639226B2 (ja) * 2001-07-05 2005-04-20 松下電器産業株式会社 半導体集積回路装置、実装基板および実装体
DE10316357B4 (de) * 2002-10-25 2005-02-10 Semikron Elektronik Gmbh Verfahren zur Überwachung von Leistungshalbleiterbauelementen
TWI245125B (en) * 2004-07-26 2005-12-11 Au Optronics Corp An electrical measurement apparatus and method thereof in the bonding process
JP2008078628A (ja) * 2006-08-25 2008-04-03 Canon Inc 電子モジュールおよびその製造方法
JP4962762B2 (ja) * 2006-08-30 2012-06-27 ブラザー工業株式会社 画像形成装置及びその断線検査方法
DE102006049324A1 (de) * 2006-10-19 2008-04-30 Austriamicrosystems Ag Halbleiterkörper und Verfahren zum Testen eines Halbleiterkörpers
CN109765479B (zh) * 2019-01-28 2021-10-01 合肥京东方视讯科技有限公司 一种电路板缺件检测装置和方法
DE102021202583A1 (de) 2021-03-17 2022-09-22 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Überprüfung von Mehrfachbondverbindungen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303400A (en) * 1961-07-25 1967-02-07 Fairchild Camera Instr Co Semiconductor device complex
US3264562A (en) * 1961-09-28 1966-08-02 Warwick Electronics Inc Plural bridge system for simultaneously testing a plurality of interconnected circuit elements
US3250992A (en) * 1962-03-30 1966-05-10 Rca Corp System which includes means for automatically checking connections during the wiring of electrical equipment
US4591659A (en) * 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
FR2560437B1 (fr) * 1984-02-28 1987-05-29 Citroen Sa Procede de report a plat d'elements de puissance sur un reseau conducteur par brasage de leurs connexions
US5684332A (en) * 1994-05-27 1997-11-04 Advanced Semiconductor Engineering, Inc. Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom
US5745990A (en) * 1995-06-06 1998-05-05 Vlsi Technology, Inc. Titanium boride and titanium silicide contact barrier formation for integrated circuits
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
DE69833087T2 (de) * 1997-10-08 2006-07-20 Delphi Technologies, Inc., Troy Verfahren zur Herstellung von Dickfilmschaltungen
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法

Also Published As

Publication number Publication date
US6525916B2 (en) 2003-02-25
US20030099074A1 (en) 2003-05-29
ITTO991148A0 (it) 1999-12-23
US20010019169A1 (en) 2001-09-06
US7263759B2 (en) 2007-09-04
IT1311277B1 (it) 2002-03-12

Similar Documents

Publication Publication Date Title
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
US7965095B2 (en) Separate testing of continuity between an internal terminal in each chip and an external terminal in a stacked semiconductor device
US20060220012A1 (en) Test key having a chain circuit and a kelvin structure
US20080048706A1 (en) Semiconductor device, semiconductor integrated circuit and bump resistance measurement method
TWI609476B (zh) 半導體裝置
US20090224794A1 (en) Semiconductor integrated circuit and method for inspecting same
CN103460367B (zh) 功率开关的晶片测试方法
EP0747930A1 (en) Electronic device with multiple bonding wires, method of fabrication and method of testing bonding wire integrity
ITTO991148A1 (it) Dispositivo elettronico con collegamenti a doppio filo, metodo di fabbricazione di tale dispositivo elettronico e metodo di verifica dell&#39;in
US20110140730A1 (en) Detection circuitry for detecting bonding conditions on bond pads
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
US10008429B2 (en) Semiconductor device and semiconductor device measuring method
TWI756615B (zh) 測試結構及測試方法
JP2004247523A (ja) 半導体装置
TW434770B (en) Method for testing semiconductor device and semiconductor device with transistor circuit for marking
US5712576A (en) Semiconductor integrated circuit device having input circuit without influence on reliability of diagnosis
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
KR100396344B1 (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
JP2006170878A (ja) 電子回路デバイス、および、その測定方法
JP2012163466A (ja) 半導体装置
US6703841B2 (en) Method for detecting a discontinuity in the electrical connections of a microchip and circuit using said method
JP2589876B2 (ja) 半導体集積回路装置
JP2010190839A (ja) 半導体装置
JP5614354B2 (ja) 半導体装置及び出力回路
JP2004356169A (ja) 容量値測定回路及び半導体装置の評価方法