TWI756615B - 測試結構及測試方法 - Google Patents

測試結構及測試方法 Download PDF

Info

Publication number
TWI756615B
TWI756615B TW109101105A TW109101105A TWI756615B TW I756615 B TWI756615 B TW I756615B TW 109101105 A TW109101105 A TW 109101105A TW 109101105 A TW109101105 A TW 109101105A TW I756615 B TWI756615 B TW I756615B
Authority
TW
Taiwan
Prior art keywords
layer
test
circuit
type transistor
test circuit
Prior art date
Application number
TW109101105A
Other languages
English (en)
Other versions
TW202115415A (zh
Inventor
呂學翰
饒瑞修
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202115415A publication Critical patent/TW202115415A/zh
Application granted granted Critical
Publication of TWI756615B publication Critical patent/TWI756615B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G01R31/2848—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種測試結構，包含第一層、第二層以及第三層。第一層包含第一圖案。第三層包含第二圖案。第一層，第二層，以及第三層彼此重疊。第二層連接於基於電荷的電容(CBCM)測試電路。

Description

測試結構及測試方法
本案是有關於一種測試結構及測試方法，且特別是有關於檢測堆疊結構的多個層的測試結構及測試方法。
隨著電晶體尺寸的不斷縮小，互連延遲決定了電路的性能。此外，當互連變得更多層、更複雜、更近時，兩條導線之間的交叉耦合效應就成為噪音源，可能導致晶片故障。因此，如何取得精確的互連參數以進行電路模擬或電路故障分析是十分重要的。
許多測試結構被提出以測量互連耦合電容。其中一種方法是CBCM(基於電荷的電容測量)，負載電容的值是透過提供給逆變器的平均電流和給定的時鐘頻率以取得。
然而，CBCM測試結構只能測量各種互連的寄生電容，這導致測試元件組(TEG)的設計需要龐大的互連結構來計算電容。
本案之一態樣是在提供一種測試結構，包含第一層、第二層以及第三層。第一層包含第一圖案。第三層包含第二圖案。第一層，第二層，以及第三層彼此重疊。第二層連接於基於電荷的電容(CBCM)測試電路。
本案之另一態樣是在提供一種測試方法，適用於測試結構。測試結構包含第一層、第二層以及第三層，其中測試方法包含：由CBCM測試電路測試第二層；以及由另一測試電路測試第一層以及第三層。第一層包含第一圖案且第三層包含第二圖案。第一層、第二層以及第三層彼此重疊。
因此，根據本案之技術態樣，本案之實施例藉由提供一種測試結構及測試方法，不僅能夠檢測各種結構的電阻和洩漏，還能夠檢測其他互連層的電阻和洩漏。此外，用於測試的測試元件組(TEG)的體積也較小。
100:測試結構
M0、M1、M2:層
200:測試電路
300:測試電路
X、Y、Z:方向
d1、d2:間距
M01、M02:部分
M011、M012、M021、M022:區段
M20、M21、M22:區段
VDD:電壓源
A:安培計
P1、P2:P型電晶體
V1、V2:電壓
N:節點
C1、C0:電容
N1、N2:N型電晶體
CINT:電容
S510、S520:步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本案一些實施例所繪示的測試結構的示意圖；第2圖為根據本案一些實施例所繪示的層的示意圖；第3圖為根據本案一些實施例所繪示的層的示意圖；第4圖為根據本案一些實施例所繪示的CBCM測試電 路的示意圖；以及第5圖為根據本案一些實施例所繪示的測試方法的流程圖。
以下揭示提供許多不同實施例或例證用以實施本發明的不同特徵。特殊例證中的元件及配置在以下討論中被用來簡化本揭示。所討論的任何例證只用來作解說的用途，並不會以任何方式限制本發明或其例證之範圍和意義。此外，本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。
在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件相互步驟或動作。
在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被 理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。本案文件中提到的「及/或」是指表列元件的任一者、全部或至少一者的任意組合。
請參閱第1圖。第1圖為根據本案一些實施例所繪示的測試結構100的示意圖。測試結構100包含層M0、M1以及M2。層M0包含第一圖案，且層M2包含第二圖案。層M0、M1及M2彼此重疊。層M1設置於層M0之上，且層M2設置於層M1之上。於部分實施例中，層M0、M1以及M2互相不接觸。層M0、M1及M2分別包含電路及/或布局。
請參閱第2圖。第2圖為根據本案一些實施例所繪示的層M0的示意圖。於部分實施例中，層M0的圖案係為梳狀構造，如第2圖所繪示。梳狀構造包含部分M01和M02。部分M01包含區段M011和M012。區段M02包含區段M021和M022。區段M011於X方向上延伸，區段M012於Y方向上延伸，且各區段M012的其中一端連接於區段M011。區段M021於X方向上延伸，區段M022於Y方向上延伸，且各區段M022的其中一端連接於區段M011。區段M012與M022以固定間距d1交替排列。於部分實施例中，間距d1可為20奈米(nm)至100奈米，然本案之實施方式不 以此為限。
請參閱第3圖。第3圖為根據本案一些實施例所繪示的層M2的示意圖。於部分實施例中，層M2的圖案係為蛇狀構造，如第3圖所繪示。蛇狀構造包含區段M20、M21與M22。區段M20以固定間距d2平行排列，且區段M20於X方向上延伸。區段M22以固定間距d2平行排列，且區段M22於X方向上延伸。區段M21以固定間距d2平行排列且區段M21於Y方向上延伸。區段M21垂直於區段M20和andM22。各個區段M21的一端連接到區段M20，各個區段M21的另一端連接到區段M22。於部分實施例中，間距d2可為20奈米(nm)至100奈米，然本案之實施方式不以此為限。
在測試期間，層M1連接到基於充電的電容測量(CBCM)測試電路200，如第1圖所示。CBCM測試電路200配置為測試電路的寄生電容及/或層的佈局。另一方面，層M2和M0連接到另一測試電路300，以測試層M2及/或M0的導線或設計是開路還是短路。層M2及/或M0的漏電流也可以透過測試電路300進行測試。
請參閱第4圖。第4圖為根據本案一些實施例所繪示的CBCM測試電路200的示意圖。如第4圖所繪示，CBCM測試電路200包含兩個P型電晶體(PMOS)，兩個N型電晶體(NMOS)和兩個電容。P型電晶體P1連接到N型電晶體N1和電容C0。P型電晶體P2連接到N型電晶體N2和電容C2。電容CINT表示層M1的互連電容。在測試操作期間， 層M1透過節點N連接到CBCM測試電路200，且CBCM測試電路200對層M1的互連電容進行測試。
第5圖為根據本案一些實施例所繪示的測試方法500的流程圖。應當注意，測試方法500可以應用於測試結構100，或者俱有與第1圖所示的測試結構100的結構相同或相似的結構。為了簡化說明，以下實施例以第1圖所示的實施例為例來描述依據本案的一些實施例所繪示的測試方法500。然而，本案的實施方式不限於應用於第1圖所示的實施例。如第5圖所示，測試方法500包括步驟S510到S520。
在步驟S510中，透過CBCM測試電路對第二層進行測試。如在第1圖和第4圖中所示，步驟S210可以由測試電路200執行，以測試層M1。
在步驟S520中，透過另一測試電路對第一層和第三層進行測試。如第1圖所示，在一些實施例中，步驟S230可以由測試電路300執行，以測試層M0和M2。
應當注意的是，測試方法500適用於第1圖所示的測試結構，其中層M0，M1和M2相互重疊。層M0包含第一圖案，層M2包含另一圖案。
層M1的材料可以是多晶矽或金屬，本發明的實施方式不以此為限。上述的層M0和M2的圖案僅用於例示說明之用。層M0和M2中的圖案可以是梳狀構造、蛇狀構造或架橋結構(cross-bridge structure)，且本發明的實施方式不以此為限。
第4圖中提到的測試電路200僅用於例示說明支用，本發明的實施方式不以此為限。測試電路200可以是具有測試層的互連電容或類似功能的測試電路或任何其他電路。於部分實施例中，測試電路300可以是具有測試層的開路/短路/漏電或其他類似功能的測試電路或任何其他電路。
根據本案的實施方式，可以理解的是，本案的實施方式提供一種測試結構和測試方法，不僅用以檢測各種結構的寄生電容，還檢測其他其他互連層的電阻和洩漏電流。此外，用於測試的測試元件組(TEG)的體積也較小。
另外，上述例示包含依序的示範步驟，但該些步驟不必依所顯示的順序被執行。以不同順序執行該些步驟皆在本揭示內容的考量範圍內。在本揭示內容之實施例的精神與範圍內，可視情況增加、取代、變更順序及/或省略該些步驟。
雖然本案已以實施方式揭示如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧測試結構
M0、M1、M2‧‧‧層
200‧‧‧測試電路
300‧‧‧測試電路
Z‧‧‧方向

Claims (6)

  1. 一種測試結構，包含：一第一層，包含一第一圖案；一第二層；以及一第三層，包含一第二圖案；其中該第一層、該第二層、以及該第三層於一第一方向上彼此重疊，其中該第二層連接於一基於電荷的電容(CBCM)測試電路，以由該基於電荷的電容測試電路對該第二層進行測試；其中該第一層和第三層由一另一測試電路進行測試；其中該第一層、該第二層以及該第三層分別包含一電路或一布局；其中該第一圖案係為一梳狀構造，其中該第二圖案係為一蛇狀構造；其中該基於電荷的電容測試電路包含一第一P型電晶體、一第二P型電晶體、一第一N型電晶體、一第二N型電晶體、一第一電容以及一第二電容，其中該第一P型電晶體連接到該第一N型電晶體和該第一電容，該第二P型電晶體連接到該第二N型電晶體和該第二電容，其中於進行測試時，該第二層透過該基於電荷的電容測試電路的一節點與該基於電荷的電容測試電路相連接。
  2. 如請求項1所述之測試結構，其中該第二層係設置於該第一層之上，且該第三層係設置於該第二層之 上。
  3. 如請求項1所述之測試結構，其中該第二層的一寄生電容係由該CBCM測試電路進行測試，且該第一層的至少一電路特徵以及該第三層的至少一電路特徵係由該另一測試電路進行測試。
  4. 一種測試方法，適用於一測試結構，該測試結構包含一第一層、一第二層以及一第三層，其中該測試方法包含：由一CBCM測試電路測試該第二層，其中該第二層連接於該CBCM測試電路；以及由一另一測試電路測試該第一層以及該第三層；其中該第一層包含一第一圖案且該第三層包含一第二圖案，其中該第一層、該第二層以及該第三層於一第一方向上彼此重疊；其中該第一層、該第二層以及該第三層分別包含一電路或一布局；其中該第一圖案係為一梳狀構造，其中該第二圖案係為一蛇狀構造；其中該基於電荷的電容測試電路包含一第一P型電晶體、一第二P型電晶體、一第一N型電晶體、一第二N型電晶體、一第一電容以及一第二電容，其中該第一P型電晶體連接到該第一N型電晶體和該第一電容，該第二P型電晶體連接到該第二N型電晶體和該第二電容，其中於 進行測試時，該第二層透過該基於電荷的電容測試電路的一節點與該基於電荷的電容測試電路相連接。
  5. 如請求項4所述之測試方法，其中該第二層係設置於該第一層之上，且該第三層係設置於該第二層之上。
  6. 如請求項4所述之測試方法，其中該第二層的一寄生電容係由該CBCM測試電路進行測試，且該第一層的至少一電路特徵以及該第三層的至少一電路特徵係由該另一測試電路進行測試。
TW109101105A 2019-10-02 2020-01-13 測試結構及測試方法 TWI756615B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/591,607 2019-10-02
US16/591,607 US11143690B2 (en) 2019-10-02 2019-10-02 Testing structure and testing method

Publications (2)

Publication Number Publication Date
TW202115415A TW202115415A (zh) 2021-04-16
TWI756615B true TWI756615B (zh) 2022-03-01

Family

ID=75275009

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101105A TWI756615B (zh) 2019-10-02 2020-01-13 測試結構及測試方法

Country Status (3)

Country Link
US (1) US11143690B2 (zh)
CN (1) CN112687561B (zh)
TW (1) TWI756615B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314507B (zh) * 2021-04-27 2022-09-16 长江存储科技有限责任公司 半导体器件的测试结构及漏电分析方法
EP4138126A4 (en) * 2021-07-09 2023-07-19 Changxin Memory Technologies, Inc. SEMICONDUCTOR TEST STRUCTURE AND METHOD FOR FORMING IT

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561381A (en) * 1989-12-13 1996-10-01 International Business Machines Corporation Method for testing a partially constructed electronic circuit
US6550911B2 (en) * 2000-04-04 2003-04-22 Eungjoon Park Testing dies on a semiconductor wafer in a sequential and overlapping manner
US20080176046A1 (en) * 2006-05-18 2008-07-24 Semiconductor Energy Laboratory Co., Ltd. Microstructure, micromachine, and manufacturing method of microstructure and micromachine
US20100156453A1 (en) * 2007-06-29 2010-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate Capacitance Measurement for Ultra Large Scale Integrated Circuits
US8536892B2 (en) * 2008-02-29 2013-09-17 Palo Alto Research Center Incorporated System for testing transistor arrays in production
TW201403079A (zh) * 2012-05-30 2014-01-16 3M Innovative Properties Co 電極測試裝置
TW201538998A (zh) * 2014-01-03 2015-10-16 Pixtronix Inc 用於薄膜電晶體測試之包括虛設顯示元件的顯示裝置
TW201611145A (zh) * 2014-06-12 2016-03-16 Ｐｄｆ對策公司 在區域中的ｉｃ測試結構及／或電子束目標墊的機會設置，否則該區域用於塡充單元、分接單元、去耦單元、劃線及／或虛設塡料，以及包含相同元件的產品ｉｃ晶片
TW201702613A (zh) * 2015-05-29 2017-01-16 Ｒ＆Ｄ電路公司 在積體電路測試環境中用於探針卡組件的改良的電源供應暫態效能（電源完整度）
TW201812326A (zh) * 2016-09-23 2018-04-01 台灣積體電路製造股份有限公司 靜電放電測試結構
CN108649000A (zh) * 2018-05-08 2018-10-12 京东方科技集团股份有限公司 测试基板及其制备方法、检测方法、显示基板、显示装置
TW201907178A (zh) * 2017-06-20 2019-02-16 美商特索羅科學有限公司 發光二極體測試設備及製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362634B1 (en) * 2000-01-14 2002-03-26 Advanced Micro Devices, Inc. Integrated defect monitor structures for conductive features on a semiconductor topography and method of use
JP4024981B2 (ja) * 2000-02-23 2007-12-19 株式会社ルネサステクノロジ 半導体集積回路装置及びその半導体集積回路装置を用いた不良検出方法
KR20030043259A (ko) * 2001-11-27 2003-06-02 주식회사 하이닉스반도체 테스트 패턴을 구비한 이미지센서와 테스트 방법
JP4257823B2 (ja) * 2002-05-27 2009-04-22 パナソニック株式会社 半導体装置および容量測定方法
KR20040048542A (ko) * 2002-12-03 2004-06-10 삼성전자주식회사 시험용 박막 패턴을 갖는 반도체 장치
JP2009158684A (ja) * 2007-12-26 2009-07-16 Panasonic Corp 半導体装置
JP5781819B2 (ja) * 2011-04-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561381A (en) * 1989-12-13 1996-10-01 International Business Machines Corporation Method for testing a partially constructed electronic circuit
US6550911B2 (en) * 2000-04-04 2003-04-22 Eungjoon Park Testing dies on a semiconductor wafer in a sequential and overlapping manner
US20080176046A1 (en) * 2006-05-18 2008-07-24 Semiconductor Energy Laboratory Co., Ltd. Microstructure, micromachine, and manufacturing method of microstructure and micromachine
US20100156453A1 (en) * 2007-06-29 2010-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate Capacitance Measurement for Ultra Large Scale Integrated Circuits
US8536892B2 (en) * 2008-02-29 2013-09-17 Palo Alto Research Center Incorporated System for testing transistor arrays in production
TW201403079A (zh) * 2012-05-30 2014-01-16 3M Innovative Properties Co 電極測試裝置
TW201538998A (zh) * 2014-01-03 2015-10-16 Pixtronix Inc 用於薄膜電晶體測試之包括虛設顯示元件的顯示裝置
TW201611145A (zh) * 2014-06-12 2016-03-16 Ｐｄｆ對策公司 在區域中的ｉｃ測試結構及／或電子束目標墊的機會設置，否則該區域用於塡充單元、分接單元、去耦單元、劃線及／或虛設塡料，以及包含相同元件的產品ｉｃ晶片
TW201702613A (zh) * 2015-05-29 2017-01-16 Ｒ＆Ｄ電路公司 在積體電路測試環境中用於探針卡組件的改良的電源供應暫態效能（電源完整度）
TW201812326A (zh) * 2016-09-23 2018-04-01 台灣積體電路製造股份有限公司 靜電放電測試結構
TW201907178A (zh) * 2017-06-20 2019-02-16 美商特索羅科學有限公司 發光二極體測試設備及製造方法
CN108649000A (zh) * 2018-05-08 2018-10-12 京东方科技集团股份有限公司 测试基板及其制备方法、检测方法、显示基板、显示装置

Also Published As

Publication number Publication date
CN112687561A (zh) 2021-04-20
US11143690B2 (en) 2021-10-12
CN112687561B (zh) 2024-04-05
TW202115415A (zh) 2021-04-16
US20210102990A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
JP2004006857A (ja) 集積回路チップ及びそれの製造方法
TWI756615B (zh) 測試結構及測試方法
TWI609476B (zh) 半導體裝置
US7230435B2 (en) Capacitance measurement circuit
US9646900B2 (en) Programmable addressable test chip
US20130130415A1 (en) Methods of testing integrated circuit devices using fuse elements
Ketchen et al. Product-representative “at speed” test structures for CMOS characterization
US7595654B2 (en) Methods and apparatus for inline variability measurement of integrated circuit components
US7825678B2 (en) Test pad design for reducing the effect of contact resistances
Karmani et al. Design and test challenges in Nano-scale analog and mixed CMOS technology
KR20100008916A (ko) 테스트 장치 및 반도체 집적 회로 장치
JP2011216540A (ja) 半導体装置及び抵抗測定方法
US10008429B2 (en) Semiconductor device and semiconductor device measuring method
US9859177B2 (en) Test method and structure for integrated circuits before complete metalization
CN204067309U (zh) 一种层间介质层击穿的测试结构
JP5144084B2 (ja) 素子特性測定回路及び半導体装置
CN106960802A (zh) 一种半导体静态电流的测试器件及测试方法
ITTO991148A1 (it) Dispositivo elettronico con collegamenti a doppio filo, metodo di fabbricazione di tale dispositivo elettronico e metodo di verifica dell'in
Hashizume et al. CMOS open defect detection by supply current test
JP2010010515A (ja) 半導体装置およびその試験方法
US7855090B2 (en) In line test circuit and method for determining interconnect electrical properties and integrated circuit incorporating the same
US20080088333A1 (en) Semiconductor device and test method thereof
KR20010035660A (ko) 배선연결부에 의한 지연시간 측정방법
JP2009188371A (ja) 半導体装置及びその評価方法
JPH10270644A (ja) 半導体集積回路装置