CN112687561B - 测试结构及测试方法 - Google Patents

测试结构及测试方法 Download PDF

Info

Publication number
CN112687561B
CN112687561B CN202010139031.0A CN202010139031A CN112687561B CN 112687561 B CN112687561 B CN 112687561B CN 202010139031 A CN202010139031 A CN 202010139031A CN 112687561 B CN112687561 B CN 112687561B
Authority
CN
China
Prior art keywords
layer
test
circuit
pattern
test circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010139031.0A
Other languages
English (en)
Other versions
CN112687561A (zh
Inventor
吕学翰
饶瑞修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112687561A publication Critical patent/CN112687561A/zh
Application granted granted Critical
Publication of CN112687561B publication Critical patent/CN112687561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G01R31/2848—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种测试结构及测试方法，测试结构包含第一层、第二层以及第三层。第一层包含第一图案。第三层包含第二图案。第一层，第二层以及第三层彼此重叠。第二层连接于基于电荷的电容(CBCM)测试电路。本发明的测试结构不仅能够检测各种结构的电阻和泄漏，还能够检测其他互连层的电阻和泄漏。

Description

测试结构及测试方法
技术领域
本发明是有关于一种测试结构及测试方法，且特别是有关于检测堆叠结构的多个层的测试结构及测试方法。
背景技术
随着晶体管尺寸的不断缩小，互连延迟决定了电路的性能。此外，当互连变得更多层、更复杂、更近时，两条导线之间的交叉耦合效应就成为噪音源，可能导致芯片故障。因此，如何取得精确的互连参数以进行电路模拟或电路故障分析是十分重要的。
许多测试结构被提出以测量互连耦合电容。其中一种方法是基于电荷的电容(CBCM)测试电路，负载电容的值是通过提供给逆变器的平均电流和给定的时钟频率以取得。
然而，CBCM测试结构只能测量各种互连的寄生电容，这导致测试元件组(TEG)的设计需要庞大的互连结构来计算电容。
发明内容
本发明的目的在于提供一种测试结构，其不仅能够检测各种结构的电阻和泄漏，还能够检测其他互连层的电阻和泄漏。
本发明的一方面是在提供一种测试结构，包含第一层、第二层以及第三层。第一层包含第一图案。第三层包含第二图案。第一层，第二层，以及第三层彼此重叠。第二层连接于基于电荷的电容(CBCM)测试电路。
在部分实施例中，第一图案为梳状构造。
在部分实施例中，第二图案为蛇状构造。
在部分实施例中，第二层设置于第一层之上，且第三层设置于第二层之上。
在部分实施例中，第二层的寄生电容由CBCM测试电路进行测试，且第一层的至少一个电路特征以及第三层的至少一个电路特征由另一测试电路进行测试。
本发明的另一方面是在提供一种测试方法，适用于测试结构。测试结构包含第一层、第二层以及第三层，其中测试方法包含：由CBCM测试电路测试第二层；以及由另一测试电路测试第一层以及第三层。第一层包含第一图案且第三层包含第二图案。第一层、第二层以及第三层彼此重叠。
在部分实施例中，第一图案为梳状构造。
在部分实施例中，第二图案为蛇状构造。
在部分实施例中，第二层设置于第一层之上，且第三层设置于第二层之上。
在部分实施例中，第二层的寄生电容由CBCM测试电路进行测试，且第一层的至少一个电路特征以及第三层的至少一个电路特征由另一测试电路进行测试。
因此，与现有技术相比，本发明的实施例通过提供一种测试结构及测试方法，不仅能够检测各种结构的电阻和泄漏，还能够检测其他互连层的电阻和泄漏。此外，用于测试的测试元件组(TEG)的体积也较小。
附图说明
为让本发明之上述和其他目的、特征、优点与实施例能更明显易懂，结合附图说明如下：
图1为根据本发明一些实施例所绘示的测试结构的示意图；
图2为根据本发明一些实施例所绘示的层的示意图；
图3为根据本发明一些实施例所绘示的层的示意图；
图4为根据本发明一些实施例所绘示的CBCM测试电路的示意图；以及
图5为根据本发明一些实施例所绘示的测试方法的流程图。
主要附图标记说明：
100-测试结构，M0、M1、M2-层，200-测试电路，300-测试电路，X、Y、Z-方向，d1、d2-间距，M01、M02-部分，M011、M012、M021、M022-区段，M20、M21、M22-区段，VDD-电压源，A-安培计，P1、P2-P型晶体管，V1、V2-电压，N-节点，C1、C0-电容，N1、N2-N型晶体管，CINT-电容，S510、S520-步骤。
具体实施方式
以下揭示提供许多不同实施例或例证用以实施本发明的不同特征。特殊例证中的元件及配置在以下讨论中被用来简化本揭示。所讨论的任何例证只用来作解说的用途，并不会以任何方式限制本发明或其例证的范围和意义。此外，本揭示在不同例证中可能重复引用数字符号且/或字母，这些重复皆为了简化及阐述，其本身并未指定以下讨论中不同实施例且/或配置之间的关系。
在全篇说明书与申请专利范围所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“耦接”或“连接”还可指二或多个元件相互步骤或动作。
在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本发明的本意。如本文所用，词汇“与/或”包含了列出的关联项目中的一个或多个的任何组合。本发明文件中提到的“及/或”是指表列元件的任一个、全部或至少一个的任意组合。
请参阅图1。图1为根据本发明一些实施例所绘示的测试结构100的示意图。测试结构100包含层M0、M1以及M2。层M0包含第一图案，且层M2包含第二图案。层M0、M1及M2彼此重叠。层M1设置于层M0之上，且层M2设置于层M1之上。在部分实施例中，层M0、M1以及M2互相不接触。层M0、M1及M2分别包含电路及/或布局。
请参阅图2。图2为根据本发明一些实施例所绘示的层M0的示意图。在部分实施例中，层M0的图案为梳状构造，如图2所绘示。梳状构造包含部分M01和M02。部分M01包含区段M011和M012。区段M02包含区段M021和M022。区段M011于X方向上延伸，区段M012于Y方向上延伸，且各区段M012的其中一端连接于区段M011。区段M021于X方向上延伸，区段M022于Y方向上延伸，且各区段M022的其中一端连接于区段M011。区段M012与M022以固定间距d1交替排列。在部分实施例中，间距d1可为20纳米(nm)至100纳米，然本发明的实施方式不以此为限。
请参阅图3。图3为根据本发明一些实施例所绘示的层M2的示意图。在部分实施例中，层M2的图案为蛇状构造，如图3所绘示。蛇状构造包含区段M20、M21与M22。区段M20以固定间距d2平行排列，且区段M20于X方向上延伸。区段M22以固定间距d2平行排列，且区段M22于X方向上延伸。区段M21以固定间距d2平行排列且区段M21于Y方向上延伸。区段M21垂直于区段M20和andM22。各个区段M21的一端连接到区段M20，各个区段M21的另一端连接到区段M22。在部分实施例中，间距d2可为20纳米(nm)至100纳米，然本发明的实施方式不以此为限。
在测试期间，层M1连接到基于电荷的电容(CBCM)测试电路200，如图1所示。CBCM测试电路200配置为测试电路的寄生电容及/或层的布局。另一方面，层M2和M0连接到另一测试电路300，以测试层M2及/或M0的导线或设计是开路还是短路。层M2及/或M0的漏电流也可以通过测试电路300进行测试。
请参阅图4。图4为根据本发明一些实施例所绘示的CBCM测试电路200的示意图。如图4所绘示，CBCM测试电路200包含两个P型晶体管(PMOS)，两个N型晶体管(NMOS)和两个电容。P型晶体管P1连接到N型晶体管N1和电容C0。P型晶体管P2连接到N型晶体管N2和电容C2。电容CINT表示层M1的互连电容。在测试操作期间，层M1通过节点N连接到CBCM测试电路200，且CBCM测试电路200对层M1的互连电容进行测试。
图5为根据本发明一些实施例所绘示的测试方法500的流程图。应当注意，测试方法500可以应用于测试结构100，或者俱有与图1所示的测试结构100的结构相同或相似的结构。为了简化说明，以下实施例以图1所示的实施例为例来描述依据本发明的一些实施例所绘示的测试方法500。然而，本发明的实施方式不限于应用于图1所示的实施例。如图5所示，测试方法500包括步骤S510到S520。
在步骤S510中，通过CBCM测试电路对第二层进行测试。如在图1和图4中所示，步骤S210可以由测试电路200执行，以测试层M1。
在步骤S520中，通过另一测试电路对第一层和第三层进行测试。如图1所示，在一些实施例中，步骤S230可以由测试电路300执行，以测试层M0和M2。
应当注意的是，测试方法500适用于图1所示的测试结构，其中层M0，M1和M2相互重叠。层M0包含第一图案，层M2包含另一图案。
层M1的材料可以是多晶硅或金属，本发明的实施方式不以此为限。上述的层M0和M2的图案仅用于例示说明的用。层M0和M2中的图案可以是梳状构造、蛇状构造或架桥结构(cross-bridge structure)，且本发明的实施方式不以此为限。
图4中提到的测试电路200仅用于例示说明支用，本发明的实施方式不以此为限。测试电路200可以是具有测试层的互连电容或类似功能的测试电路或任何其他电路。在部分实施例中，测试电路300可以是具有测试层的开路/短路/漏电或其他类似功能的测试电路或任何其他电路。
根据本发明的实施方式，可以理解的是，本发明的实施方式提供一种测试结构和测试方法，不仅用以检测各种结构的寄生电容，还检测其他互连层的电阻和泄漏电流。此外，用于测试的测试元件组(TEG)的体积也较小。
另外，上述例示包含依序的示范步骤，但这些步骤不必依所显示的顺序被执行。以不同顺序执行这些步骤皆在本揭示内容的考量范围内。在本揭示内容的实施例的精神与范围内，可视情况增加、取代、变更顺序及/或省略这些步骤。
虽然本发明已以实施方式揭示如上，然其并非用以限定本发明，任何所属领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (8)

1.一种测试结构，其特征在于，包含：
第一层，包含第一图案；
第二层；以及
第三层，包含第二图案；
其中所述第一层、所述第二层以及所述第三层彼此重叠，其中所述第一层、所述第二层以及所述第三层互相不接触，
其中所述第二层连接于基于电荷的电容测试电路，其中所述第一层以及所述第三层连接于另一测试电路，以由所述基于电荷的电容测试电路测试所述第二层的寄生电容，并由所述另一测试电路测试所述第一层的至少一个电路特征以及所述第三层的至少一个电路特征。
2.如权利要求1所述的测试结构，其特征在于，所述第一图案为梳状构造。
3.如权利要求1所述的测试结构，其特征在于，所述第二图案为蛇状构造。
4.如权利要求1所述的测试结构，其特征在于，所述第二层设置于所述第一层之上，且所述第三层设置于所述第二层之上。
5.一种测试方法，适用于测试结构，其特征在于，所述测试结构包含第一层、第二层以及第三层，其中所述测试方法包含：
由基于电荷的电容测试电路测试所述第二层的寄生电容，其中所述第二层连接于所述基于电荷的电容测试电路；以及
由另一测试电路测试所述第一层的至少一个电路特征以及所述第三层的至少一个电路特征，其中所述第一层以及所述第三层连接于另一测试电路；
其中所述第一层包含第一图案且所述第三层包含第二图案，其中所述第一层、所述第二层以及所述第三层彼此重叠，其中所述第一层、所述第二层以及所述第三层互相不接触。
6.如权利要求5所述的测试方法，其特征在于，所述第一图案为梳状构造。
7.如权利要求5所述的测试方法，其特征在于，所述第二图案为蛇状构造。
8.如权利要求5所述的测试方法，其特征在于，所述第二层设置于所述第一层之上，且所述第三层是设置于所述第二层之上。
CN202010139031.0A 2019-10-02 2020-03-03 测试结构及测试方法 Active CN112687561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/591,607 2019-10-02
US16/591,607 US11143690B2 (en) 2019-10-02 2019-10-02 Testing structure and testing method

Publications (2)

Publication Number Publication Date
CN112687561A CN112687561A (zh) 2021-04-20
CN112687561B true CN112687561B (zh) 2024-04-05

Family

ID=75275009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010139031.0A Active CN112687561B (zh) 2019-10-02 2020-03-03 测试结构及测试方法

Country Status (3)

Country Link
US (1) US11143690B2 (zh)
CN (1) CN112687561B (zh)
TW (1) TWI756615B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314507B (zh) * 2021-04-27 2022-09-16 长江存储科技有限责任公司 半导体器件的测试结构及漏电分析方法
EP4138126A4 (en) * 2021-07-09 2023-07-19 Changxin Memory Technologies, Inc. SEMICONDUCTOR TEST STRUCTURE AND METHOD FOR FORMING IT

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237377A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体集積回路装置及びその半導体集積回路装置を用いた不良検出方法
US6362634B1 (en) * 2000-01-14 2002-03-26 Advanced Micro Devices, Inc. Integrated defect monitor structures for conductive features on a semiconductor topography and method of use
KR20030043259A (ko) * 2001-11-27 2003-06-02 주식회사 하이닉스반도체 테스트 패턴을 구비한 이미지센서와 테스트 방법
CN1462068A (zh) * 2002-05-27 2003-12-17 松下电器产业株式会社 半导体装置和电容测量方法
KR20040048542A (ko) * 2002-12-03 2004-06-10 삼성전자주식회사 시험용 박막 패턴을 갖는 반도체 장치
CN101363882A (zh) * 2007-06-29 2009-02-11 台湾积体电路制造股份有限公司 超大规模集成电路的精确电容测量
JP2009158684A (ja) * 2007-12-26 2009-07-16 Panasonic Corp 半導体装置
JP2012227226A (ja) * 2011-04-15 2012-11-15 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179345A (en) * 1989-12-13 1993-01-12 International Business Machines Corporation Method and apparatus for analog testing
US6323639B1 (en) * 2000-04-04 2001-11-27 Azalea Microelectronics Corporation Powering dies on a semiconductor wafer through wafer scribe line areas
CN101405215B (zh) * 2006-05-18 2013-01-09 株式会社半导体能源研究所 微结构、微机械、以及微结构和微机械的制造方法
US8536892B2 (en) * 2008-02-29 2013-09-17 Palo Alto Research Center Incorporated System for testing transistor arrays in production
US20130320994A1 (en) * 2012-05-30 2013-12-05 3M Innovative Properties Company Electrode testing apparatus
TWI593977B (zh) * 2014-01-03 2017-08-01 施耐普特拉克股份有限公司 用於薄膜電晶體測試之包括虛設顯示元件的顯示裝置
WO2015192069A1 (en) * 2014-06-12 2015-12-17 Pdf Solutions, Inc. Opportunistic placement of ic test structures and/or e-beam target pads in areas otherwise used for filler cells, tap cells, decap cells, scribe lines, and/or dummy fill, as well as product ic chips containing same
EP3304110A4 (en) * 2015-05-29 2019-01-23 R&D Circuits Inc. IMPROVED POWER FROM TRANSIENTER POWER SUPPLY (STREAM INTEGRITY) FOR A PROBE CARD ARRANGEMENT IN A TEST ENVIRONMENT INTEGRATED CIRCUIT
US10325906B2 (en) * 2016-09-23 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. ESD testing structure, method of using same and method of forming same
WO2018236767A2 (en) * 2017-06-20 2018-12-27 Tesoro Scientific, Inc. LIGHT EMITTING DIODE (LED) TEST APPARATUS AND METHOD FOR MANUFACTURING THE SAME
CN108649000B (zh) * 2018-05-08 2021-01-26 京东方科技集团股份有限公司 测试基板及其制备方法、检测方法、显示基板、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362634B1 (en) * 2000-01-14 2002-03-26 Advanced Micro Devices, Inc. Integrated defect monitor structures for conductive features on a semiconductor topography and method of use
JP2001237377A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体集積回路装置及びその半導体集積回路装置を用いた不良検出方法
KR20030043259A (ko) * 2001-11-27 2003-06-02 주식회사 하이닉스반도체 테스트 패턴을 구비한 이미지센서와 테스트 방법
CN1462068A (zh) * 2002-05-27 2003-12-17 松下电器产业株式会社 半导体装置和电容测量方法
KR20040048542A (ko) * 2002-12-03 2004-06-10 삼성전자주식회사 시험용 박막 패턴을 갖는 반도체 장치
CN101363882A (zh) * 2007-06-29 2009-02-11 台湾积体电路制造股份有限公司 超大规模集成电路的精确电容测量
JP2009158684A (ja) * 2007-12-26 2009-07-16 Panasonic Corp 半導体装置
JP2012227226A (ja) * 2011-04-15 2012-11-15 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI756615B (zh) 2022-03-01
US11143690B2 (en) 2021-10-12
TW202115415A (zh) 2021-04-16
US20210102990A1 (en) 2021-04-08
CN112687561A (zh) 2021-04-20

Similar Documents

Publication Publication Date Title
CN112687561B (zh) 测试结构及测试方法
US9222969B2 (en) Self-isolating mixed design-rule integrated yield monitor
KR20040002442A (ko) 반도체 장치 및 그의 시험 방법
US9087803B2 (en) Methods of testing integrated circuit devices using fuse elements
US9291669B2 (en) Semiconductor device, test structure of the semiconductor device, and method of testing the semiconductor device
US7825678B2 (en) Test pad design for reducing the effect of contact resistances
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
US10008429B2 (en) Semiconductor device and semiconductor device measuring method
CN111106026A (zh) 一种测试结构及测试方法
CN204067309U (zh) 一种层间介质层击穿的测试结构
Pan et al. Using NMOS transistors as switches for accuracy and area-efficiency in large-scale addressable test array
US9859177B2 (en) Test method and structure for integrated circuits before complete metalization
JP5144084B2 (ja) 素子特性測定回路及び半導体装置
US7855090B2 (en) In line test circuit and method for determining interconnect electrical properties and integrated circuit incorporating the same
JP2009188371A (ja) 半導体装置及びその評価方法
JP3803343B2 (ja) 半導体装置の評価方法
JP3962384B2 (ja) 半導体装置及び回路シミュレーション方法
CN107480359B (zh) 先进纳米工艺下fpga面积建模方法
US20150120257A1 (en) Method of operating oscillator including verification of operation of the oscillator
US20110233725A1 (en) Semiconductor device and method of designing the same
JP2004356169A (ja) 容量値測定回路及び半導体装置の評価方法
Yotsuyanagi et al. Test pattern for supply current test of open defects by applying time-variable electric field
Jimenez-reyesR et al. Study of failures in interconnection wires between basic digital gates
Keshk et al. I/sub DDQ/current dependency on test vectors and bridging resistance
JP2001134634A (ja) 故障シミュレーション方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant