JP3682358B2 - 集積回路の誤動作防止回路 - Google Patents
集積回路の誤動作防止回路 Download PDFInfo
- Publication number
- JP3682358B2 JP3682358B2 JP10742397A JP10742397A JP3682358B2 JP 3682358 B2 JP3682358 B2 JP 3682358B2 JP 10742397 A JP10742397 A JP 10742397A JP 10742397 A JP10742397 A JP 10742397A JP 3682358 B2 JP3682358 B2 JP 3682358B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply line
- potential
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源入力端子から電源供給パターンを介して内部の論理回路に電源電位が供給される集積回路に対し、該論理回路の誤動作を防止する集積回路の誤動作防止回路に関するものである。
【０００２】
【従来の技術】
図２は、従来の集積回路の１つであるＬＳＩ（大規模集積回路）の内部及び周辺の接続状態の一例を示す構成図である。
このＬＳＩ１０は、電源電位Ｖｄｄに接続された電源入力端子ＶＤＤ及びグランドに接続された電源入力端子ＶＳＳを有している。電源入力端子ＶＤＤ，ＶＳＳは図示しない電源供給パターンを介して電源ライン１１，１２にそれぞれ接続され、該電源ライン１１，１２の間には例えばＣＭＯＳ素子等で構成された論理回路１３が接続されている。論理回路１３の入力側には、入力信号ｉｎ1 が入力端子ＩＮ1 を介して入力されるようになっている。同様に、電源ライン１１，１２の間には図示しない複数の論理回路が接続され、該各論理回路の入力側に入力信号ｉｎ2 〜ｉｎn が入力端子ＩＮ1 〜ＩＮn をそれぞれ介して入力されるようになっている。又、各論理回路のうちのクロックに同期して動作する回路には、クロックｃｋがクロック入力端子ＣＫを介して供給されるようになっている。更に、このＬＳＩ１０では、図示しない他の複数の論理回路から出力端子ＯＵＴ1 〜ＯＵＴm を介して出力信号ｏｕｔ1 〜ｏｕｔm が出力されるようになっている。
このＬＳＩ１０では、入力信号ｉｎ2 〜ｉｎn が入力端子ＩＮ1 〜ＩＮn に入力されると、内部の各論理回路が所定の動作を行い、出力端子ＯＵＴ1 〜ＯＵＴm から出力信号ｏｕｔ1 〜ｏｕｔm が出力される
【０００３】
【発明が解決しようとする課題】
従来の図２のＬＳＩでは、次のような課題があった。
図３は、図２中の各部の信号の一例を示すタイムチャートである。
時刻ｔ１において、クロックｃｋが低レベル（以下、“Ｌ”という）から高レベル（以下、“Ｈ”という）に遷移した時、論理回路１３を含む内部の各論理回路が同時に動作し、例えば該論理回路１３の出力信号Ｓ１３が“Ｌ”から“Ｈ”に遷移すると同時に、図示しない他の論理回路１４の出力信号Ｓ１４が“Ｈ”から“Ｌ”に遷移する。この時、電源電位Ｖｄｄからグランドに流れる電源電流Ｉにピークが発生する。そのため、電源入力端子ＶＤＤ，ＶＳＳと電源ライン１１，１２とをそれぞれ接続している各電源供給パターンに電圧降下が発生し、電源ライン１１，１２の電源電位Ｖｄｄｉ，Ｖｓｓｉがパルス状に変動する。この時、各電源供給パターンが例えば太さ数μｍ程度の微細パターンである場合、各論理回路に供給されている電源電圧Ｖｍｉｎ（＝Ｖｄｄｉ−Ｖｓｓｉ）が回路の正常動作電圧の最低値以下になり、ＬＳＩ１０が誤動作することがある。時刻ｔ２において、クロックｃｋが“Ｈ”から“Ｌ”に遷移した時も電源電流Ｉにピークが発生し、同様にＬＳＩ１０が誤動作することがある。
【０００４】
従来では、上記の誤動作に対する対策として電源入力端子ＶＤＤ，ＶＳＳの数を増加することによって電源ライン１１，１２に接続する電源供給パターンの数を増加し、電流容量を増加して内部回路からみた電源インピーダンスを低くして電源電圧Ｖｍｉｎの変動を抑えていた。この場合、電源入力端子ＶＤＤ，ＶＳＳの増加によってＬＳＩ１０のパッケージを大型化する必要があるため、コスト高になる。又、ＬＳＩ１０のパッケージの大きさを変更できない場合では、電源入力端子ＶＤＤ，ＶＳＳの数を増加すると、該電源入力端子ＶＤＤ，ＶＳＳ以外の信号入出力端子を減らす必要があるため、該信号入出力端子に接続される外部のインタフェース回路が複雑になったり、或いはＬＳＩ１０を複数のＬＳＩに分割することになるという課題があった。
【０００５】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１の発明は、第１の電源入力端子から第１の電源供給パターンを介して第１の電源電位が供給される第１の電源ラインと、第２の電源入力端子から第２の電源供給パターンを介して第２の電源電位が供給される第２の電源ラインと、前記第１の電源ラインと第２の電源ラインとの間に接続され、入力信号に基づいた所定の動作を行う論理回路とを有する集積回路に対し、前記論理回路の動作に基づいて前記第１及び第２の電源電位が変動することによって生じる該論理回路の誤動作を防止する集積回路の誤動作防止回路において、次のような手段を設けている。
【０００６】
前記第１及び第２の電源電位が直接供給され、前記入力信号を該第１及び第２の電源電位に基づいて駆動して前記論理回路に与えるバッファ回路と、アノードが前記バッファ回路の出力側に接続され且つカソードが前記第１の電源ラインに接続され、該第１の電源ラインの電位が該バッファ回路の出力信号の電位よりも低い場合、該バッファ回路の出力信号の電位を該第１の電源ラインに伝達する第１のダイオードと、カソードが前記バッファ回路の出力側に接続され且つアノードが前記第２の電源ラインに接続され、該第２の電源ラインの電位が該バッファ回路の出力信号の電位よりも高い場合、該バッファ回路の出力信号の電位を該第２の電源ラインに伝達する第２のダイオードとを、備えている。
この第１の発明によれば、以上のように集積回路の誤動作防止回路を構成したので、集積回路内部の各論理回路が同時に動作して第１の電源電位から第２の電源電位に流れる電源電流にピークが発生する。そのため、第１及び第２の電源入力端子と第１及び第２の電源ラインとをそれぞれ接続している各電源供給パターンに電圧降下が発生し、該第１及び第２の電源ラインにおける電源電位が変動する。この時、バッファ回路の出力信号の“Ｈ”の電位は第１の電源ラインにおける電源電位よりも高く、“Ｌ”の電位が第２の電源ラインにおける電源電位よりも低い。そのため、第１のダイオード又は第２のダイオードがオン状態になってバッファ回路から第１の電源ライン又は第２の電源ラインに電流が供給され、第１の電源ラインと第２の電源ラインとの間の電位差が各論理回路の正常動作電圧の最低値以下になることが回避される。
【０００７】
第２の発明では、第１の電源入力端子から第１の電源供給パターンを介して第１の電源電位が供給される第１の電源ラインと、第２の電源入力端子から第２の電源供給パターンを介して第２の電源電位が供給される第２の電源ラインと、前記第１の電源ラインと第２の電源ラインとの間に接続され、入力信号に基づいた所定の動作を行う論理回路とを有する集積回路に対し、前記論理回路の動作に基づいて前記第１及び第２の電源電位が変動することによって生じる該論理回路の誤動作を防止する集積回路の誤動作防止回路において、次のような手段を設けている。
第１の発明のバッファ回路、第１のダイオード、及び第２のダイオードと、前記第１のダイオードのカソードと前記第２のダイオードのアノードとの間に接続され、前記第１の電源ラインと前記第２の電源ラインとの間の電位差の変動を平滑するコンデンサとを、備えている。
この第２の発明によれば、次の点が第１の発明と異なっている。
第１及び第２の電源ラインの電源電位が変動しようとしても、コンデンサによって平滑されるので、該各電源電位の変動が第１の発明に比較して更に軽減される。従って、前記課題を解決できるのである。
【０００８】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態を示すＬＳＩの誤動作防止回路の回路図である。
この図では、誤動作防止回路２０1 〜２０n がＬＳＩ３０に付加されている。
誤動作防止回路２０1 は、入力信号ｉｎ1 を第１の電源電位（例えば、正の電源電位）Ｖｄｄ及び第２の電源電位（例えば、グランド電位）Ｖｓｓに基づき駆動して、ＬＳＩ３０中の例えばＣＭＯＳ素子等で構成された論理回路３３に与えるバッファ回路２１1 を有している。電源電位Ｖｄｄ，Ｖｓｓは、バッファ回路２１1 に直接供給されている。論理回路３３には、第１及び第２の電源ライン３１，３２から電源電位Ｖｄｄｉ，Ｖｓｓｉがそれぞれ供給されるようになっている。電源ライン３１，３２は、図示しない第１及び第２の電源供給パターンを介して電源入力端子ＶＤＤ，ＶＳＳにそれぞれ接続され、該電源入力端子ＶＤＤ，ＶＳＳが電源電位Ｖｄｄ，ＧＮＤ（グランド）にそれぞれ接続されている。更に、この誤動作防止回路２０1 には、第１及び第２のダイオード２２1 ，２３1 が設けられている。ダイオード２２1 のアノードはバッファ回路２１1 の出力側に接続され、カソードが電源ライン３１に接続されている。このダイオード２２1 は、電源ライン３１の電位がバッファ回路２１1 の出力信号の電位よりも低い場合、該バッファ回路２１1 の出力信号の電位を該電源ライン３１に伝達する機能を有している。ダイオード２３1 のカソードはバッファ回路２１1 の出力側に接続され、アノードが電源ライン３２に接続されている。このダイオード２３1 は、電源ライン３２の電位がバッファ回路２１1 の出力信号の電位よりも高い場合、該バッファ回路２１1 の出力信号の電位を該電源ライン３２に伝達する機能を有している。
【０００９】
誤動作防止回路２０2 〜２０n は、バッファ回路２１2 〜２１n 、第１のダイオード２２2 〜２２n 、及び第２のダイオード２３2 〜２３n をそれぞれ有し、誤動作防止回路２０1 と同様に接続されている。
ＬＳＩ３０では、図示しない他の複数の論理回路から出力端子ＯＵＴ1 〜ＯＵＴm を介して出力信号ｏｕｔ1 〜ｏｕｔm が出力されるようになっている。
次に、図１の動作を説明する。
クロックｃｋが例えば“Ｌ”から“Ｈ”に遷移した時、論理回路３３を含む内部の論理回路が同時に動作して電源電位Ｖｄｄからグランドに流れる電源電流Ｉにピークが発生する。そのため、電源入力端子ＶＤＤ，ＶＳＳと電源ライン３１，３２とをそれぞれ接続している各電源供給パターンに電圧降下が発生し、電源ライン３１，３２の電源電位Ｖｄｄｉ，Ｖｓｓｉがパルス状に変動する。この時、例えば誤動作防止回路２０1 では、バッファ回路２１1 の出力信号Ｓ２１1 の“Ｈ”の電位（以下、ＶＤＤｏという）及び“Ｌ”の電位（以下、ＶＳＳｏという）は、
ＶＤＤｏ＞Ｖｄｄｉ、ＶＳＳｏ＜Ｖｓｓｉ
になっている。そのため、ダイオード２２1 ，２３1 がオン状態になってバッファ回路２１1 から電源ライン３１，３２に電流がそれぞれ供給され、各論理回路に供給されている電源電圧Ｖｍｉｎ（＝Ｖｄｄｉ−Ｖｓｓｉ）が該各論理回路の正常動作電圧の最低値以下になることが回避される。誤動作防止回路２０2 〜２０n においても、同様に動作する。
【００１０】
以上のように、この第１の実施形態では、電源ライン３１，３２の電源電位Ｖｄｄｉ，Ｖｓｓｉが変動した時、バッファ回路２１1 〜２１n からダイオード２２2 〜２２n ，２３2 〜２３n をそれぞれ介して該電源ライン３１，３２に電流を供給するようにしたので、電源電圧Ｖｍｉｎ（＝Ｖｄｄｉ−Ｖｓｓｉ）が各論理回路の正常動作電圧の最低値以下になることを回避でき、ＬＳＩ３０の誤動作を防止できる。
【００１１】
第２の実施形態
図４は、本発明の第２の実施形態を示すＬＳＩの誤動作防止回路の回路図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
この図では、図１中の誤動作防止回路２０1 〜２０n に代えて、異なる構成の誤動作防止回路２０Ａ1 〜２０Ａn がＬＳＩ３０に付加されている。
誤動作防止回路２０Ａ1 では、ダイオード２２1 のカソードとダイオード２３1 のアノードとの間にコンデンサ２４1 が接続されている。コンデンサ２４1 は、電源ライン３１と電源ラインと３２の間の電圧の変動を平滑する機能を有している。誤動作防止回路２０Ａ2 〜２０Ａn も、誤動作防止回路２０Ａ1 と同様に、ダイオード２２2 〜２２n の各カソードとダイオード２３2 〜２３n の各アノードとの間に図示しないコンデンサ２４2 〜２４n がそれぞれ接続されている。他は、図１と同様の構成である。
これらの誤動作防止回路２０Ａ1 〜２０Ａn では、次の点が図１と異なっている。
【００１２】
電源ライン３１，３２の電源電位Ｖｄｄｉ，Ｖｓｓｉがパルス状に変動しようとしても、コンデンサ２４2 〜２４n によって平滑されるので、電源電位Ｖｄｄｉ，Ｖｓｓｉの変動が第１の実施形態に比較して更に軽減される。
以上のように、この第２の実施形態では、電源ライン３１，３２の電源電位Ｖｄｄｉ，Ｖｓｓｉがパルス状に変動しようとしても、コンデンサ２４2 〜２４n によって平滑されるので、第１の実施形態の誤動作防止回路よりも誤動作防止能力の高い誤動作防止回路を実現できる。
尚、本発明は上記実施形態に限定されず、種々の変形が可能である。その変形例としては、例えば次のようなものがある。
【００１３】
（ａ） 実施形態では、集積回路としてＬＳＩを例にして説明したが、本発明は、ＶＬＳＩ等を含む集積回路全般に適用できる。
（ｂ） 実施形態では、論理回路３３を含む内部の論理回路はＣＭＯＳ素子で構成されているものとして説明したが、本発明は、内部の論理回路がバイポーラ素子で構成された集積回路に対しても、上記実施形態に準じた作用、効果が得られる。
（ｃ） 実施形態では、ＬＳＩ３０はクロックｃｋに同期して動作するものとして説明したが、本発明は、クロックが供給されないＬＳＩに対しても、上記実施形態とほぼ同様の作用、効果が得られる。
【００１４】
【発明の効果】
以上詳細に説明したように、第１の発明によれば、第１及び第２の電源ラインの電源電位が変動した時、バッファ回路から第１及び第２のダイオードをそれぞれ介して該第１及び第２の電源ラインに電流を供給するようにしたので、前記第１の電源ラインと前記第２の電源ラインとの間の電圧が集積回路内部の各論理回路の正常動作電圧の最低値以下になることを回避でき、該集積回路の誤動作を防止できる。
第２の発明によれば、第１及び第２の電源ラインとの間の電圧が変動しようとしても、コンデンサによって平滑されるようにしたので、第１の発明の誤動作防止回路よりも誤動作防止能力の高い集積回路の誤動作防止回路を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のＬＳＩの誤動作防止回路の回路図である。
【図２】従来のＬＳＩの構成図である。
【図３】図２のタイムチャートである。
【図４】本発明の第２の実施形態のＬＳＩの誤動作防止回路の回路図である。
【符号の説明】
２０1 〜２０n 誤動作防止回路
２１1 〜２１n バッファ回路
２２1 〜２２n ，２３1 〜２３n ダイオード
２４1 〜２４n コンデンサ
３０ ＬＳＩ
３１，３２ 電源ライン
３３ 論理回路
Ｖｄｄ，Ｖｓｓ，Ｖｄｄｉ，Ｖｓｓｉ 電源電位
【発明の属する技術分野】
本発明は、電源入力端子から電源供給パターンを介して内部の論理回路に電源電位が供給される集積回路に対し、該論理回路の誤動作を防止する集積回路の誤動作防止回路に関するものである。
【０００２】
【従来の技術】
図２は、従来の集積回路の１つであるＬＳＩ（大規模集積回路）の内部及び周辺の接続状態の一例を示す構成図である。
このＬＳＩ１０は、電源電位Ｖｄｄに接続された電源入力端子ＶＤＤ及びグランドに接続された電源入力端子ＶＳＳを有している。電源入力端子ＶＤＤ，ＶＳＳは図示しない電源供給パターンを介して電源ライン１１，１２にそれぞれ接続され、該電源ライン１１，１２の間には例えばＣＭＯＳ素子等で構成された論理回路１３が接続されている。論理回路１３の入力側には、入力信号ｉｎ1 が入力端子ＩＮ1 を介して入力されるようになっている。同様に、電源ライン１１，１２の間には図示しない複数の論理回路が接続され、該各論理回路の入力側に入力信号ｉｎ2 〜ｉｎn が入力端子ＩＮ1 〜ＩＮn をそれぞれ介して入力されるようになっている。又、各論理回路のうちのクロックに同期して動作する回路には、クロックｃｋがクロック入力端子ＣＫを介して供給されるようになっている。更に、このＬＳＩ１０では、図示しない他の複数の論理回路から出力端子ＯＵＴ1 〜ＯＵＴm を介して出力信号ｏｕｔ1 〜ｏｕｔm が出力されるようになっている。
このＬＳＩ１０では、入力信号ｉｎ2 〜ｉｎn が入力端子ＩＮ1 〜ＩＮn に入力されると、内部の各論理回路が所定の動作を行い、出力端子ＯＵＴ1 〜ＯＵＴm から出力信号ｏｕｔ1 〜ｏｕｔm が出力される
【０００３】
【発明が解決しようとする課題】
従来の図２のＬＳＩでは、次のような課題があった。
図３は、図２中の各部の信号の一例を示すタイムチャートである。
時刻ｔ１において、クロックｃｋが低レベル（以下、“Ｌ”という）から高レベル（以下、“Ｈ”という）に遷移した時、論理回路１３を含む内部の各論理回路が同時に動作し、例えば該論理回路１３の出力信号Ｓ１３が“Ｌ”から“Ｈ”に遷移すると同時に、図示しない他の論理回路１４の出力信号Ｓ１４が“Ｈ”から“Ｌ”に遷移する。この時、電源電位Ｖｄｄからグランドに流れる電源電流Ｉにピークが発生する。そのため、電源入力端子ＶＤＤ，ＶＳＳと電源ライン１１，１２とをそれぞれ接続している各電源供給パターンに電圧降下が発生し、電源ライン１１，１２の電源電位Ｖｄｄｉ，Ｖｓｓｉがパルス状に変動する。この時、各電源供給パターンが例えば太さ数μｍ程度の微細パターンである場合、各論理回路に供給されている電源電圧Ｖｍｉｎ（＝Ｖｄｄｉ−Ｖｓｓｉ）が回路の正常動作電圧の最低値以下になり、ＬＳＩ１０が誤動作することがある。時刻ｔ２において、クロックｃｋが“Ｈ”から“Ｌ”に遷移した時も電源電流Ｉにピークが発生し、同様にＬＳＩ１０が誤動作することがある。
【０００４】
従来では、上記の誤動作に対する対策として電源入力端子ＶＤＤ，ＶＳＳの数を増加することによって電源ライン１１，１２に接続する電源供給パターンの数を増加し、電流容量を増加して内部回路からみた電源インピーダンスを低くして電源電圧Ｖｍｉｎの変動を抑えていた。この場合、電源入力端子ＶＤＤ，ＶＳＳの増加によってＬＳＩ１０のパッケージを大型化する必要があるため、コスト高になる。又、ＬＳＩ１０のパッケージの大きさを変更できない場合では、電源入力端子ＶＤＤ，ＶＳＳの数を増加すると、該電源入力端子ＶＤＤ，ＶＳＳ以外の信号入出力端子を減らす必要があるため、該信号入出力端子に接続される外部のインタフェース回路が複雑になったり、或いはＬＳＩ１０を複数のＬＳＩに分割することになるという課題があった。
【０００５】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１の発明は、第１の電源入力端子から第１の電源供給パターンを介して第１の電源電位が供給される第１の電源ラインと、第２の電源入力端子から第２の電源供給パターンを介して第２の電源電位が供給される第２の電源ラインと、前記第１の電源ラインと第２の電源ラインとの間に接続され、入力信号に基づいた所定の動作を行う論理回路とを有する集積回路に対し、前記論理回路の動作に基づいて前記第１及び第２の電源電位が変動することによって生じる該論理回路の誤動作を防止する集積回路の誤動作防止回路において、次のような手段を設けている。
【０００６】
前記第１及び第２の電源電位が直接供給され、前記入力信号を該第１及び第２の電源電位に基づいて駆動して前記論理回路に与えるバッファ回路と、アノードが前記バッファ回路の出力側に接続され且つカソードが前記第１の電源ラインに接続され、該第１の電源ラインの電位が該バッファ回路の出力信号の電位よりも低い場合、該バッファ回路の出力信号の電位を該第１の電源ラインに伝達する第１のダイオードと、カソードが前記バッファ回路の出力側に接続され且つアノードが前記第２の電源ラインに接続され、該第２の電源ラインの電位が該バッファ回路の出力信号の電位よりも高い場合、該バッファ回路の出力信号の電位を該第２の電源ラインに伝達する第２のダイオードとを、備えている。
この第１の発明によれば、以上のように集積回路の誤動作防止回路を構成したので、集積回路内部の各論理回路が同時に動作して第１の電源電位から第２の電源電位に流れる電源電流にピークが発生する。そのため、第１及び第２の電源入力端子と第１及び第２の電源ラインとをそれぞれ接続している各電源供給パターンに電圧降下が発生し、該第１及び第２の電源ラインにおける電源電位が変動する。この時、バッファ回路の出力信号の“Ｈ”の電位は第１の電源ラインにおける電源電位よりも高く、“Ｌ”の電位が第２の電源ラインにおける電源電位よりも低い。そのため、第１のダイオード又は第２のダイオードがオン状態になってバッファ回路から第１の電源ライン又は第２の電源ラインに電流が供給され、第１の電源ラインと第２の電源ラインとの間の電位差が各論理回路の正常動作電圧の最低値以下になることが回避される。
【０００７】
第２の発明では、第１の電源入力端子から第１の電源供給パターンを介して第１の電源電位が供給される第１の電源ラインと、第２の電源入力端子から第２の電源供給パターンを介して第２の電源電位が供給される第２の電源ラインと、前記第１の電源ラインと第２の電源ラインとの間に接続され、入力信号に基づいた所定の動作を行う論理回路とを有する集積回路に対し、前記論理回路の動作に基づいて前記第１及び第２の電源電位が変動することによって生じる該論理回路の誤動作を防止する集積回路の誤動作防止回路において、次のような手段を設けている。
第１の発明のバッファ回路、第１のダイオード、及び第２のダイオードと、前記第１のダイオードのカソードと前記第２のダイオードのアノードとの間に接続され、前記第１の電源ラインと前記第２の電源ラインとの間の電位差の変動を平滑するコンデンサとを、備えている。
この第２の発明によれば、次の点が第１の発明と異なっている。
第１及び第２の電源ラインの電源電位が変動しようとしても、コンデンサによって平滑されるので、該各電源電位の変動が第１の発明に比較して更に軽減される。従って、前記課題を解決できるのである。
【０００８】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態を示すＬＳＩの誤動作防止回路の回路図である。
この図では、誤動作防止回路２０1 〜２０n がＬＳＩ３０に付加されている。
誤動作防止回路２０1 は、入力信号ｉｎ1 を第１の電源電位（例えば、正の電源電位）Ｖｄｄ及び第２の電源電位（例えば、グランド電位）Ｖｓｓに基づき駆動して、ＬＳＩ３０中の例えばＣＭＯＳ素子等で構成された論理回路３３に与えるバッファ回路２１1 を有している。電源電位Ｖｄｄ，Ｖｓｓは、バッファ回路２１1 に直接供給されている。論理回路３３には、第１及び第２の電源ライン３１，３２から電源電位Ｖｄｄｉ，Ｖｓｓｉがそれぞれ供給されるようになっている。電源ライン３１，３２は、図示しない第１及び第２の電源供給パターンを介して電源入力端子ＶＤＤ，ＶＳＳにそれぞれ接続され、該電源入力端子ＶＤＤ，ＶＳＳが電源電位Ｖｄｄ，ＧＮＤ（グランド）にそれぞれ接続されている。更に、この誤動作防止回路２０1 には、第１及び第２のダイオード２２1 ，２３1 が設けられている。ダイオード２２1 のアノードはバッファ回路２１1 の出力側に接続され、カソードが電源ライン３１に接続されている。このダイオード２２1 は、電源ライン３１の電位がバッファ回路２１1 の出力信号の電位よりも低い場合、該バッファ回路２１1 の出力信号の電位を該電源ライン３１に伝達する機能を有している。ダイオード２３1 のカソードはバッファ回路２１1 の出力側に接続され、アノードが電源ライン３２に接続されている。このダイオード２３1 は、電源ライン３２の電位がバッファ回路２１1 の出力信号の電位よりも高い場合、該バッファ回路２１1 の出力信号の電位を該電源ライン３２に伝達する機能を有している。
【０００９】
誤動作防止回路２０2 〜２０n は、バッファ回路２１2 〜２１n 、第１のダイオード２２2 〜２２n 、及び第２のダイオード２３2 〜２３n をそれぞれ有し、誤動作防止回路２０1 と同様に接続されている。
ＬＳＩ３０では、図示しない他の複数の論理回路から出力端子ＯＵＴ1 〜ＯＵＴm を介して出力信号ｏｕｔ1 〜ｏｕｔm が出力されるようになっている。
次に、図１の動作を説明する。
クロックｃｋが例えば“Ｌ”から“Ｈ”に遷移した時、論理回路３３を含む内部の論理回路が同時に動作して電源電位Ｖｄｄからグランドに流れる電源電流Ｉにピークが発生する。そのため、電源入力端子ＶＤＤ，ＶＳＳと電源ライン３１，３２とをそれぞれ接続している各電源供給パターンに電圧降下が発生し、電源ライン３１，３２の電源電位Ｖｄｄｉ，Ｖｓｓｉがパルス状に変動する。この時、例えば誤動作防止回路２０1 では、バッファ回路２１1 の出力信号Ｓ２１1 の“Ｈ”の電位（以下、ＶＤＤｏという）及び“Ｌ”の電位（以下、ＶＳＳｏという）は、
ＶＤＤｏ＞Ｖｄｄｉ、ＶＳＳｏ＜Ｖｓｓｉ
になっている。そのため、ダイオード２２1 ，２３1 がオン状態になってバッファ回路２１1 から電源ライン３１，３２に電流がそれぞれ供給され、各論理回路に供給されている電源電圧Ｖｍｉｎ（＝Ｖｄｄｉ−Ｖｓｓｉ）が該各論理回路の正常動作電圧の最低値以下になることが回避される。誤動作防止回路２０2 〜２０n においても、同様に動作する。
【００１０】
以上のように、この第１の実施形態では、電源ライン３１，３２の電源電位Ｖｄｄｉ，Ｖｓｓｉが変動した時、バッファ回路２１1 〜２１n からダイオード２２2 〜２２n ，２３2 〜２３n をそれぞれ介して該電源ライン３１，３２に電流を供給するようにしたので、電源電圧Ｖｍｉｎ（＝Ｖｄｄｉ−Ｖｓｓｉ）が各論理回路の正常動作電圧の最低値以下になることを回避でき、ＬＳＩ３０の誤動作を防止できる。
【００１１】
第２の実施形態
図４は、本発明の第２の実施形態を示すＬＳＩの誤動作防止回路の回路図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
この図では、図１中の誤動作防止回路２０1 〜２０n に代えて、異なる構成の誤動作防止回路２０Ａ1 〜２０Ａn がＬＳＩ３０に付加されている。
誤動作防止回路２０Ａ1 では、ダイオード２２1 のカソードとダイオード２３1 のアノードとの間にコンデンサ２４1 が接続されている。コンデンサ２４1 は、電源ライン３１と電源ラインと３２の間の電圧の変動を平滑する機能を有している。誤動作防止回路２０Ａ2 〜２０Ａn も、誤動作防止回路２０Ａ1 と同様に、ダイオード２２2 〜２２n の各カソードとダイオード２３2 〜２３n の各アノードとの間に図示しないコンデンサ２４2 〜２４n がそれぞれ接続されている。他は、図１と同様の構成である。
これらの誤動作防止回路２０Ａ1 〜２０Ａn では、次の点が図１と異なっている。
【００１２】
電源ライン３１，３２の電源電位Ｖｄｄｉ，Ｖｓｓｉがパルス状に変動しようとしても、コンデンサ２４2 〜２４n によって平滑されるので、電源電位Ｖｄｄｉ，Ｖｓｓｉの変動が第１の実施形態に比較して更に軽減される。
以上のように、この第２の実施形態では、電源ライン３１，３２の電源電位Ｖｄｄｉ，Ｖｓｓｉがパルス状に変動しようとしても、コンデンサ２４2 〜２４n によって平滑されるので、第１の実施形態の誤動作防止回路よりも誤動作防止能力の高い誤動作防止回路を実現できる。
尚、本発明は上記実施形態に限定されず、種々の変形が可能である。その変形例としては、例えば次のようなものがある。
【００１３】
（ａ） 実施形態では、集積回路としてＬＳＩを例にして説明したが、本発明は、ＶＬＳＩ等を含む集積回路全般に適用できる。
（ｂ） 実施形態では、論理回路３３を含む内部の論理回路はＣＭＯＳ素子で構成されているものとして説明したが、本発明は、内部の論理回路がバイポーラ素子で構成された集積回路に対しても、上記実施形態に準じた作用、効果が得られる。
（ｃ） 実施形態では、ＬＳＩ３０はクロックｃｋに同期して動作するものとして説明したが、本発明は、クロックが供給されないＬＳＩに対しても、上記実施形態とほぼ同様の作用、効果が得られる。
【００１４】
【発明の効果】
以上詳細に説明したように、第１の発明によれば、第１及び第２の電源ラインの電源電位が変動した時、バッファ回路から第１及び第２のダイオードをそれぞれ介して該第１及び第２の電源ラインに電流を供給するようにしたので、前記第１の電源ラインと前記第２の電源ラインとの間の電圧が集積回路内部の各論理回路の正常動作電圧の最低値以下になることを回避でき、該集積回路の誤動作を防止できる。
第２の発明によれば、第１及び第２の電源ラインとの間の電圧が変動しようとしても、コンデンサによって平滑されるようにしたので、第１の発明の誤動作防止回路よりも誤動作防止能力の高い集積回路の誤動作防止回路を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のＬＳＩの誤動作防止回路の回路図である。
【図２】従来のＬＳＩの構成図である。
【図３】図２のタイムチャートである。
【図４】本発明の第２の実施形態のＬＳＩの誤動作防止回路の回路図である。
【符号の説明】
２０1 〜２０n 誤動作防止回路
２１1 〜２１n バッファ回路
２２1 〜２２n ，２３1 〜２３n ダイオード
２４1 〜２４n コンデンサ
３０ ＬＳＩ
３１，３２ 電源ライン
３３ 論理回路
Ｖｄｄ，Ｖｓｓ，Ｖｄｄｉ，Ｖｓｓｉ 電源電位
Claims (2)
- 第１の電源入力端子から第１の電源供給パターンを介して第１の電源電位が供給される第１の電源ラインと、第２の電源入力端子から第２の電源供給パターンを介して第２の電源電位が供給される第２の電源ラインと、前記第１の電源ラインと第２の電源ラインとの間に接続され、入力信号に基づいた所定の動作を行う論理回路とを有する集積回路に対し、前記論理回路の動作に基づいて前記第１及び第２の電源電位が変動することによって生じる該論理回路の誤動作を防止する集積回路の誤動作防止回路において、
前記第１及び第２の電源電位が直接供給され、前記入力信号を該第１及び第２の電源電位に基づいて駆動して前記論理回路に与えるバッファ回路と、
アノードが前記バッファ回路の出力側に接続され且つカソードが前記第１の電源ラインに接続され、該第１の電源ラインの電位が該バッファ回路の出力信号の電位よりも低い場合、該バッファ回路の出力信号の電位を該第１の電源ラインに伝達する第１のダイオードと、
カソードが前記バッファ回路の出力側に接続され且つアノードが前記第２の電源ラインに接続され、該第２の電源ラインの電位が該バッファ回路の出力信号の電位よりも高い場合、該バッファ回路の出力信号の電位を該第２の電源ラインに伝達する第２のダイオードとを、
備えたことを特徴とする集積回路の誤動作防止回路。 - 第１の電源入力端子から第１の電源供給パターンを介して第１の電源電位が供給される第１の電源ラインと、第２の電源入力端子から第２の電源供給パターンを介して第２の電源電位が供給される第２の電源ラインと、前記第１の電源ラインと第２の電源ラインとの間に接続され、入力信号に基づいた所定の動作を行う論理回路とを有する集積回路に対し、前記論理回路の動作に基づいて前記第１及び第２の電源電位が変動することによって生じる該論理回路の誤動作を防止する集積回路の誤動作防止回路において、
請求項１記載のバッファ回路、第１のダイオード、及び第２のダイオードと、前記第１のダイオードのカソードと前記第２のダイオードのアノードとの間に接続され、前記第１の電源ラインと前記第２の電源ラインとの間の電位差の変動を平滑するコンデンサとを、
備えたことを特徴とする集積回路の誤動作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10742397A JP3682358B2 (ja) | 1997-04-24 | 1997-04-24 | 集積回路の誤動作防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10742397A JP3682358B2 (ja) | 1997-04-24 | 1997-04-24 | 集積回路の誤動作防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303724A JPH10303724A (ja) | 1998-11-13 |
| JP3682358B2 true JP3682358B2 (ja) | 2005-08-10 |
Family
ID=14458780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10742397A Expired - Fee Related JP3682358B2 (ja) | 1997-04-24 | 1997-04-24 | 集積回路の誤動作防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3682358B2 (ja) |
-
1997
- 1997-04-24 JP JP10742397A patent/JP3682358B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10303724A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09275191A (ja) | 半導体集積回路及びそれを使用した回路装置 | |
| JP2006101254A (ja) | 電源ノイズ低減回路およびその低減方法 | |
| JPH01113993A (ja) | 半導体集積回路 | |
| JP3682358B2 (ja) | 集積回路の誤動作防止回路 | |
| KR19990009581A (ko) | 고출력 전압 생성용 반도체 회로 | |
| US20050104649A1 (en) | Semiconductor device | |
| JP3969020B2 (ja) | 半導体集積回路装置 | |
| JP2007174236A (ja) | 半導体集積回路及びデータ出力方法 | |
| JP2006121377A (ja) | 入力回路及び半導体装置 | |
| JP5254596B2 (ja) | 半導体集積回路および電子回路 | |
| JPH02154461A (ja) | 半導体集積回路の出力バッファ | |
| KR101211683B1 (ko) | 반도체 집적회로 | |
| US7202575B2 (en) | Semiconductor integrated circuit device | |
| JPH04132252A (ja) | 半導体集積回路装置 | |
| JP2002231886A (ja) | Ｅｓｄ保護回路および半導体集積回路装置 | |
| JP2590681B2 (ja) | 半導体論理回路装置 | |
| CN110071710B (zh) | 用于保持逻辑块中的数据的电源门控电路 | |
| KR100487502B1 (ko) | 트리플 와이어 본딩을 이용한 마이크로컴퓨터 | |
| JP2006318967A (ja) | 半導体集積回路 | |
| JPH046868A (ja) | 半導体集積回路 | |
| JP2968634B2 (ja) | 半導体集積回路装置 | |
| JP2013110314A (ja) | 半導体装置 | |
| JPH08298526A (ja) | 信号線の終端回路 | |
| US5726601A (en) | Integrated circuit and method for producing the same | |
| CN114356012A (zh) | 一种电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |