JPS6328062A - 入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力回路、特に相補型金属酸化膜半導体（以下
ＣＭＯ８半導体と称す）構成の入力バッファ回路を有す
る入力ポートを内蔵した半導体集積回路の入力回路に関
する。

〔従来の技術〕

従来、ＣＭＯ８半尋体構成のシングルチップマイクロコ
ンヒーータ（以下シングルチップマイコンと称す）など
の半導体集積回路の入力端子の入力回路は、第２図に示
すように、シングルチップマイコン自身の電源電圧３２
とグランド３３（以下ＧＮＤと称す）をソースとする入
力バッファ回路２７と、静電気などの過電圧印加による
破壊防止のため採掘ダイオード２４．２６とで構成され
ている。

このような入力回路を内蔵したシングルチップマイコン
を複数個（以下の説明では２個の場合）接続して使用し
た場合のインターフェースでは、通常、複数のシングル
チップマイコンの電源トＧＮＤとをプリント基板上に共
通に配線しており、データ伝送の際、一方のシングルチ
ップマイコンの電源電圧（以下ＶＤＤと称す）と他方の
シングルチップマイコンの’ｌ’ＤＤは同一電圧である
ため、両方のシングルチップマイコンのハイレベル出力
電圧には差がない。しかし、一方のシングルチップマイ
コンがシステム電源遮断時にもデータを記憶しておきた
いなどの理由で他のシングルチップマイコンと異なる電
源装置を使用するようなシステム（例えば、一方がタイ
マー動作を行っていて、電源遮断時にもデータを記憶し
ておきたいために圧電源と異なる電源装置を使用する場
合等のシステム。以下別電源方式のシステムと称す）に
おいて、一方のシングルチップマイコンのＶＤＤと他方
のシングルチップマイコンのＶＯＯにばらつきが生じた
場合、当然両シングルチップマイコンのハイレベル出力
電圧に差が生じてくる。

第３図は上記のようなシステムにおいてデータ伝送すべ
き出力端子と入力端子とを直接接続した場合を示したも
ので、シングルチップマイコン３９．４５両者共に使用
電源電圧の範囲が５ｖ±１０％とし、シングルチップマ
イコン３９の電源３４の電圧がｓ、ｓＶ、シングルチッ
プマイコン４５の電源４０の電圧が４．５■でちり、シ
ングルチップマイコン３９の出力端子３６からの出力デ
ータカシングルチップマイコン４５の入力端子４２に入
力され、出力端子４３からの出力データがシングルチッ
プマイコン３９の入力端子３７に入力された場合を示し
ている。ところで通常、入力端子には第２図に示したよ
うに保護ダイオード２４゜２６が設けられていて、電源
３２以上の電圧が入力端子２３に入力でれた場合は保護
ダイオード２４を介して電源３２へｍ流を流し、またＧ
ＮＤ３３以下の電圧が入力端子２３に入力された場合は
保護ダイオード２６を介してＧＮＤ３３から電流上流し
、常に入力バッファ回路２７のゲート２９に印加される
電圧をＧ　Ｎ　Ｄ　−ＶＤＤの間に制限して過電圧印加
による破壊を防止している。

この動作を第３図について見ると、出力端子３６を介し
て出力される７ングルチツプマイコン３９のハイレベル
出力電圧は５．５ｖであり、この電圧が入力端子４２に
入力された場合、入力端子４２の保護ダイオードを通じ
て電流がシングルチップマイコン４５の電源に流れてし
まい、長時間このまま使用した時には保護ダイオードを
破壊したシ、このシングルチップマイコン４５の内部の
電源配線ラインの一部を破壊するような信頼性上の問題
が生じ、またラッチアップ現象を起こしてしまう可能性
もある。

そこで、これらの問題を解決するために、シングルチッ
プマイコン３９の出力端子３６からのノ１イレペル出力
’を圧ｔ”、シングルチップマイコン４５のハイレベル
入力電圧の範囲（一般に０．７　Ｖｎｎ〜ＶａＤ）λ１
５〜４．５ｖの間に変換して入力端子４２に入力する要
があり、簡単な方法として出力端子３６と入力端子４２
０間に抵抗素子を押入し、また入力端子とＧＮＤとの間
に抵抗素子を設けてプルダウンしてやることで、出力端
子３６からのノ・イレベル出力電圧を抵抗分割する方法
がとられている。第４図はその一例を示している。出力
端子４９からのハイレベル出力電圧は抵抗素子５３と５
５とにより分圧されて入力端子６３へ入力される。例え
ば、几、３金ＩＭΩ、几５．全４ＭΩ；　とすれば接点
５４０部分の電圧は、出力端子４９からハイレベル出力
電圧が出力された場合％５．５ＶＸＡ４ （１−１Ｍ＋４Ｍ　）＝４．４ｖになバ４゜４ｖが入力
端子６３に入力される。

〔発明が解決しようとする問題点〕

しかし、上述した従来のシングルチップマイコンは、複
数個の他のシングルチップマイコンと別電源方式で互い
にインターフェースをとるとき、双方の７ングルチツプ
マイコンのＶＤＤがばらつきにより異なると、データが
入力される側のシングルチップマイコンに、ＶＤＤ以上
の入力電圧が印加されないように、データ伝送を行なう
端子間にそれぞれ電圧分割用の抵抗素子を必要とする。

そのため、多数の入出力端子間でデータ伝送を行なう場
合には多数の抵抗素子を設けなければならないので費用
が嵩み、またこれらの抵抗素子をプリント基板などに搭
載しても実装スペースを要すると云う問題点がある。さ
らに、データを出力する側のシングルチップマイコンの
ＶＤＤがデータを入力する側のシングルチップマイコン
のＶＤＤよυ低い場合には、データを入力する側のシン
グルチップマイコンの入力バッファ回路にこのシングル
チップマイコンにとってｖＤＤとＧＮＤとの中間の電圧
レベルとなる信号が入力されることになシ、このシング
ルチップマイコンの入力バッファ回路を構成するＰ〜■
ＯＳトランジスタとＮＭＯ８）ランマスタ（第２図の２
８と３１に相当）が同時に導通状態となり、ＶＤＤとＧ
ＮＤ間に貫通電流が流れ、その結果、消費電力の増加の
みならず誘導障害を起すと云う問題点もある。

本発明の目的は上述の問題点を除去し、入力回路に電圧
変換回路を設けることにより、異なる電源電圧を有する
半導体集積回路の入出力間に、抵抗素子網が不要で安定
したデータ伝送の行なえる半導体集積回路の入力回路を
提供することにある。

〔問題点を解決するための手段〕

本発明の半導体集積回路入力回路は、主電源端子と独立
した別の電源端子と、この別の電源端子に供給される電
圧をソース電源とする入力バッファ回路と、入力バッフ
ァの出力を半導体集積回路自身の主電源端子から供給さ
れる電源電圧に対応する出力レベルに変換する電圧変換
回路とを有して構成される。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の回路構成図である。

入力バッファ回路５および節点８に接続されたインバー
タ回路９の一方のソース電源に本発明の特徴とする別電
源用の端子２を介し、外部より電圧を供給する。また、
入力データは節点８及びインバータ９を介して電圧変換
回路１３に入力され、電圧変換回路１３には半導体集積
回路自身のｖＤＤと同じ電圧電源電圧が与えられている
。また変換出力はインバータ２０を介して集積回路内部
へ送られ入力データとじて処理される。なお、ダイオー
ド３，４は入力保護用ダイオードである。

第５図は本発明の入力回路を有するシングルチップマイ
コンなどの半導体集積回路を別電源方式によシ接続した
場合のインターフェースを王トシたブロック図でるる。

シングルチップマイコン７４．８３は共に使用電源電圧
の範囲がｖＤＤ±１０％（以下、５■±１０％を例とし
て説明する）とし、今シングルチップマイコン７４の電
源６８の電圧が５．５Ｖ１シングルチツプマイコン８３
の電源７６の電圧が４，５ｖであるとする。またシング
ルチップマイコン８３の出力端子７９からの出力データ
はシングルチップマイコン７４０入力端子７２に入力さ
れており、出力端子７３からの出力データはシングルチ
ップマイコン８３の入力端子８１に入力されていて、シ
ングルチップマイコン８３の電源電圧７６と同じ電圧（
ここでは、４．５■）を節点７７より本発明の特徴とす
る端子７１を介してシングルチップマイコン７４の入力
端子７２の入力バッファ回路の一方のソース電源に供給
している。したがって出力端子７９からのハイレベル出
力電圧は、入力端子７２の入力バッファ回路のハイ側ソ
ース電圧と同一になる。また、シングルチップマイコン
７４の電源電圧（ここではｓ、　５　Ｖ　）を節点６９
から本発明の特徴とする端子８０を介してシングルチッ
プマイコン８３の入力端子８１の入力バッファ回路の一
方のソース電源に供給されている。したがって出力端子
７３からのハイレベル出力電圧は、入力端子８１の入力
バッファ回路のハイ側ソース電圧と同一となる。この例
の場合、シングルチップマイコン７４の出力端子７３か
らのハイレベル出力電圧は５．５ｖでシングルチップマ
イコン８３の電源電圧Ｈ４，５Ｖであるが、シングルチ
ップマイコン８３には本発明の特徴とする端子８０を介
してシングルチップマイコン７４の電源電圧５，５ｖが
供給されてお）、逆にシングルチップマイコン８３の出
力端子７９からのハイレベル出力電圧は４．５ｖでシン
グルチップマイコン７４の電源電圧は５．５ｖであるが
、シングルチップマイコン７４には本発明の特徴とする
端子７１を介して、シングルチップマイコン８３の電源
電圧４．５■が供給されている。

以下、第５図を参照して第１図の動作について説明を進
める。ここで、シングルチップマイコン８３の入力回路
は第１図のように構成されていて、第５図の７８に相当
するのが第１図の２１．第５図の８０に相当するのが第
１図の２．第５図の８１に相当するのが第１図の１．第
５図の８２に相当するのが第１図の２２でろる。先ず、
シングルチップマイコン７４の出力端子７３からローレ
ベル電圧（ＧＮＤ）が出力されると、入力端子１を介し
てロウレベルが入力され、入力バッファ回路５のＰＭＯ
Ｓトランジスタ６がオン、ＮＭＯ８）ランジスタフが非
専通状態（以下オフと称す）となり、本発明の特徴とす
る端子２およびＰＭＵＳ　トランジスタ６を介して、イ
ンターフェースを行なう相手方のシングルチップマイコ
ン（第５図の７４）の電源電圧５．５Ｖが電圧変換回路
１３に入力される。

入力された信号は節点８からＰＭＯＳトランジスタ１４
のゲートへ、またインバータ回路９を介してＰＭＯＳト
ランジスタ１７のゲートへ入力される。

ＰＭＵＳ）ランマスタ１４はオフ、ＰＭＯＳトランジス
タ１７はオンとなり、本シングルチップマイコン（第５
図の８３）の電源電圧４．５　Ｖ　−１）ｉ　ＰＭＵＳ
　トランジスタ１７を介して節点１９へ送られＮＭＯＳ
トランジスタ１６がオンし、節点１５ヘロウレベル電圧
が送られＮＭｏ５トランジスタ１８がオフする。また、
節点１９からインバータ回路２ｏを介して入力信号と同
じローレベルの信号が７ングルチツプマイコンの内部へ
送られる。

次に第５図のシングルチップマイコン７４の出力端子７
３たらハイレベル出力電圧５．５■が出力されたとする
と、入力端子１を介してハイレベル電圧５．５ｖが入力
され、入力バッファ回路５のＮＭＯＳトランジスタ７が
オン、ＰＭＯＳトランジスタ６がオフとなり、ＧＮＤ２
２からＮＭＯＳトランジスタ７を介しローレベルの電圧
が電圧変換回路１３に入力される。入力された信号は節
点８からＰＭＵＳ）ランマスタ１４のゲートへ、また、
インバータ回路９を介してＰＭＯＳトランジスタ１７の
ゲートへ入力される。ＰＭＯＳトランジスタ１７はオフ
、ＰＭＯＳトランジスタ１４はオンとなり、本シングル
チップマイコン（第５図の８３）の電源電圧４．５■が
ＰＭＯＳトランジスタ１４を介して節点１５へ送られ、
ＮＭＯＳトランジスタ１８がオンし、節点１９ヘロウレ
ベル電圧が送られＩＮＭＯ８トランジスタ１６がオフす
る。節点１９からインバータ回路２０を介して入力信号
と同じハイレベルの信号がシングルチップマイコンの内
部へ送うれる。このようにして、インターフェースを行
なう相手方のシングルチップマイコン（第５図＋７）７
４）のハイレベル出力電圧５．５■およびローレベル出
力電圧が、直接本シングルチップマイコン（第５図の８
３）に入力されても、電圧変換回路を介して本シングル
チップマイコン（第５図の８３）の電源電圧４５Ｖおよ
びローレベル電圧（ＧＮＤ）のレベルに変換される。

以上の説明においてはＶＤＤ±１０％の２個のシングル
チップマイコンなどの半導体集積回路を用い、また２種
の別電源方式の半導体集積回路同士のインターフェース
の場合を例としたが、これに限られることはなく、お互
いの電源電圧が１Ｖ以上異なる場合でも、電圧変換回路
の動作範囲が一般に広くとることができ、この範囲で実
施でき、また、２種類以上の異なる電源電圧を有するシ
ステムに使用される半導体集積回路におけるインク−フ
ェイスの場合でも、本発明の特徴とする外部からの電源
電圧を供給する端子２よび入力回路全複数設けることに
より実施できる。

また、電圧変換回路も第１図に示した回路に限定される
ことはなく、別の回路構成にょる電圧変換回路を用いて
も一向に拘はない。

なおまた、第６図は本発明の第１図中の入力バッファ回
路５　ｔ　０ＭＯ８）ランマスタで実現した場合の断面
図である。Ｐ型基板９８をＧＮＬ）レベルにとり、Ｎウ
ェル９２をこの半導体集積回路の内部電源ラインと接続
することなく本発明の特徴とする外部端子８５と接続さ
れている。

以下この入力バッファ回路のハイレベル、ローレベル両
入力電圧印加時の動作について説明する。

第１図中の入力端子１に相当する入力端子８６にローレ
ベル電圧が印加された時ＰＭＯＳトランジスタ８９がオ
ンし、外部端子８５の電圧レベルがＰ＋拡散層８８．９
１を介して節点９９へ出力され、この電圧レベルが節点
９９から第１図の１３に相当する電圧変換回路に入力さ
れる。逆に第１図中の入力端子１に相当する入力端子８
６に外部端子８５と同一電圧のハイレベル電圧が印加さ
れた時にはＮＭＯ８）ランマスタ９４がオンし、ＧＮＤ
ｌｏｏ、１０ルベルの電圧がず拡散層９３゜９６を介し
て節点９９へ出力される。したがって。

外部端子８５から供給されるハイレベル電圧およびロー
レベル電圧でのスイッチング動作が可能となる。

〔発明の効果〕

以上説明したように本発明の半導体集積回路の入力回路
によれば入力バッファ回路の一方のソース電源を独立し
た外部端子として設け、入力バッファ回路の出力を電圧
変換回路により電源端子の電源電圧に変換することによ
シ、電源電圧の異なる複数の半導体集積回路同士をイン
ターフェースする場合において、データ伝送を行なう端
子間に一切の抵抗素子を設けることなく直接接線でき、
また入力電圧が電源電圧以下になることによって生じる
貫通電流を防止でき、システム構成上の費用の低減およ
び低消費電力化−作の安定化などの

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成図、第２図は従来
の入力回路の回路構成図、第３図は第２図の入力回路を
有するｃＭｏｓ半導体集積回路間の接続図、第４図は第
３図の改良された接続図、第５図は本発明の入力回路を
有するＣＭＯ８半４体集積回路間の接続図、第６図は第
１図における入力バッファ回路を集積回路で実現したチ
ップの断面図である。 １　、２３　・・−・−・入力端子、２，７１，８０．
８５・・・・・・別の電源端子、３，４，２４．２６・
・・・・・保護ダイオード、５．２７・・・・・・入力
バッファ回路、６゜１０．１４，１７．２８・・・・・
・ＰＭＯ８）ランマスタ、７．１１，１６，１８．３１
・・・・・・ＮＭＯＳトランジスタ、８，１２．１５，
１９．２５・・・・・・節点、９゜２０・・・・・・イ
ンバータ回路、１３・・・・・・電圧変換回路、２１．
３２，３５，４１，４８，６２，７０．８６・・・・・
・主電源端子。 代理人　弁理士　　内　原　　　晋 茅　／　図 第２１ｇＪ ＄　３　図 ＄　４　図

Claims (1)

【特許請求の範囲】
1. 相補型金属酸化膜半導体にて構成され入力バッファ回路
   を有する入力ポートを内蔵した半導体集積回路において
   、この半導体集積回路の主電源端子と独立した別の電源
   端子と、この別の電源端子からの供給電圧およびグラン
   ド電位をソース電源とする入力バッファ回路と、この入
   力バッファ回路の出力を前記主電源端子から供給される
   電源電圧に対応する出力レベルに変換する電圧変換回路
   とを備えたことを特徴とする入力回路。