JP4077524B2 - パッド・ドライバ回路及びパッド・ドライバ回路を備えた電子回路 - Google Patents
パッド・ドライバ回路及びパッド・ドライバ回路を備えた電子回路 Download PDFInfo
- Publication number
- JP4077524B2 JP4077524B2 JP28132994A JP28132994A JP4077524B2 JP 4077524 B2 JP4077524 B2 JP 4077524B2 JP 28132994 A JP28132994 A JP 28132994A JP 28132994 A JP28132994 A JP 28132994A JP 4077524 B2 JP4077524 B2 JP 4077524B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage source
- driver circuit
- powered
- pad
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、電子回路の分野に関するものである。とりわけ、本発明は、パワー・ダウンした装置を保護するパッド・ドライバ回路である。
【０００２】
【従来の技術】
トースタからテレビジョン・セットまで、過去の伝統的な電子装置は、各種機能を果たしたが、通常、共通しているのは、１つのことを行うという点であった。そこで、他の電子装置と接続されることはなかった。
【０００３】
今日の電子装置は、明らかにもっと複雑である。今日では、１つ以上の他の電子装置と相互接続される電子装置の数が増え続けている。例えば、パーソナル・コンピュータは、たいてい、プリンタ、テープ・ドライブ、モデム等に接続され、通信ケーブルを介してこれらの装置と通信を行う。電子装置のこの相互接続能力によって、一般に、電子装置の機能及びパワーは大幅に拡大されたが、問題がないわけではない。電子装置の相互接続能力によって生じるこうした問題の１つは、ある装置のパワーがオンになる一方で、別の装置のパワーがオフになる場合に発生する。この状況は、パワー・オンになったコンピュータがパワー・オフになったプリンタに接続されている場合にきょうつうして発生する。この状況が生じると、通信ケーブルを介して、プリンタのパワーが無意識にオンになる可能性がある。この結果、予測不能で、望ましくない、さまざまな事象が発生する可能性がある。こうした望ましくない事象の１つが、状態ライトの点灯であり、プリンタが、実際にはオフなのに、ユーザに対して、プリンタが、オンであり、動作中であるという誤った表示を行うことである。こうした望ましくない他の事象には、通信バスの別のデータ・ラインを介して電力が送り返されると、プリンタ内における、さらには、コンピュータ自体における１つ以上のコンポーネントの焼損及び故障といった、さらに破滅的なものもあり得る。
【０００４】
上記問題を解決しようとするこれまでの試みは、全体として不成功に終わった。たいていの場合、パワー・オンになった装置及びパワー・オフになった装置が、ユーザに間違った状況表示を行うことなく、状況を処理することができるものと盲信されて、この問題はただ無視されてきた。
【０００５】
【発明が解決しようとする課題】
本発明の主たる目的は、強化されたパッド・ドライバ回路を提供することにある。
【０００６】
本発明のもう１つの目的は、パワー・ダウンした装置を保護するパッド・ドライバ回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の以上の及びその他の目的は、本書に開示のパワー・ダウンした装置を保護するパッド・ドライバ回路によって達成される。
【０００８】
コンピュータのような第１の電子装置が、通信バスを介して、プリンタのような第２の電子装置に接続されている。第２の電子装置は、装置の機能を果たすための、装置に固有の集積回路と、パッド・ドライバ回路も備えている。第１の電子装置は、オン／オフ・スイッチを介して、ＡＣ電源のような第１の電圧源による電力供給を受ける。第２の電子装置は、異なるオン／オフ・スイッチを介して、ＡＣ電源のような第２の電圧源による電力供給を受ける。第２の電圧源による電力供給だけでなく、パッド・ドライバ回路は、第２の電圧源から分離された、第３の電圧源による電力供給も受ける。第２の装置におけるパッド・ドライバ回路は、第１の装置のパワーがオンで、第２の装置のパワーがオフであることを検出すると、第２の装置における装置に固有の回路が、通信バスを介して、第１の装置によって無意識にパワー・オン状態になるようなことがないことを保証する。パッド・ドライバ回路は、また、通信バスのデータ・ラインの１つを介して第１の装置から供給された電力が、通信バスの異なるデータ・ラインを介して、第１の装置に送り返されることがないことを保証する。パッド・ドライバ回路は、また、第１の装置からの電流が、パッド・ドライバ回路によって吸い込まれない（すなわち、アースへの経路を見つけない）ことを保証する。
【０００９】
【実施例】
図１には、通信バスを介して互いに接続された２つの電子装置が示されている。装置１０は、スイッチ１２を介して、ＡＣ電源ライン１１から電力供給を受ける回路１５を備えている。電圧は、スイッチ１２がオンになると、ライン１３に生じ、スイッチ１２がオフになると、生じない。ライン１３の電圧は、Ｖｄｄ１と呼ばれ、通常は、変圧器（不図示）によって降圧され、回路１５を制御するため、整流器（不図示）によって、比較的低いＤＣ電圧（すなわち、本実施例では５ＶＤＣ）に整流されたものである。回路１５は、さらに、コネクタ３１を介して、通信バス３０を形成するデータ・ラインに接続された、一連のパッド４１〜４８に接続される。通信バス３０は、コネクタ３２を介して、装置２０のパッド５１〜５８に接続される。パッド５１〜５８は、回路６０に接続され、該回路６０は、さらに、スイッチ２２、整流器（不図示）、及び、変圧器（不図示）、及び、ＡＣ電源ライン２１を介して、ライン２３に生じる電圧（Ｖｄｄ２）による電力供給を受ける。
【００１０】
望ましい実施例の場合、装置１０は、パーソナル・コンピュータであり、装置２０は、プリンタであるが、これらの装置は、通信バスを介して相互接続される任意の電子装置とすることが可能である。さらに、電源ライン１１及び２１の両方または一方は、低電圧バッテリ、または、光電池、太陽電池等のような他の電圧源に接続することが可能であり、やはり、本発明の精神及び範囲に含まれる。
【００１１】
前記の問題が生じるのは、装置１０のパワーがオンになり（Ｖｄｄ１＝５Ｖ）、装置２０のパワーがオフになる（Ｖｄｄ２＝０）場合である。装置１０の１つ以上のパッド４１〜４８に、論理「１」（すなわち、５Ｖ）が含まれている場合、この論理「１」は、通信ライン３０を介して、装置２０の対応するパッド５１〜５８に送られ、この結果、おそらく、装置２０のパワーが無意識にオンになったり、装置２０が、通信バス３０の異なるデータ・ラインを介して、装置１０からの電力を無意識に送り返したり、あるいは、そのいずれをも生じたりする。
【００１２】
図２により、装置２０のパッド５１に接続された先行技術によるパッド・ドライバ回路５に、いかにしてこの問題が生じる得るかを示す。パッド・ドライバ回路５には、図示のように接続された、ｐチャネル・トランジスタ６及びｎチャネル・トランジスタ７が含まれている。点線で接続された寄生ダイオード８は、回路に対する追加コンポーネントではなく、トランジスタ６に固有の物理的特性を表すものである。
【００１３】
装置２０に対するパワーをオフにすると、Ｖｄｄ２は０になる。装置１０のパワーはまだオンであるが、パッド５１に論理「１」が存在する場合、電力は、寄生ダイオード８に流れ、Ｖｄｄ２が、Ｖｄｄ１から寄生ダイオード８のしきい値電圧を引いた電圧（すなわち、５ー０．７＝４．３Ｖ）まで上昇する。Ｖｄｄ２が比較的高い電圧になると、装置２０のパワーがオンになったり、装置２０が通信バス３０の異なるデータ・ラインを介して装置１０からの電力を送り返したり、その双方を生じたりすることがある。
【００１４】
図３には、装置２０における本発明による回路６０がさらに詳細に示されている。回路６０には、装置に固有の回路６３と、パッド・ドライバ回路７０が含まれている。装置に固有の回路６３は、装置２０に固有の機能（すなわち、印刷するとか、トーストを作るとかいった）を果たす。ダイオード６２は、電圧源Ｖｄｄ２を電圧源ＶＢｕｓから分離する。装置に固有の回路６３は、電源Ｖｄｄ２による電力供給を受け、パッド・ドライバ回路７０は、電源Ｖｄｄ２及び電圧源ＶＢｕｓによる電力供給を受ける。パッド・ドライバ７０には、パッド５１〜５８に対応する複数の同じパッド・ドライバ回路８０が含まれている。各パッド・ドライバ回路８０は、Ｖｄｄ２及びＶＢｕｓから電力供給を受ける。
【００１５】
図４には、パッド・ドライバ回路８０がさらに詳細に示されている。図示のように、ｐチャネル・トランジスタ８１及びｎチャネル・トランジスタ８２が、パッド５１に接続されている。トランジスタ８１の物理的動作に固有の寄生ダイオード８３も示されている。図２のトランジスタ６とは異なり、図４のトランジスタのソースは、Ｖｄｄ２には接続されておらず、代わりに、ＶＢｕｓに接続されている。ＮＡＮＤゲート８５は、その出力が、トランジスタ８１のゲートに接続され、その入力が、装置に固有の回路６３からの有効化（イネーブル）ライン８８及びデータ・ライン８９に接続されている。ＮＡＮＤゲート８５は、ＶＢｕｓによる電力供給を受ける。ＮＯＲゲート８６は、その出力が、トランジスタ８２のゲートに接続され、その入力が、装置に固有の回路６３からの有効化ライン８８（インバータ８７を介して）及びデータ・ライン８９に接続されている。ＮＡＮＤゲート８５とは異なり、ＮＯＲゲート８６は、Ｖｄｄ２による電力供給を受ける。
【００１６】
ｎチャネル・トランジスタ９１は、図示のように、そのソースが、トランジスタ８２のゲート及びＮＯＲゲート８６の出力に接続されている。インバータ９２は、その出力が、トランジスタ９１のゲートに接続され、その入力がＶｄｄ２に接続されている。インバータ９２は、ＶＢｕｓによる電力供給を受ける。ｎチャネル・トランジスタ９３は、そのソースが有効化ライン８８に接続され、そのゲートが、トランジスタ９１のゲートに接続されている。
【００１７】
パッド・ドライバ回路８０は、装置２０のパワーがオフになり（Ｖｄｄ２＝０）、装置１０のパワーがオンになる（パッド５１におけるデータが、論理「１」）のを検出すると、装置２０における装置に固有の回路６３が、通信バス３０を介して、装置１０によって無意識にパワー・オン状態にならないことを保証する。パッド・ドライバ回路８０は、さらに、通信バス３０におけるパッド５１に対応するデータ・ラインを介して供給された、装置１０からの電力が、通信バス３０における異なるデータ・ラインに対応する異なるパッド５２〜５８を介して、無意識に装置１０に送り返されないことを保証する。パッド・ドライバ回路８０は、また、装置１０からの電流が、パッド・ドライバ回路８０によって吸い込まれない（すなわち、アースへの経路を生じない）ことを保証する。
【００１８】
パッド５１に論理「１」が存在し、Ｖｄｄ２＝０の場合、次に説明するように、パッド・ドライバ回路８０は、装置２０にとって開回路のように見える。パッド５１からの電圧は、寄生ダイオード８３を介して、ＶＢｕｓをパワー・アップする。これによって、ＮＡＮＤゲート８５がオンになる。トランジスタ８１は、そのソースがＶｄｄ２を生じないので、装置２０は、通信バス３０を介して、装置１０によって無意識にパワー・オン状態にされることはない。有効化ライン８８及びデータ・ライン８９のデータが、定義により、論理「０」のため（パワー・ダウンした装置に固有の回路６２からのものであるため）、ＮＡＮＤゲート８５の入力は、両方とも、「０」になる。従って、ＮＡＮＤゲート８５は、本質的にインバータとしての働きをし、ＮＡＮＤゲート８５の出力は、論理「１」になる。このため、トランジスタ８１がオフになり、ＶＢｕｓに生じる電圧（Ｖｄｄ−ダイオード８３のしきい値電圧）が別のパッド５２〜５８を介して装置１０に戻るのが、阻止される。Ｖｄｄ２＝０のため、ＮＯＲゲート８６がオフになり、トランジスタ８２がオフになる。この結果、トランジスタ８２によるパッド５１に関する放電経路の供給が阻止されるので、装置１０からアースへの電流が、パッド・ドライバ回路８０によって吸い込まれるのが阻止される。
【００１９】
有効化ライン８８及びデータ・ライン８９は、両方とも、論理「０」であるが、実際上、これは、０．０ボルト〜０．７ボルトの任意の電圧が、これらのラインに生じる可能性があることを意味しているものと言える。有効化ライン８８及びデータ・ライン８９の両方またはいずれかに、非ゼロ電圧が生じる場合、ＮＡＮＤゲート８５及びトランジスタ８２を介して、パッド・ドライバ回路８０によって、少量の電流が吸い込まれる可能性がある。パッド・ドライバ回路８０によって吸い込まれる電流量は、図２の回路に比べてごく少なく、損傷を生じそうにもないが、多くの状況では、それを完全になくすことが望ましい。これが、パッド・ドライバ回路８０のトランジスタ９１、インバータ９２、及び、トランジスタ９３の目的である。ＶＢｕｓが高になると、インバータ９２がオンになり、その出力に論理「１」が生じる（Ｖｄｄ２＝０のため）。これによって、トランジスタ９１及び９３がオンになり、有効化ライン８８及びデータ・ライン８９の両方または一方に存在する可能性のある少量の電流に関する放電経路が形成されるので、ＮＡＮＤゲート８５及びトランジスタ８２の両方または一方が部分的にオン状態になるのが阻止される。それでも、ある程度の吸い込みは、インバータ９２を介して理論的に可能であるが、全ての実用目的において、この漏洩は、無視することができ、存在しないものとみなすことができる。望ましい実施例の場合、理論的には、インバータ９２を介して、０．１μＡほどの漏洩の可能性があるが、当該技術の熟練者には明らかなように、存在しないものとみなしても差し支えのない量である。
【００２０】
パッド・ドライバ回路８０に、トランジスタ９１、インバータ９２、及び、トランジスタ９３などのコンポーネントが存在しない、代替実施例も考えられる。これらのコンポーネントがないということは、装置１０からの少量（すなわち、２ｍＡほど）の電流は、パッド・ドライバ回路８０によって吸い込むことができるということを表しているが、この少量の電流から実際の問題が生じるごくわずかな可能性のために、パッド・ドライバ回路８０にこれらのコンポーネントを含めるコストを正当化することはできないかもしれないからである。
【００２１】
望ましい実施例及び代替実施例に関連して、本発明の解説を行ってきたが、当該技術の熟練者には明らかなように、本発明の精神、範囲、及び、教示を逸脱することなく、細部にさまざまな変更を加えることが可能である。例えば、図面に示す回路は、他の同等の回路構造に置き換えることが可能である。以下に、実施態様のいくつかを例示する。
【００２２】
（実施態様１）
通信バス（３０）のデータ・ラインを介して、パワー・オンされた第１の装置（１０）とパワー・オフした第２の装置（２０）の間の接続のため、パッド（５１）に接続され、前記第１の装置は、第１の電圧源（１１）によって電力供給され、前記第２の装置は、第２の電圧源（２１）によって電力供給されるようになっている、パッド・ドライバ回路（８０）において、
前記第２の電圧源から分離された第３の電圧源（ＶBus）と、
そのドレーンが前記パッドに接続され、そのソースが前記第３の電圧源に接続されたｐチャネル・トランジスタ（８１）と、
その出力が、前記ｐチャネル・トランジスタのゲートに接続され、その入力で、前記第２の電圧源による電力供給を受ける装置に固有の回路からのデータを受信し、前記第３の電圧源による電力供給を受ける、第１のコンポーネント（８５）と、
そのソースが前記パッドに接続され、そのドレーンがアースに接続された第１のｎチャネル・トランジスタ（８２）と、
その出力が、前記ｎチャネル・トランジスタのゲートに接続され、その入力で、前記第２の電圧源による電力供給を受ける装置に固有の回路からの前記データを受信し、前記第２の電圧源による電力供給を受ける、第２のコンポーネント（８６）から構成される、
パッド・ドライバ回路（８０）。
【００２３】
（実施態様２）
さらに、そのソースが、前記第１のｎチャネル・トランジスタのゲート及び前記第２のコンポーネントの出力に接続され、そのドレーンが、アースに接続された、第２のｎチャネル・トランジスタ（９１）と、
その出力が、前記第２のｎチャネル・トランジスタのゲートに接続され、その入力が、前記第２の電圧源に接続され、前記第３の電圧源による電力供給を受ける第３のコンポーネント（９２）と、
そのソースが、前記第１のコンポーネントの入力に接続され、そのゲートが、前記第２のｎチャネル・トランジスタのゲートに接続され、そのドレーンが、アースに接続された第３のｎチャネル・トランジスタ（９３）が含まれることを特徴とする、
実施態様１に記載のパッド・ドライバ回路。
【００２４】
（実施態様３）
複数のデータ・ラインを備えた通信バス（３０）を介して、第１の電圧源（１１）による電力供給を受ける第１の電子装置（１０）に接続された、第２の電圧源（２１）による電力供給を受ける第２の電子装置（２０）において、前記第２の電子装置に、さらに、
前記第２の電圧源による電力供給を受ける装置に固有の回路（６３）と、
前記装置に固有の回路に接続されて、前記第２の電圧源による電力供給を受け、第３の電圧源（ＶBus）によって前記第２の電圧源から分離される、パッド・ドライバ回路（８０）が設けられていることと、前記パッド・ドライバ回路に、さらに、
前記第１の電子装置のパワーがオンになったことを検出するための手段（８１、８２）と、
前記第２の電子装置のパワーがオフになったことを検出するための手段（８５、８６）と、
前記装置に固有の回路が、前記通信バスにおける前記複数のデータ・ラインの１つを通じて、前記第１の装置によって無意識にパワー・オン状態になるようなことがないことを保証するための手段（８１、８２、８５、８６）が設けられていることを特徴とする、
第２の電子装置。
【００２５】
（実施態様４）
さらに、前記第１の装置から受ける電力が、前記通信バスにおける前記複数のデータ・ラインの別の１つを通じて、無意識に前記第１の装置に送り返されるようなことがないことを保証するための手段（８１、８５）が設けられていることを特徴とする、実施態様３に記載のパッド・ドライバ回路。
（実施態様５）
さらに、前記第１の装置からの電流が、前記パッド・ドライバ回路によって吸い込まれることがないように保証するための手段（８２、８６）が設けられていることを特徴とする、実施態様４に記載のパッド・ドライバ回路。
【００２６】
（実施態様６）
前記第２の電子装置がプリンタであることを特徴とする、実施態様３に記載の第２の電子装置。
（実施態様７）
前記第１の電子装置がコンピュータであることを特徴とする、実施態様６に記載の第２の電子装置。
【００２７】
【発明の効果】
以上詳述したとおり、本発明により相互に通信バス等により接続された電子装置の新規なパッド・ドライバが提供される。そして、パワー・オフされた電子装置の一方が相手電子装置の信号によりパワー・オンされたり、信号の返送を誤って行う等の不具合が避けられるので、実用に供して有益である。
【図面の簡単な説明】
【図１】通信バスを介して互いに接続された２つの電子装置を示す図である。
【図２】先行技術によるパッド・ドライバ回路を示す図である。
【図３】第２の電子装置の回路をさらに詳細に示す図である。
【図４】本発明によるパワー・ダウンした装置を保護するパッド・ドライバ回路を示す図である。
【符号の説明】
１０ 第１の装置
１１ 第１の電圧源
２０ 第２の装置
２１ 第２の電圧源
３０ 通信バス
５１ パッド
６２ ダイオード
６３ 装置に固有の回路
８０ パッド・ドライバ回路
８１ ｐチャネル・トランジスタ
８２ ｎチャネル・トランジスタ
８３ 寄生ダイオード
８５ ＮＡＮＤゲート
８６ ＮＯＲゲート
８７ インバータ
８８ 有効化ライン
８９ データ・ライン
９１ ｎチャネル・トランジスタ
９２ インバータ
９３ ｎチャネル・トランジスタ
【産業上の利用分野】
本発明は、電子回路の分野に関するものである。とりわけ、本発明は、パワー・ダウンした装置を保護するパッド・ドライバ回路である。
【０００２】
【従来の技術】
トースタからテレビジョン・セットまで、過去の伝統的な電子装置は、各種機能を果たしたが、通常、共通しているのは、１つのことを行うという点であった。そこで、他の電子装置と接続されることはなかった。
【０００３】
今日の電子装置は、明らかにもっと複雑である。今日では、１つ以上の他の電子装置と相互接続される電子装置の数が増え続けている。例えば、パーソナル・コンピュータは、たいてい、プリンタ、テープ・ドライブ、モデム等に接続され、通信ケーブルを介してこれらの装置と通信を行う。電子装置のこの相互接続能力によって、一般に、電子装置の機能及びパワーは大幅に拡大されたが、問題がないわけではない。電子装置の相互接続能力によって生じるこうした問題の１つは、ある装置のパワーがオンになる一方で、別の装置のパワーがオフになる場合に発生する。この状況は、パワー・オンになったコンピュータがパワー・オフになったプリンタに接続されている場合にきょうつうして発生する。この状況が生じると、通信ケーブルを介して、プリンタのパワーが無意識にオンになる可能性がある。この結果、予測不能で、望ましくない、さまざまな事象が発生する可能性がある。こうした望ましくない事象の１つが、状態ライトの点灯であり、プリンタが、実際にはオフなのに、ユーザに対して、プリンタが、オンであり、動作中であるという誤った表示を行うことである。こうした望ましくない他の事象には、通信バスの別のデータ・ラインを介して電力が送り返されると、プリンタ内における、さらには、コンピュータ自体における１つ以上のコンポーネントの焼損及び故障といった、さらに破滅的なものもあり得る。
【０００４】
上記問題を解決しようとするこれまでの試みは、全体として不成功に終わった。たいていの場合、パワー・オンになった装置及びパワー・オフになった装置が、ユーザに間違った状況表示を行うことなく、状況を処理することができるものと盲信されて、この問題はただ無視されてきた。
【０００５】
【発明が解決しようとする課題】
本発明の主たる目的は、強化されたパッド・ドライバ回路を提供することにある。
【０００６】
本発明のもう１つの目的は、パワー・ダウンした装置を保護するパッド・ドライバ回路を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の以上の及びその他の目的は、本書に開示のパワー・ダウンした装置を保護するパッド・ドライバ回路によって達成される。
【０００８】
コンピュータのような第１の電子装置が、通信バスを介して、プリンタのような第２の電子装置に接続されている。第２の電子装置は、装置の機能を果たすための、装置に固有の集積回路と、パッド・ドライバ回路も備えている。第１の電子装置は、オン／オフ・スイッチを介して、ＡＣ電源のような第１の電圧源による電力供給を受ける。第２の電子装置は、異なるオン／オフ・スイッチを介して、ＡＣ電源のような第２の電圧源による電力供給を受ける。第２の電圧源による電力供給だけでなく、パッド・ドライバ回路は、第２の電圧源から分離された、第３の電圧源による電力供給も受ける。第２の装置におけるパッド・ドライバ回路は、第１の装置のパワーがオンで、第２の装置のパワーがオフであることを検出すると、第２の装置における装置に固有の回路が、通信バスを介して、第１の装置によって無意識にパワー・オン状態になるようなことがないことを保証する。パッド・ドライバ回路は、また、通信バスのデータ・ラインの１つを介して第１の装置から供給された電力が、通信バスの異なるデータ・ラインを介して、第１の装置に送り返されることがないことを保証する。パッド・ドライバ回路は、また、第１の装置からの電流が、パッド・ドライバ回路によって吸い込まれない（すなわち、アースへの経路を見つけない）ことを保証する。
【０００９】
【実施例】
図１には、通信バスを介して互いに接続された２つの電子装置が示されている。装置１０は、スイッチ１２を介して、ＡＣ電源ライン１１から電力供給を受ける回路１５を備えている。電圧は、スイッチ１２がオンになると、ライン１３に生じ、スイッチ１２がオフになると、生じない。ライン１３の電圧は、Ｖｄｄ１と呼ばれ、通常は、変圧器（不図示）によって降圧され、回路１５を制御するため、整流器（不図示）によって、比較的低いＤＣ電圧（すなわち、本実施例では５ＶＤＣ）に整流されたものである。回路１５は、さらに、コネクタ３１を介して、通信バス３０を形成するデータ・ラインに接続された、一連のパッド４１〜４８に接続される。通信バス３０は、コネクタ３２を介して、装置２０のパッド５１〜５８に接続される。パッド５１〜５８は、回路６０に接続され、該回路６０は、さらに、スイッチ２２、整流器（不図示）、及び、変圧器（不図示）、及び、ＡＣ電源ライン２１を介して、ライン２３に生じる電圧（Ｖｄｄ２）による電力供給を受ける。
【００１０】
望ましい実施例の場合、装置１０は、パーソナル・コンピュータであり、装置２０は、プリンタであるが、これらの装置は、通信バスを介して相互接続される任意の電子装置とすることが可能である。さらに、電源ライン１１及び２１の両方または一方は、低電圧バッテリ、または、光電池、太陽電池等のような他の電圧源に接続することが可能であり、やはり、本発明の精神及び範囲に含まれる。
【００１１】
前記の問題が生じるのは、装置１０のパワーがオンになり（Ｖｄｄ１＝５Ｖ）、装置２０のパワーがオフになる（Ｖｄｄ２＝０）場合である。装置１０の１つ以上のパッド４１〜４８に、論理「１」（すなわち、５Ｖ）が含まれている場合、この論理「１」は、通信ライン３０を介して、装置２０の対応するパッド５１〜５８に送られ、この結果、おそらく、装置２０のパワーが無意識にオンになったり、装置２０が、通信バス３０の異なるデータ・ラインを介して、装置１０からの電力を無意識に送り返したり、あるいは、そのいずれをも生じたりする。
【００１２】
図２により、装置２０のパッド５１に接続された先行技術によるパッド・ドライバ回路５に、いかにしてこの問題が生じる得るかを示す。パッド・ドライバ回路５には、図示のように接続された、ｐチャネル・トランジスタ６及びｎチャネル・トランジスタ７が含まれている。点線で接続された寄生ダイオード８は、回路に対する追加コンポーネントではなく、トランジスタ６に固有の物理的特性を表すものである。
【００１３】
装置２０に対するパワーをオフにすると、Ｖｄｄ２は０になる。装置１０のパワーはまだオンであるが、パッド５１に論理「１」が存在する場合、電力は、寄生ダイオード８に流れ、Ｖｄｄ２が、Ｖｄｄ１から寄生ダイオード８のしきい値電圧を引いた電圧（すなわち、５ー０．７＝４．３Ｖ）まで上昇する。Ｖｄｄ２が比較的高い電圧になると、装置２０のパワーがオンになったり、装置２０が通信バス３０の異なるデータ・ラインを介して装置１０からの電力を送り返したり、その双方を生じたりすることがある。
【００１４】
図３には、装置２０における本発明による回路６０がさらに詳細に示されている。回路６０には、装置に固有の回路６３と、パッド・ドライバ回路７０が含まれている。装置に固有の回路６３は、装置２０に固有の機能（すなわち、印刷するとか、トーストを作るとかいった）を果たす。ダイオード６２は、電圧源Ｖｄｄ２を電圧源ＶＢｕｓから分離する。装置に固有の回路６３は、電源Ｖｄｄ２による電力供給を受け、パッド・ドライバ回路７０は、電源Ｖｄｄ２及び電圧源ＶＢｕｓによる電力供給を受ける。パッド・ドライバ７０には、パッド５１〜５８に対応する複数の同じパッド・ドライバ回路８０が含まれている。各パッド・ドライバ回路８０は、Ｖｄｄ２及びＶＢｕｓから電力供給を受ける。
【００１５】
図４には、パッド・ドライバ回路８０がさらに詳細に示されている。図示のように、ｐチャネル・トランジスタ８１及びｎチャネル・トランジスタ８２が、パッド５１に接続されている。トランジスタ８１の物理的動作に固有の寄生ダイオード８３も示されている。図２のトランジスタ６とは異なり、図４のトランジスタのソースは、Ｖｄｄ２には接続されておらず、代わりに、ＶＢｕｓに接続されている。ＮＡＮＤゲート８５は、その出力が、トランジスタ８１のゲートに接続され、その入力が、装置に固有の回路６３からの有効化（イネーブル）ライン８８及びデータ・ライン８９に接続されている。ＮＡＮＤゲート８５は、ＶＢｕｓによる電力供給を受ける。ＮＯＲゲート８６は、その出力が、トランジスタ８２のゲートに接続され、その入力が、装置に固有の回路６３からの有効化ライン８８（インバータ８７を介して）及びデータ・ライン８９に接続されている。ＮＡＮＤゲート８５とは異なり、ＮＯＲゲート８６は、Ｖｄｄ２による電力供給を受ける。
【００１６】
ｎチャネル・トランジスタ９１は、図示のように、そのソースが、トランジスタ８２のゲート及びＮＯＲゲート８６の出力に接続されている。インバータ９２は、その出力が、トランジスタ９１のゲートに接続され、その入力がＶｄｄ２に接続されている。インバータ９２は、ＶＢｕｓによる電力供給を受ける。ｎチャネル・トランジスタ９３は、そのソースが有効化ライン８８に接続され、そのゲートが、トランジスタ９１のゲートに接続されている。
【００１７】
パッド・ドライバ回路８０は、装置２０のパワーがオフになり（Ｖｄｄ２＝０）、装置１０のパワーがオンになる（パッド５１におけるデータが、論理「１」）のを検出すると、装置２０における装置に固有の回路６３が、通信バス３０を介して、装置１０によって無意識にパワー・オン状態にならないことを保証する。パッド・ドライバ回路８０は、さらに、通信バス３０におけるパッド５１に対応するデータ・ラインを介して供給された、装置１０からの電力が、通信バス３０における異なるデータ・ラインに対応する異なるパッド５２〜５８を介して、無意識に装置１０に送り返されないことを保証する。パッド・ドライバ回路８０は、また、装置１０からの電流が、パッド・ドライバ回路８０によって吸い込まれない（すなわち、アースへの経路を生じない）ことを保証する。
【００１８】
パッド５１に論理「１」が存在し、Ｖｄｄ２＝０の場合、次に説明するように、パッド・ドライバ回路８０は、装置２０にとって開回路のように見える。パッド５１からの電圧は、寄生ダイオード８３を介して、ＶＢｕｓをパワー・アップする。これによって、ＮＡＮＤゲート８５がオンになる。トランジスタ８１は、そのソースがＶｄｄ２を生じないので、装置２０は、通信バス３０を介して、装置１０によって無意識にパワー・オン状態にされることはない。有効化ライン８８及びデータ・ライン８９のデータが、定義により、論理「０」のため（パワー・ダウンした装置に固有の回路６２からのものであるため）、ＮＡＮＤゲート８５の入力は、両方とも、「０」になる。従って、ＮＡＮＤゲート８５は、本質的にインバータとしての働きをし、ＮＡＮＤゲート８５の出力は、論理「１」になる。このため、トランジスタ８１がオフになり、ＶＢｕｓに生じる電圧（Ｖｄｄ−ダイオード８３のしきい値電圧）が別のパッド５２〜５８を介して装置１０に戻るのが、阻止される。Ｖｄｄ２＝０のため、ＮＯＲゲート８６がオフになり、トランジスタ８２がオフになる。この結果、トランジスタ８２によるパッド５１に関する放電経路の供給が阻止されるので、装置１０からアースへの電流が、パッド・ドライバ回路８０によって吸い込まれるのが阻止される。
【００１９】
有効化ライン８８及びデータ・ライン８９は、両方とも、論理「０」であるが、実際上、これは、０．０ボルト〜０．７ボルトの任意の電圧が、これらのラインに生じる可能性があることを意味しているものと言える。有効化ライン８８及びデータ・ライン８９の両方またはいずれかに、非ゼロ電圧が生じる場合、ＮＡＮＤゲート８５及びトランジスタ８２を介して、パッド・ドライバ回路８０によって、少量の電流が吸い込まれる可能性がある。パッド・ドライバ回路８０によって吸い込まれる電流量は、図２の回路に比べてごく少なく、損傷を生じそうにもないが、多くの状況では、それを完全になくすことが望ましい。これが、パッド・ドライバ回路８０のトランジスタ９１、インバータ９２、及び、トランジスタ９３の目的である。ＶＢｕｓが高になると、インバータ９２がオンになり、その出力に論理「１」が生じる（Ｖｄｄ２＝０のため）。これによって、トランジスタ９１及び９３がオンになり、有効化ライン８８及びデータ・ライン８９の両方または一方に存在する可能性のある少量の電流に関する放電経路が形成されるので、ＮＡＮＤゲート８５及びトランジスタ８２の両方または一方が部分的にオン状態になるのが阻止される。それでも、ある程度の吸い込みは、インバータ９２を介して理論的に可能であるが、全ての実用目的において、この漏洩は、無視することができ、存在しないものとみなすことができる。望ましい実施例の場合、理論的には、インバータ９２を介して、０．１μＡほどの漏洩の可能性があるが、当該技術の熟練者には明らかなように、存在しないものとみなしても差し支えのない量である。
【００２０】
パッド・ドライバ回路８０に、トランジスタ９１、インバータ９２、及び、トランジスタ９３などのコンポーネントが存在しない、代替実施例も考えられる。これらのコンポーネントがないということは、装置１０からの少量（すなわち、２ｍＡほど）の電流は、パッド・ドライバ回路８０によって吸い込むことができるということを表しているが、この少量の電流から実際の問題が生じるごくわずかな可能性のために、パッド・ドライバ回路８０にこれらのコンポーネントを含めるコストを正当化することはできないかもしれないからである。
【００２１】
望ましい実施例及び代替実施例に関連して、本発明の解説を行ってきたが、当該技術の熟練者には明らかなように、本発明の精神、範囲、及び、教示を逸脱することなく、細部にさまざまな変更を加えることが可能である。例えば、図面に示す回路は、他の同等の回路構造に置き換えることが可能である。以下に、実施態様のいくつかを例示する。
【００２２】
（実施態様１）
通信バス（３０）のデータ・ラインを介して、パワー・オンされた第１の装置（１０）とパワー・オフした第２の装置（２０）の間の接続のため、パッド（５１）に接続され、前記第１の装置は、第１の電圧源（１１）によって電力供給され、前記第２の装置は、第２の電圧源（２１）によって電力供給されるようになっている、パッド・ドライバ回路（８０）において、
前記第２の電圧源から分離された第３の電圧源（ＶBus）と、
そのドレーンが前記パッドに接続され、そのソースが前記第３の電圧源に接続されたｐチャネル・トランジスタ（８１）と、
その出力が、前記ｐチャネル・トランジスタのゲートに接続され、その入力で、前記第２の電圧源による電力供給を受ける装置に固有の回路からのデータを受信し、前記第３の電圧源による電力供給を受ける、第１のコンポーネント（８５）と、
そのソースが前記パッドに接続され、そのドレーンがアースに接続された第１のｎチャネル・トランジスタ（８２）と、
その出力が、前記ｎチャネル・トランジスタのゲートに接続され、その入力で、前記第２の電圧源による電力供給を受ける装置に固有の回路からの前記データを受信し、前記第２の電圧源による電力供給を受ける、第２のコンポーネント（８６）から構成される、
パッド・ドライバ回路（８０）。
【００２３】
（実施態様２）
さらに、そのソースが、前記第１のｎチャネル・トランジスタのゲート及び前記第２のコンポーネントの出力に接続され、そのドレーンが、アースに接続された、第２のｎチャネル・トランジスタ（９１）と、
その出力が、前記第２のｎチャネル・トランジスタのゲートに接続され、その入力が、前記第２の電圧源に接続され、前記第３の電圧源による電力供給を受ける第３のコンポーネント（９２）と、
そのソースが、前記第１のコンポーネントの入力に接続され、そのゲートが、前記第２のｎチャネル・トランジスタのゲートに接続され、そのドレーンが、アースに接続された第３のｎチャネル・トランジスタ（９３）が含まれることを特徴とする、
実施態様１に記載のパッド・ドライバ回路。
【００２４】
（実施態様３）
複数のデータ・ラインを備えた通信バス（３０）を介して、第１の電圧源（１１）による電力供給を受ける第１の電子装置（１０）に接続された、第２の電圧源（２１）による電力供給を受ける第２の電子装置（２０）において、前記第２の電子装置に、さらに、
前記第２の電圧源による電力供給を受ける装置に固有の回路（６３）と、
前記装置に固有の回路に接続されて、前記第２の電圧源による電力供給を受け、第３の電圧源（ＶBus）によって前記第２の電圧源から分離される、パッド・ドライバ回路（８０）が設けられていることと、前記パッド・ドライバ回路に、さらに、
前記第１の電子装置のパワーがオンになったことを検出するための手段（８１、８２）と、
前記第２の電子装置のパワーがオフになったことを検出するための手段（８５、８６）と、
前記装置に固有の回路が、前記通信バスにおける前記複数のデータ・ラインの１つを通じて、前記第１の装置によって無意識にパワー・オン状態になるようなことがないことを保証するための手段（８１、８２、８５、８６）が設けられていることを特徴とする、
第２の電子装置。
【００２５】
（実施態様４）
さらに、前記第１の装置から受ける電力が、前記通信バスにおける前記複数のデータ・ラインの別の１つを通じて、無意識に前記第１の装置に送り返されるようなことがないことを保証するための手段（８１、８５）が設けられていることを特徴とする、実施態様３に記載のパッド・ドライバ回路。
（実施態様５）
さらに、前記第１の装置からの電流が、前記パッド・ドライバ回路によって吸い込まれることがないように保証するための手段（８２、８６）が設けられていることを特徴とする、実施態様４に記載のパッド・ドライバ回路。
【００２６】
（実施態様６）
前記第２の電子装置がプリンタであることを特徴とする、実施態様３に記載の第２の電子装置。
（実施態様７）
前記第１の電子装置がコンピュータであることを特徴とする、実施態様６に記載の第２の電子装置。
【００２７】
【発明の効果】
以上詳述したとおり、本発明により相互に通信バス等により接続された電子装置の新規なパッド・ドライバが提供される。そして、パワー・オフされた電子装置の一方が相手電子装置の信号によりパワー・オンされたり、信号の返送を誤って行う等の不具合が避けられるので、実用に供して有益である。
【図面の簡単な説明】
【図１】通信バスを介して互いに接続された２つの電子装置を示す図である。
【図２】先行技術によるパッド・ドライバ回路を示す図である。
【図３】第２の電子装置の回路をさらに詳細に示す図である。
【図４】本発明によるパワー・ダウンした装置を保護するパッド・ドライバ回路を示す図である。
【符号の説明】
１０ 第１の装置
１１ 第１の電圧源
２０ 第２の装置
２１ 第２の電圧源
３０ 通信バス
５１ パッド
６２ ダイオード
６３ 装置に固有の回路
８０ パッド・ドライバ回路
８１ ｐチャネル・トランジスタ
８２ ｎチャネル・トランジスタ
８３ 寄生ダイオード
８５ ＮＡＮＤゲート
８６ ＮＯＲゲート
８７ インバータ
８８ 有効化ライン
８９ データ・ライン
９１ ｎチャネル・トランジスタ
９２ インバータ
９３ ｎチャネル・トランジスタ
Claims (2)
- 第１の装置は第１の電圧源によって電力供給され、第２の装置は第２の電圧源によって電力供給されるようになっており、通信バスのデータ・ラインを介して、パワー・オンされた前記第１の装置とパワー・オフした前記第２の装置の間の接続のためのパッドに接続されているパッド・ドライバ回路において、
前記第２の電圧源から分離された第３の電圧源と、
そのドレーンが前記パッドに接続され、そのソースが前記第３の電圧源に接続されたｐチャネル・トランジスタと、
その出力が前記ｐチャネル・トランジスタのゲートに接続され、その入力で、前記第２の電圧源による電力供給を受ける装置に固有の回路からのデータを受信し、前記第３の電圧源による電力供給を受ける、第１のコンポーネントと、
そのソースが前記パッドに接続され、そのドレーンがアースに接続された第１のｎチャネル・トランジスタと、
その出力が、前記ｎチャネル・トランジスタのゲートに接続され、その入力で、前記第２の電圧源による電力供給を受ける装置に固有の回路からの前記データを受信し、前記第２の電圧源による電力供給を受ける、第２のコンポーネントから構成される、
パット・ドライバ回路。 - さらに、そのソースが、前記第１のｎチャネル・トランジスタのゲート及び前記第２のコンポーネントの出力に接続され、そのドレーンが、アースに接続された、第２のｎチャネル・トランジスタと、
その出力が、前記第２のｎチャネル・トランジスタのゲートに接続され、その入力が、前記第２の電圧源に接続され、前記第３の電圧源による電力供給を受ける第３のコンポーネントと、
そのソースが、前記第１のコンポーネントの入力に接続され、そのゲートが、前記第２のｎチャネル・トランジスタのゲートに接続され、そのドレーンが、アースに接続された第３のｎチャネル・トランジスタが含まれることを特徴とする、
請求項１に記載のパッド・ドライバ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US140,347 | 1993-10-20 | ||
| US08/140,347 US5391940A (en) | 1993-10-20 | 1993-10-20 | Pad driver circuit with powered down device protection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07182079A JPH07182079A (ja) | 1995-07-21 |
| JP4077524B2 true JP4077524B2 (ja) | 2008-04-16 |
Family
ID=22490826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28132994A Expired - Fee Related JP4077524B2 (ja) | 1993-10-20 | 1994-10-20 | パッド・ドライバ回路及びパッド・ドライバ回路を備えた電子回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5391940A (ja) |
| JP (1) | JP4077524B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4338083C1 (de) * | 1993-11-08 | 1995-06-08 | Gruendl & Hoffmann | Treiberschaltung |
| KR100211758B1 (ko) * | 1995-08-18 | 1999-08-02 | 윤종용 | 멀티 파워를 사용하는 데이터 출력버퍼 |
| US5666071A (en) * | 1995-12-01 | 1997-09-09 | Advanced Micro Devices, Inc. | Device and method for programming high impedance states upon select input/output pads |
| JP3712476B2 (ja) * | 1996-10-02 | 2005-11-02 | 富士通株式会社 | 信号伝送システム及び半導体装置 |
| DE19713833C1 (de) * | 1997-04-03 | 1998-10-01 | Siemens Ag | Eingangsverstärker für Eingangssignale mit steilen Flanken, insbesondere High-Low-Flanken |
| US6342803B1 (en) * | 1998-03-31 | 2002-01-29 | Lsi Logic Corporation | Pad driver |
| US6256744B1 (en) * | 1998-09-21 | 2001-07-03 | Compaq Computer Corporation | Personal computer component signal line isolation for an auxiliary powered component |
| US6380724B1 (en) | 1999-11-16 | 2002-04-30 | Advanced Micro Devices, Inc. | Method and circuitry for an undisturbed scannable state element |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4047233A (en) * | 1976-04-14 | 1977-09-06 | Essex Group, Inc. | Short circuit protection circuit |
| CA1175503A (en) * | 1981-07-17 | 1984-10-02 | Andreas Demetriou | Cmos turn-on circuit |
| JPH0630541B2 (ja) * | 1986-10-09 | 1994-04-20 | シャープ株式会社 | 動作停止及び復帰回路装置 |
| CA1331214C (en) * | 1989-01-05 | 1994-08-02 | Kun-Ming Lee | Interfacing control circuit with active circuit charge or discharge |
| WO1990009713A1 (de) * | 1989-02-17 | 1990-08-23 | Robert Bosch Gmbh | Netzwerkschnittstelle |
| US4964011A (en) * | 1989-05-22 | 1990-10-16 | Databook, Inc. | Voltage transient protection circuit |
| JPH0346268A (ja) * | 1989-07-13 | 1991-02-27 | Toshiba Corp | 半導体装置のｃｍｏｓ型入力バッファ回路 |
| US5281869A (en) * | 1992-07-01 | 1994-01-25 | Digital Equipment Corporation | Reduced-voltage NMOS output driver |
| US5304872A (en) * | 1992-08-10 | 1994-04-19 | Intel Corporation | TTL/CMOS input buffer operable with three volt and five volt power supplies |
-
1993
- 1993-10-20 US US08/140,347 patent/US5391940A/en not_active Expired - Lifetime
-
1994
- 1994-10-20 JP JP28132994A patent/JP4077524B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07182079A (ja) | 1995-07-21 |
| US5391940A (en) | 1995-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298927B1 (ko) | 다중 전원 분리를 지니는 풀 스윙 파워 다운 버퍼 회로 | |
| US7689841B2 (en) | USB circuit device for preventing reverse current from external device | |
| KR100313367B1 (ko) | 전압변환및과전압으로부터의보호 | |
| EP3782252A1 (en) | Usb type-c/pd controller having integrated vbus to cc short protection | |
| US20050127957A1 (en) | I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off | |
| JP5690341B2 (ja) | 選択的にａｃ結合又はｄｃ結合されるように適合される集積回路 | |
| US5543734A (en) | Voltage supply isolation buffer | |
| JPH11274911A (ja) | 耐電圧性出力バッファ | |
| JPH09501282A (ja) | 過電圧保護 | |
| US11387829B2 (en) | Integrated circuit and signal transmission method thereof | |
| JP4077524B2 (ja) | パッド・ドライバ回路及びパッド・ドライバ回路を備えた電子回路 | |
| US6313661B1 (en) | High voltage tolerant I/O buffer | |
| US6064231A (en) | CMOS input buffer protection circuit | |
| US6853221B1 (en) | Power-up detection circuit with low current draw for dual power supply circuits | |
| US6952784B1 (en) | Multi-source power switching circuit for Wake On LAN ethernet application | |
| US20070157033A1 (en) | Circuit for protecting motherboard | |
| JP2017537544A (ja) | 負荷スイッチのための出力放電技法 | |
| JP4449264B2 (ja) | インターフェイス回路 | |
| JP2565076B2 (ja) | 半導体装置 | |
| US6150844A (en) | High voltage tolerance output stage | |
| US6940334B2 (en) | Methods and systems for generating interim voltage supplies | |
| US20060061398A1 (en) | Bus-hold circuit | |
| TWI828549B (zh) | 用於控制電源模組的控制電路 | |
| JP4149151B2 (ja) | 入出力バッファ回路 | |
| CN110120702B (zh) | 电源控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041020 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050118 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051018 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060106 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060228 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |