KR100313367B1 - 전압변환및과전압으로부터의보호 - Google Patents

전압변환및과전압으로부터의보호 Download PDF

Info

Publication number
KR100313367B1
KR100313367B1 KR1019950705544A KR19950705544A KR100313367B1 KR 100313367 B1 KR100313367 B1 KR 100313367B1 KR 1019950705544 A KR1019950705544 A KR 1019950705544A KR 19950705544 A KR19950705544 A KR 19950705544A KR 100313367 B1 KR100313367 B1 KR 100313367B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
terminal
gate
signal
Prior art date
Application number
KR1019950705544A
Other languages
English (en)
Other versions
KR960702962A (ko
Inventor
조셉 도글라스 워트
리차드 로렌스 둔칸
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR960702962A publication Critical patent/KR960702962A/ko
Application granted granted Critical
Publication of KR100313367B1 publication Critical patent/KR100313367B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

낮은 전압을 높은 전압으로, 예컨대, 3.3V 전압을 5.0V 전압으로 변환하는 전압 변환기가 제공된다. 3.3V 전압은 NMOS 트랜지스터(130)의 소오스/드레인 단자(N1) 상에 수신된다. 상기 트랜지스터의 게이트는 3.3V이다. 트랜지스터(130)의 다른 소오스/드레인 단자(N2)는 5.0V로 전력을 공급하는 CMOS 인버터(138)의 입력부에 연결된다. 인버터의 출력부튼 5.0V와 단자(N2) 사이에 연결된 PMOS 트랜지스터의 게이트에 연결된다. PMOS 트랜지스터는 단자(N1)가 3.3V에 있을때 단자(N2)를 5.0V로 끌어올린다. 같은 변환기는, 인버터가 3.3V로 전력을 공급받고 PMOS 트랜지스터가 3.3V와 단자 (N2) 사이에 연결되면, 단자 (N1)상의 5.5V 전압을 단자 (N2) 상의 3.3V로 변환하기에 적합하다.
또한, 출력 단자에 연결된 버스상의 전압이 전원 전압을 초과할때 전압 보호회로가 드라이버 출력 단자로부터 드라이버의 전원으로의 전하 누설을 방지하는 출력 드라이버가 제공된다.

Description

전압 변환 및 과전압으로부터의 보호
현대의 많은 시스템들은 다른 전압 레벨들을 받아들이는 모듈, 예컨대, 다른 전원 전압에 의해 전력을 공급받는 모듈을 조합하고 있다. 예들들면, 배터리로 전력이 공급되는 랩탑 컴퓨터, 노트북 컴퓨터 및 휴대용 컴퓨터에 있어서, 몇가지 모듈들은 3.3V의 전압에 의해 전력을 공급받음에 반하여, 다른 모듈은 5.0V 전압에 의해 전력을 공급받는다. 가령 3.3V와 같은 낮은 전원 전압을 사용하면 전력 소비를 감소시킨다. 그러나, 디스크 드라이브같은 모듈은, 보다 높은 전압에 의해 전력이 공급될 때 보다 양호하게 작동하기 때문에, 5.0V에 의해 전력이 공급된다.
3.3V 모듈에 의해 발생된 신호를 5.0V 모듈이 받아들일수 있는 레벨로 변환하기 위하여, 5.0V에 의해 전력이 공급되는 CMOS 인버터를 이용할수 있다. 그러나, 5.0V CMOS 인버터는 입력이 3.3V인 경우 많은 전력을 소모한다. 그러므로, 전력에 효과적인 전압 변환기가 필요하다.
또한, 3.3V 모듈의 출력 드라이버가 디스에이블되고 5.0V 모듈이 5.0V를 이용하여 공통 버스를 구동하는 경우, 버스와 3.3V 전원 사이에 전하 누설 통로가 형성될수 있다. 예컨대, 3.3V 모듈의 출력 드라이버가 3.3V 전압과 버스 사이에 연결된 PMOS 풀-업(pull-up) 트랜지스터를 포함한다고 가정하자. 그 버스가 5.0V 모듈에 의해 구동되는 경우, 3.3V 모듈은 PMOS 트랜지스터 게이트를 3.3V로 구동하여 트랜지스터를 오프시킴으로써 드라이버를 디스에이블시킨다. 그러나, 버스 전압이 5.0V로 상승하면, PMOS 트랜지스터가 온(on)으로 전환하여 버스와 3.3V 전원 사이에 도통 채널을 제공한다. 더욱이, PMOS 트랜지스터 백게이트(backgate)가 대개 3.3V로 유지되기 때문에, 드레인/백게이트 다이오드는 온(on)으로 전환하여 버스와 3.3V 전원 사이에 다른한 도통 경로를 제공한다.
바람직하지 못한 결과는, 버스를 로딩하고 (loading), "버스 회선 쟁탈(bus contention)"을 야기하며, 버스 신호들을 열화시키고 버스상에 오신호를 초래하는 것을 포함한다.
선택된 모듈의 전력이 차단되는 한편 다른 모듈의 전력이 가해지는 경우, 시스템에 다른 모듈의 전력이 가해지는 경우, 시스템에 다른 전원 전압이 사용되는지에 관계없이 유사한 문제가 발생한다. 예를들어, 전력을 아끼기위하여, 혹은 모듈을 교체하기위하여 모듈의 전력이 순차적으로 차단되면, 버스외 모듈의 내부 전원 사이에 누설 경로가 형성될수 있다.
그러므로, 버스와 모듈의 내부 전원 사이에 누설 경로를 제공하지 않는 출력 드라이버를 제공하는 것이 바람직하다.
본 발명은 다른 모듈이 다른 전압 레벨을 받아들이는 시스템에 관한 것으로서 특히 한 전압 레벨을 다른 전압 레벨로 변환하는 것 및, 낮은 전압 레벨을 받아들이는 모듈을 과전압으로부터 보호하는것에 관한 것이다.
제 1 도 내지 제 4 도는 본 발명에 따른 입력/출력 버퍼의 회로도이다.
제 5 도는 제 4 도의 버퍼에 있어서의 소정 전압의 그래프이다.
본 발명은 몇몇 실시예에서 전력 소비가 적은 전압 변환기를 제공한다. 몇몇 실시예에서, 상기 변환기는 3.3V 신호를 받는 변화니 노드(N1)와 5.0V 신호를 제공하는 노드(N2)를 상호 접속하는 NMOS 트랜지스터를 포함한다. NMOS 트랜지스터 게이트는 3.3V에 연결되고 노드 (N2)는 5.0V에 의해 전력이 공급되는 CMOSS 인버터의 입력에 연결된다. 인버터는 5.0V 전압과 노드(N2)사이에 연결된 PMOS 트랜지스터의 게이트를 구동한다. 노드 (N1) 상의 전압이 3.3V인 경우, NMOS 트랜지스터는 노드 (N2)를 인버터 한계 전압보다 높은 전압으로 충천시킨다. 결과적으로, PMOS 트랜지스터가 온으로 전환하여 노드 (N2)를 5.0V로 충전시킨다. 노드(N2)가 5.0V일 때, 인버터의 전력 소비는 적다. NMOS 트랜지스터가 오프되어 노드 (N1) 및 노드 (N1)에 연결된 회로를 노드 (N2) 상의 5.0V로부터 격리시킨다.
몇몇 실시예에 있어서, 3.3V에서 5.0V로 또는 5.0V에서 3.0 볼트로 변환하고, 또한 3.3V 모듈로부터 3.3V 신호를, 그리고 5.0V 모듈로부터 5.0V 신호를 제공하기 위하여 하나의 동일한 변환기가 적절하다. 예를들면, 몇몇 실시예에 있어서는, 모듈이 2개의 전력 핀을 구비한다. 하나의 전력 핀은 구비한다. 하나의 전력 핀은 모듈의 내부 공급 전압(VDDI)을 수신하고, 다른 전력 핀은 신호를 출력하는 변환기 출력 신호의 전력을 공급하는 공급 전압(EXTVDO)을 수신한다. 그러므로, 모듈이 3.3V로 전력을 공급받고 변환기가 3.3V 신호를 5.0V 신호로 변환하면, VDDI = 3.3V 이고 EXTVDD = 5.0V 이다. 선택적으로, 전력 핀들은, VDDI = 5.0V 이고 EXTVDD = 3.3V 이거나, VDDI = EXTVDD = 3.3V, 또는 VDDI = EXTVDD = 5.0V가 되도록 연결될수 있다. 아무튼, 변환기는 VDDI 레벨 신호를 EXTVDD 레벨 신호로 변환시킨다. 그러한 변환기는 같은 모듈이 전원 전압들의 다른 조합들과 함께 이용될수 있기 때문에 큰 융통성을 제공한다.
본 발명은 또한, 버스상의 전압이 크기에 있어서 그 버스에 연결된 모듈의 전원 전압을 초과흔 경우 전하 누설 경로를 봉쇄함으로써 과전압아로부터의 보호를 제공한다. 몇몇 ??시예에 있어서, PMOS 풀-업 트랜지스터는 공급 전압과 버스 사이에서 연결된다. 비교기가 버스상의 전압을 공급 전압과 비교한다.
버스 전압이 크기에 있어서 적어도 PMOS 한계 전압의 절대치 ｜VTP｜만큼 공급 전압을 초과하는 경우, 비교기 및 관련 회로가 PMOS 풀-업 트랜지스터의 게이트와 백게이트를 버스에 연결하며, 따라서 그 게이트와 백게이트는 버스 전압에 있게된다. 그러므로, PMOS 트랜지스터의 전계 효과 도통 및 트랜지스터 드레인/백게이트 다이오드를 통한 도통이 억제되어 전하누설을 방지한다.
본 발명의 다른 특징을 후술한다. 본 발명의 범위는 첨부된 특허청구 범위에 의해 정해진다.
제 1 도는 전압 (VDDI ; 내부 VDD) 에 의해 전력이 공급되는 모듈의 일부분(110)의 회로도인바, 그 부분 (110) 은 모듈을 다른 전압 (EXTVDD ; 외부 VDD) 에 의해 구동되는 버스와 인터페이스시키는 입력/출력 버퍼이다. 몇몇 실시예에 있어서, VDDI = 3.3V 이고 EXTVDD = 5.0V 이다.
입력/출력 버퍼 (110) 는 출력 드리이버 (114) 와 입력 버퍼 (118)를 포함한다. 드라이버 (114)는 인에이블 단자 (EN) 및 데이터 입력단자 (A) 상의 신호를 받는다. 인에이블 단자 (EN) 가 높은 내부 전압(VDDI)에 있을 때, 드라이버(114)는 데이터 입력 단자(A) 상의 신호와 논리적으로 등가인 신로를 이용하여 버스에 연결된 입력/출력 단자(YIO)를 구동한다. 특히, 단자(A)가 VDDI에 있는 경우, 드라이버(114)는 전압(EXTVDD)을 이용하여 단자(YIO)를 구동한다. 단자(A)가 접지되어 있는 경우, 드라이버(114)는 접지 전압으로 단자(YIO)를 구동한다.
인에이블 단자(EN)가 저레벨인 경우, 즉 OV인 경우, 드라이버 (114) 는 입력/출력 단자 (YIO)를 3상태화 한다. 입력 버퍼 (118) 는 단자 (YIO) 상의 0-또는-EXTVDD 레벨 입력 신호들을 단자(Y) 상의 0-또는 VDDI 레벨 신호로 변환한다.
드라이버(114)는 단자(EN)를 인에이블하도록 연결된 하나의 입력부와 데이터 입력단자(A)에 연결된 다른 입력부를 구비한 NAND 게이트(126)를 포함한다. 몇몇 실시예에서, 게이트(126)를 포함하는 모든 논리 게이트와 모든 인버터들은 CMOS 기술로서 구현된다. 몇몇 실시예의 논리 게이트 및 인버터의 트랜지스터 사이즈는 도면에서 게이트나 인버터 기호 다음에 기재되어 있다. 그러므로, 몇몇 실시예에 있어서, 게이트(126)의 각각의 PMOS 트랜지스터 20㎛의 채널폭("wp=20")을 갖는다. 게이트(126)의 각각의 NMOS 트랜지스터는 30㎛의 채널 폭(wn=30")를 갖는다. 그 채널길이는 달리 특별하게 언급되지 않는한 1㎛이다.
NAND 게이트(126)는 내부 전압(VDDI)으로 전력을 공급받는다.
게이트(126)의 출력은 NMOS 트랜지스터(130)의 소오스/드레인 단자(130.1)에 연결된다. 몇몇 실시예의 트랜지스터의 사이즈는 트랜지스터 기호 다음에 기재되어 있다. 그러므로, 몇몇 실시예에 있어서, 트랜지스터(130)는 30㎛/1㎛의 채널 폭/길이 치수를 갖는다.
트랜지스터(130)의 다른 소오스/드레인 단자(130.2)는 PMOS 풀-업 트랜지스터(134)의 게이트에 연결된다. 트랜지스터(130)의 게이트는 내부 공급 전압(VDDI)에 연결된다. 트랜지스터(134)의 소오스와 백게이트는 외부 공급 전압(EXTVDD)에 연결된다. 트레인은 입력/출력 단자(YIO)에 연결된다.
NAND 게이트(126)의 출력이 고내부 전압레벨(VDDI)에 있는 경우 부트스트랩 회로(138)는 트랜지스터(134)의 게이트를 EXTVDD 로 되게한다. 특히, 트랜지스터(134)의 게이트는 PMOS 트랜지스터(142)와 NMOS 트랜지스터(146)의 게이트에 연결된다. 트랜지스터(142)의 소소스와 백게이트는 외부 공급전압(EXTVDD)에 연결된다. 트랜지스터(146) 소오스는 접지부에 연결된다. 트랜지스터(142, 146)의 드레인들은 PMOS 트랜지스터(150)의 게이트에 연결된다.
트랜지스터(150)의 소오스와 백게이트는 외부 공급 전압(EXTVDD)에 연결된다. 드레인은 트랜지스터(134)의 게이트에 연결된다.
NAND 게이트(126)가 그것의 출력부에서 전압 VDDI를 구동하여 트랜지스터(134)를 오프시키는 경우, 트랜지스터(130)는 트랜지스터(134)의 게이트 전압 VDDI-VTN으로 충전시키는바, 여기에서 VTN은 트랜지스터(130)의 한계 전압이다. 몇몇 실시예에 있어서, NMOS 트랜지스터 한계 전압(VTN)은 0.7V 이고, PMOS 한계 전압 VTP는 -0.9V이다. 그러므로, 몇몇 실시예에 있어서, VDDI=3.3V 이면, 트랜지스터(130)가 트랜지스터(134)의 게이트를 3.3-0.7=2.6V로 충전시킨다. 이 전압은 트랜지스터(142,146)에 의해 형성된 인버터의 한계 전압 이상인데, 인버터의 한계 전압은 약 2.15V이다. 결과적으로, 인버터는 트랜지스터(150)의 게이트를 OV로 구동한다. 트랜지스터(150)는 턴온되어 트랜지스터(134)의 게이트를 EXTVDD로 풀-업한다. 트랜지스터(134)가 완전히 턴온되어 트랜지스터(134)의 게이트 소모를 감소시킨다. 트랜지스터(142)의 게이트는 또한 EXTVDD에 있으므로 트랜지스터를 완전히 오프시키고, 따라서, 전력 소모를 더욱 감소시킨다.
트랜지스터(134)의 게이트(134)가 VDDI-VTN 이상으로 끌어올려지는 즉시, 트랜지스터(130) 가 턴오프되어 트랜지스(134)의 게이트를 NAND 게이트(126)로부터 격리시킨다. 그러므로, 트랜지스터(130)는 NAND 게이트(126)를 트랜지스터(134)의 게이트상의 고전압으로부터 보호하고 트랜지스터(134)의 게이트로부터 NAND게이트(126)를 통하여 내부 전원(VDDI)으로의 전하 누설을 방지한다.
NAND 게이트(126)가 접지 전압으로 그것의 출력부를 구동하는 경우, 트랜지스터(130)는 온되어 트랜지스터(134)의 게이트상에 접지 전압을 제공한다. 트랜지스터(142, 146)에 의해 형성된 인버터가 트랜지스터(150)의 게이트를 EXTVDD로 구동하여 그 트랜지스터를 오프시킨다.
데이터 입력 단자(A)는 NOR 게이트(156)의 하나의 입력부에 연결되며, 인에이블 단자(EN)는 인버터(160)를 통해서 NOR 게이트(156)의 다른 입력부에 연결된다. NOR 게이트(156)와 인버터(160)는 내부 전압 (VDDI)으로 전력을 공급받는다. NOR 게이트(156)의 출력은 NMOS 풀-다운 트랜지스터(164)의 게이트에 연결된다. 트랜지스터(164)의 소오스는 접지부에 연결되고, 드레인은 입력/출력 단자(YIO)에 연결된다.
버퍼(110)의 모든 NMOS 트랜지스터 백게이트들은 접지부에 연결된다. 트랜지스터(142, 150, 134)를 제외한 모든 PMOS 트랜지스터의 백게이트는 VDDI에 연결된다.
인에이블 단자(EN)가 고레벨(high)이면, 논리 게이트(126, 156)는 각기 데이터 입력 단자(A) 상의 신호를 반전한다. 단자(A)가 고레벨이면, 트랜지스터(134)는 온이고 트랜지스터(164)는 오프이다. 트랜지스터(134)는 단자(YIO)상의 전압(EXTVDD)을 구동한다.
단자(A)가 저레벨(low)이면, 트랜지스터(164)는 온이고 트랜지스터(134)는 오프이다. 트랜지스터(164)는 단자(YIO)를 접지로 되게한다.
인에이블 단자(EN)가 저레벨이면, 트랜지스터(134, 164)는 오프이다. 그러므로, 출력 드라이버(114)는 디스에이블된다. 입력 버퍼(118)는 단자(YIO) 상의 0-또는-EXTVDD 전압을 단자(Y)상의 0-또는-VDDI 전압으로 변환한다.
보다 구체적으로, 입력 버퍼(118)는 전압(VDDI)에 의해 전력이 공급되는 인버터(170,174)를 포함한다. 인버터(170)는 단자(YIO)상의 0-또는-EXTVDD 전압을 단자(Y)상의 0-또는-VDDI 전압으로 변환한다. 인버터(174)는 그것의 입력부상의 신호를 반전하여 단자(Y)상에 0-또는-VDDI 전압을 제공한다.
제 2 도의 입력/출력 버퍼(210)는 버퍼(110)와 유사하다. 버퍼(210)는 추가로 부트스트랩 회로(214)를 포함하여, NOR 게이트(156)가 내부의 고레벨 VDDI를 제공할 때 트랜지스터(164)의 게이트상의 전압을 외부 공급 전압(EXTVDD)으로 풀-업한다. 트랜지스터(164)의 게이트를 고전압 EXTVDD로 풀-업하면 드라이버 풀-다운 전류 및 전력이 상승하게 된다. 트랜지스터(164)의 게이트가 풀업되면, NMOS 트랜지스터(218)가 트랜지스터(164)의 게이트를 트랜지스터(130)와 유사하게 NOR 게이트(158)로부터 격리시킨다.
제 3 도의 입력/출력 버퍼(310)는 내부 공급 전압(VDDI)이 외부 공급 전압(EXTVDD)보다 높을수 있는 시스템에 적합하다. 보다 일반적으로 말하면, 버퍼(310)의 경우, 내부 공급 전압(VDDI)이 외부 공급 전압(EXTVDD)보다 높거나, 낮거나 혹은 같을수 있다.
몇몇 실시예에 있어서, 버퍼(310)를 내장하는 모듈(도시안됨)은 2 개의 전력 핀을 갖는 직접회로내에 형성된다. 하나의 전력핀은 전압(VDDI)을 받고, 다른 전력 핀은(EXTVDD)을 받는다. 몇몇 실시예에 있어서, 그 모듈은 VDDI = 3.3V 및 EXTVDD = 5.0V에서, VDDI = 5.0V 및 EXTVDD = 3.3V에서,VDDI = EXTVDD = 3.3에서, 그리고 VDDI = EXTVDD = 5.0V에서 작동할수 있다.
NAND 게이트(126), NOR 게이트(156), 인버터(160), 풀-업 트랜지스터(134) 및 풀-다운 트랜지스터(164)는 버퍼(110)에 유사하게 연결된다. 부트스트랩 회로(138) 및 트랜지스터(130)는 또한 버퍼(110)의 그것과 유사하다. 트랜지스터(130)의 게이트는 VDDI, EXTVDD 중 가장 작은것과 실질적으로 같은 전압(VG)을 제공하는 회로에 의해 구동된다. 회로(326)는 소오스가 트랜지스터(130)의 게이트에 연결되는 NMOS 트랜지스터(330, 334)를 포함한다. 트랜지스터(330)의 게이트와 트랜지스터(334)의 드레인은 전압(EXTVDD) 에 연결된다. 트랜지스터(330)의 드레인과 트랜지스터(334)의 게이트 전압(VDDI)에 연결된다. ADDI = 5.0V 이고 EXTVDD = 3.3V이면, 트랜지스터(334)는 트랜지스터(130)의 게이트를 같은 전압 (VG = 3.3V)으로 충전시킨다. VDDI = EXTVDD 이면, 트랜지스터(330, 334)가 트랜지스터(130)의 게이트를 VG = VDDI - VTN으로 충전시킨다.
NAND 게이트(126)가 내부의 고레벨 전압(VDDI)으로 그것의 출력부를 구동하면, 트랜지스터(130)가 풀-업 트랜지스터(134)의 게이트를 전압(VG-VTN)으로 충전시킨다. 이 전압은 트랜지스터(142, 146)에 의해 형성된 인버터의 한계전압 이상이다. 그러므로, 트랜지스터(150)는 온으로되어 트랜지스터(134, 142)의 게이트를 EXTVDDDD로 충전시킨다. EXTVDD는 VG보다 크거나 그것과 같으며, 따라서 트랜지스터(130)는 오프된다.
인에이블 단자(EN)가 저레벨이면, 트랜지스터(134, 164)는 오프된다. 드라이버 회보(114)는 입력/출력 단자(YIO)를 3상태화 한다. 입력버퍼(118)는 단자(YIO)상의 0-또는-EXTVDD 신호를 단자 (Y)상의 0-또는-VDDI 신호로 변환한다.
특히, 트랜지스터(350, 354)에 의해 형성된 인버터는 단자(YIO) 상의 신호를 증폭하여 NMOS 트랜지스터(358)의 소오스/드레인 단자(358.1)상에 0-또는-EXTVDD 전압을 제공한다. 트랜지스터(350)의 NMOS 소오스오라 백게이트는 외부 공급 및 단자(YIO)에 연결된다. 트랜지스터(354)의 소오스는 접지부에 연결된다. 트랜지스터(350, 354)의 드레인들은 트랜지스터(358)의 소오스/드레인 단자(358.1)에 연결된다.
트랜지스터(358)의 게이트는 회로(326)와 유사한 회로(362)의 출력부에 연결된다. 회로(362)는 NMOS 트랜지스터(366, 370)에 의해 형성된다. 회로(362)는 전압(VG)으로 트랜지스터(358)의 게이트를 구동한다. 그러므로, 소오스/드레인 단자(358.1) 상의 전압이 OV에서 EXTVDD 사이로 변화함에 따라 트랜지스터(358)의 다른 소오스/드레인 단자(358.2)상의 전압은 OV 내지 VG-VTN 사이로 변화한다.
부트스트랩 회로(374)는 단자(358.2) 상의 전압을 VDDI 로 끌어올린다. 회로(374)는 내부 전압(VDDI)에 의해 전력이 공급되는 인버터(378)를 포함한다. 인버터(378)의 입력은 단자(358.2)에 연결되고, 출력은 PMOS 트랜지스터(382)의 게이트에 연결된다. 트랜지스터(382)의 소오스와 백게이트는 전압(VDDI)에 연결된다. 드레인은 단자(358.2)에 연결된다. 단자(358.2)상의 전압이 VG-VTN인 경우, 인버터(378)의 출력은 VG-VTN이 인버터 한계전압 이상이기 때문에 OV이다. 트랜지스터(382)는 단자(358.2)를 단자(358.1)로부터 격리시킨다. CMOS 인버터(378)d에서의 전력 소비는 0으로까지 떨어진다.
단자(358.2)는 PMOS 트랜지스터(386)와 NMOS 트랜지스터(390)의 게이트에 연결된다. 트랜지스터(386)의 소오스와 백게이트는 전압(VDDI)에 연결된다. 트랜지스터(390)의 소오스는 접지부에 연결된다. 트랜지스터(386, 390)의 드레인은 단자(Y)에 연결된다. 트랜지스터(386, 390)에 의해 형성된 인버터는 단자(358.2) 상의 신호를 반전한다. 단자(358.2)가 VDDI에 있는 경우, 인버터는 단자(Y)상에 OV 신호를 제공한다.
단자(YIO)상의 전압이 EXTVDD인 경우, 단자(358.1)상의 전압은 OV이다. 트랜지스터(358)가 온상태로되어 단자(358.2)를 OV로 풀다운시킨다. 인버터(378)는 트랜지스터(382)의 게이트에 전압(VDDI)을 공급하여 그 트랜지스터를 오프시킨다. 트랜지스터(386, 390)에 의해 형성된 인버터는 전압(VDDI)으로 단자(Y)를 구동한다.
제 4 도의 입력/출력 버퍼(410)는 단자(YIO)상의 전압이 EXTVDD를 초과할때 단자(YIO)로부터 외부 전압 공급원(EXTVDD)으로 전하가 누설되는 것을 방지하는 과전압 보호회로에 버퍼(310)를 합체한 회로를 포함한다. 단자(YIO)상의 전압은, 예를들면 드라이버(114)가 인에이블되고 다른 한 모듈(도시안됨)이 EXTVDD를 초과하는 전압으로 버스를 구동하는 경우, EXTVDD를 초과할수 있다. 단자(YIO)상의 전압은 또한, 전력을 절감하거나 혹은 모듈을 교체하기 위하여 버퍼(410)를 내장하는 모듈의 전력이 차단되는 반면 그 시스템의 다른 모듈들은 작동상태로 유지되는 경우, EXTVDD를 초과할수 있다. 몇몇 실시예에 있어서는, 모듈의 전력이 차단되면 EXTVDD는 OV에 세트된다.
버퍼(410)에 있어서, NAND 게이트(126), NOR 게이트(156), 임버터(160), 회로(326, 138), 풀-다운 트랜지스터(164) 및 입력 버퍼(118)는 버퍼(310)의 그것과 유사하다. 버퍼(310)의 소오스/드레인 단자(130.2)에 연결된다. 단자(130.2)는 NMOS 트랜지스터(418)를 통해서, 그리고 병렬로, PMOS 트랜지스터(422)를 통해서 풀-업 트랜지스터(134)의 게이트에 연결된다. 트랜지스터(418)의 게이트는 외부 공급전압(EXTVDD)에 연결된다. 트랜지스터(422)의 게이트는 노드(GYIO)에 연결되며, 노드(GYIO)는 PMOS 트랜지스터(426)를 통해서, 그리고 병렬로 NMOS 트랜지스터(430)를 통해서 단자(YIO)에 연결된다. 트랜지스터(426, 430)의 게이트는 EXTVDD에 연결된다.
트랜지스터(426)의 백게이트는 단자(YIO)에 연결된다.
트랜지스터(134)의 게이트는 PMOS 트랜지스터(434)의 소오스/드레인 단자(434.1)에 연결되고, 트랜지스터(434)의 게이트는 EXTVDD에 연결된다. 백게이트는 PMOS 트랜지스터(438, 442)에 의해 형성된 비교기의 출력부의 노드(CMP)에 연결되는 트랜지스터 소오스/드레인 단자(434.2)에 연결된다. 트랜지스터(438)의 소오스는 EXTVDD에 연결되고 게이트는 노드(GYIO)에 연결된다. 백게이트와 드레인은 노드(CMP)에 연결되며, 트랜지스터(442)의 소오스는 단자(YIO)에 연결된다. 게이트는 EXTVDD에 연결되고, 백게이트와 드레인은 노드(CMP)에 연결된다.
드라이버(114)가 디스에이블되고, 단자(YIO) 상의 전압(VYIO)이 EXTVDD *｜VTP｜를 초과하면, 트랜지스터(442, 434)는 트랜지스터(134)의 게이트와 백게이트상의 전압을 VYIO에 유지하며, 따라서, 트랜지스터(134)를 통해서 외부 전압공급원(EXTVDD)으로 전하가 누설하는 것을 방지한다. 제 5 도를 참고로 트랜지스터들(438, 442, 434)의 동작을 설명한다. 제 5 도는 전압 VYIO 대 각각의 노드(GYIO, CMP)상의 전압(VGYIO, VCMP)을 예시한다. 전압(VGYIO)은 파선으로 도시되어 있다. VYIO가 EXTVDD-VTN 미만이면, 트랜지스터(430)가 노드(GYIO)를 전압(VYIO)으로 충전시킨다. VTIO가 EXTVDD-VTN을 초과하는 경우, 트랜지스터(430)는 노드(GYIO)를 EXTVDD-VTN 으로 충전시킨다. VYIO가 EXTVDD + ｜VTP｜에 도달하거나 그것을 초과하는 경우, 트랜지스터(426)가 온으로되어 노드(GYIO)를 VYIO로 충전시킨다.
전압(VYIO)이 EXTVDD + ｜VTP｜미만인 경우, 전압(VGYIO)도 또한 EXTVDD - ｜VTP｜미만이다. 그러므로, 트랜지스터(438)가 온으로되어 노드(CMP)를 EXTVDD로 충전시킨다. 전압(VYIO)이 EXTVDD - ｜VTP｜와 EXTVDD + ｜VTP｜사이이면 트랜지스터(438)의 게이트-소오스 전압은 -VTN으로서 한계전압(VTP) 이상이다. 그러나, -VTN 이 VTP에 근접하으모, 트랜지스터(438)를 통한 한계치 미만(suvthreshold)의 전류는 낮은 캐패시턴스의 노드(CMP)를 EXTVDD로 충전시키기에 충분하다.
트랜지스터(438, 134)의 소오스/백게이트 다이오드는 노드(CMP)를 전압 (EXTVDD - VD)(여기에서, VD는 순방향 다이오드 강하 전압(몇몇 실시예에서는 0.65V)이다)으로 충전시키는데 조력한다. 트랜지스터(442)의 소오스/백게이트 다이오드는 노드(CMP)를 전압(VYIO-VD)으로 충전시키는데 조력한다.
전압(VYIO)이 EXTVDD + ｜VTP｜에 접근함에 따라, 트랜지스터(426)를 통과하는 한계치 미만의 전류가 노드(GYIO)를 풀업시켜 트랜지스터(438)플 통과하는 전류를 감소시킨다. 그러나, 동시에, 트랜지스터(442)를 통과하는 한계치 미만의 전류는 상승된다. 전압(VYIO)이 EXTEND + ｜VTP｜에 도달하거나 그것을 초과하는 경우, 트랜지스터(442)가 온으로 되어 노드(CMP)를 전압(VYIO)으로 충전시킨다.
인에이블 단자(EN)가 저레벨로 구동되어 드라이버클 디스에이블시키면, 회로(138)는 노드(130.2)를 EXTVDD로 충전시킨다. 트랜지스터(418)는 트랜지스터(134)의 게이트를 EXTVDD - VTN으로 충전시킨다. 전압(VYIO)이 EXTVDD - ｜VTP｜미만이면, 전압(VGYIO)도 EXTVDD - ｜VTP｜미만이며, 트랜지스터(422)가 온으로되어 트랜지스터(134)의 게이트를 EXTVDD 로 충전시킨다. 전압(VYIO)이 EXTVDD - ｜VTP｜와 EXTVDD + ｜VTP｜사이이면 트랜지스터(422)는, VGYIO = EXTVDD - VTN 이고 VTN 이 ｜VTP｜보다 작기때문에, 한계치 미만의 영역에 있다. 단자(422.1)와 트랜지스터(422)를 통한 한계치 미만의 전류가 트랜지스터(134)의 낮은 캐패시턴스의 게이트를 EXTVDD로 충전시킨다.
트랜지스터(418)는 트랜지스터(134)의 게이트를 전압(EXTVDD - VTN)으로 충전시키는데 조력한다. 단자(422.1) 및 트랜지스터(422)의 백게이트에 의해 형성된 다이오드는 트랜지스터(134)의 게이트를 EXTVDD - VD로 충전시키는데 조력한다.
전압(VYIO)이 EXTVDD + ｜VTP｜ 에 도달하거나 그것을 초과하면, 풀-업 트랜지스터(134)를 통한 도통은 다음과 같이 억제된다. 노드(CMP)상의 전압은 VYIO와 같게된다. 결국, 트랜지스터(434)가 온으로되어 트랜지스터(134)를 통한 전계효과 도통이 억제된다. 트랜지스터(134)의 백게이트는 또한 전압(VYIO)에 있다. 따라서, 드레인/백게이트 다이오드 도통도 억제된다.
트랜지스터(134)의 게이트 전압은 EXTVDD 보다 더 크기때문에, 트랜지스터(418)는 오프된다. 트랜지스터(422)의 게이트 전압(VGYIO)은 단자(422.2)상의 전압(VYIO)과 같으며, 따라서, 트랜지스터(422)도 또한 오프된다. 그러므로, 트랜지스터(418, 422)는 트랜지스터(134)의 게이트를 단자(130.2)로부터 격리시킨다.
버퍼(410)을 내장하는 모듈의 전력이 차단되어 EXTVDD 가 OV인 경우, 희로 동작은 단자(YIO)에서 EXTVDD로의 누설을 방지하는 것과 유사하다.
인에이블 단자(EN)가 고레벨인 경우, 버퍼는 다음과 같이 작동한다. 데이타 입력 단자(A)가 고레벨이면, 단자(130.2)는 OV이다. 트랜지스터(418)가 온되어 트랜지스터(134)의 게이트를 OV로 풀다운시킨다. 트랜지스터(134)가 온되어 단자(YIO)를 EXTVDD로 충전시킨다.
데이타 입력단자(A)가 저레벨로 되면, 단자(130.2)는 EXTVDD로 충전된다. 트랜지스터(418)가 트랜지스터(134)의 게이트를 EXTVDD - VTN 으로 충전시킨다. 단자(YIO)가 트랜지스터(164)d 의해 풀다운되기전에, 트랜지스터(430)는 노드(GYIO)를 전압(EXTVDD - VTN)으로 유지한다. 트랜지스터 게이트-소오스 전압이 VTP에 근접하단?? 사실에 기인하며, 또한, 단자(422.1) 및 트랜지스터(422) 의 백게이트에 의해 형성된 다이오드에 기인한 트랜지스터(422)를 통한 전하누설은 트랜지스터(134)의 게이트상의 전압을 EXTVDD 로 풀업시키는데 조력한다. 더우기, 트랜지스터(134)의 게이트상의 전압을 풀업시킴에 따라, 단자(GYIO)상의 전압이 강하하여 트랜지스터(422)를 완전히 온시킨다. 트랜지스터(134)의 게이트는 EXTVDD로 충전되어 트랜지스터(1340를 턴오프시킨다.
몇몇 실시예에서, 회로(326)의 각각의 NMOS 트랜지스터의 채널 폭/길이 치수는 10㎛/1㎛이다. 제 4 도의 버퍼(118)에 있어서, 회로(362)(제4도에는 도시되지 않았으나 제 3도에는 도시됨0의 각각의 NMOS 트랜지스터의 채널 폭/길이 치수도 또한 10㎛/1㎛이다. 트랜지스터(358)(제 3 도에서 도시됨)의 채널 폭/길이 치수는 40㎛/1㎛이다.
몇몇 실시예에 있어서, 버퍼(40)는 또한 제 2도에서처럼 부트스트랩 회로(214)와 트랜지스터(218)를 포함한다. 회로(214)는 전압(VDDI, EXTVDD) 중 최대의 것과 같은 전압에 의해 전력이 공급되어 버퍼(410) 내의 풀-다운 전류 및 전력을 상승시킨다.
트랜지스터(438, 442, 434, 418, 422, 426, 430)를 포함하는 과전압 보호회로는 VDDI = EXTVDD에서 작동하도록 설계되고, 따라서, 전압 변환회로를 구비하지않는 드라이버에 적합하다. 특히, 몇몇 실시예에 있어서, 트랜지스터(130), 회로(326) 및 부트스트랩 회로(138)이 제거된다. NAND게이트(126)의 출력은 각각의 트랜지스터(418, 422)의 하나의 소오스/드레인 단자에 직접 연결된다. 드라이버(114)가 디스에이블되고 다른 모듈(도시안됨)이 EXTVDD를 초과흔 전압으로 버스를 구동하면, 과전압 보호회로는 전술된 바와같이 단자(YIO)로부터 전압 공급원(EXTVDD)으로의 전하누설을 방지한다.
지금까지 본 발명을 전술한 실시예와 관련하여 설명했으나, 본 발명의 범위 내에서 다른 실시에 및 변형예가 가능하다. 특히, 본 발명은 트랜지스터의 사이즈나 한게 전압에 의해 제한되지 않는다. 본 발명은 출력용으로 적합한바, 즉, 몇몇 실시예에서는 입력 버퍼(118)가 제거되어 있다. 본 발명은 또한 출력 드라이버(114)가 제거되어 있는 버퍼에도 적합하다. 본 발명은 특정 전압 값에 의해 제한되지 않는다. 몇몇 실시예에 있어서, VDDI는 음(-)이다. 몇몇 실시예에서는 무접지 기준전압이 사용된다. 본 발명은 특정의 제조 기술에 의해 제한되지 않으며, 따라서, 몇몇 실시에에서는, 본 발명이 N 엘 CMOS 기술을 이용하여 구현되는바, 그 기술에서 회로는 P - 도프된 기판상에 형성되고, PMOS 트랜지스터는 하나 이상의 N 웰에 형성된다. 다른 실시예에서는, P 웰 기술 혹은 이중 터브(twin tub)기술이 사용된다. 몇몇 실시예에서는, 전체 입력/출력 버퍼가 집적되는 반면, 다른 실시예에서 개별 구성요소들이 사용된다.
몇몇 실시예에서는 버스가 하나이상의 모듈과 함께 집적되나, 다른 실시에에서는 버스가 집적되지 않는다. 다른 실시예 및 변형예는 후술하는 첨부된 청구범위에 의해 규정되는 본 발명의 범위내에 있다.

Claims (15)

  1. 전압 레벨(V1) 혹은 기준 전압 레벨(VREF)을 선택적으로 갖는 신호(S1)를 전압 레벨(V2) 또는 상기 전압 레벨(VREF)을 선택적으로 갖는 신호(S2)로 변환하는 회로에 있어서,
    상기 신호 (S1)를 수신하는 단자 (T1);
    상기 신호 (S2)를 수신하는 단자 (T2);
    상기 단자들(T1, T2) 사이에 연결된 트랜지스터(TR1)로서, 상기 단자(T1) 상의 전압이 VREF 일 때 상기 트랜지스터(TR1)가 상기 단자(T2)를 상기 전압(VREF)으로 충전시키고, 상기 단자(T1) 상의 전압이 V1 일때 상기 트랜지스터(TR1)가 상기 단자(T2)를 VREF 와 V2 사이의 전압(V1)으로 충전시키도록 연결된 트랜지스터(TR1);
    전압 (V2)와 단자 (T2) 사이에 연결되는 회로 (C1);
    상기 단자 (T2)상의 전압이 VI 이거나 VI 보다 V2에 더 근접한 경우 상기 회로 (C1)가 상기 단자(T20와 상기 전압(V2) 사이에 도전경로를 제공하고, 상기 단자(T2) 상의 전압이 VREF 일때는 상기 회로(C1)가 상기 단자(T2)와 상기 전압 (V2) 사이의 도전경로를 차단하도록, 상기 단자(T2) 상의 전압에 응답하여 상기 회로(C1)를 제어하는 수단; 및
    상기 트랜지스터(TR1)의 게이트를, 크기에 있어서 상기 전압(V1) 및 상기 전압(V2)을 초과하지 않는 전압에 접속하는 수단을 포함하며,
    상기 접속하는 수단은,
    트랜지스터(TR1)의 게이트를 상기 전압(V1)에 접속하는 제 1 트랜지스터;
    트랜지스터(TR2)의 게이트를 상기 전압(V2)에 접속하는 제 2 트랜지스터;
    상기 제 1 트랜지스터의 게이트를 상기 전압 (V2)에 접속하는 수단; 및
    상기 제 2 트랜지스터의 게이트를 상기 전압 (V1)에 접속하는 수단을 포함하는 것을 특징으로 하는 변환회로.
  2. 제 1 항에 있어서, V2가 크기에 있어서 V1 보다 큰 것을 특징으로 하는 변환회로.
  3. 제 1 항에 있어서, 상기 변환 회로가, 상기 전압(V1)을 수신하는 핀과 상기 전압(V2)을 수신하는 핀을 더 포함하는 집적회로인 것을 특징으로 하는 변환회로.
  4. 제 1 항에 있어서, 상기 변환 회로가, 출력 드라이버이며,
    출력단자;
    상기 출력 단자를 상기 전압(V2)에 접속하는 트랜지스터(TR3); 및
    상기 트랜지스터(TR3)의 게이트를 상기 단자(T2)에 접속하는 수단을 더 포함하는 것을 특징으로 하는 변환회로.
  5. 제 1 항에 있어서, 상기 변환 회로가, 입력 버퍼이며,
    입력신호를 수신하는 단자;
    상기 입력 신호에 따라 전압(VREF 또는 V1)으로 상기 단자(T1)를 구동하는 제 1 드라이버;
    상기 입력 버퍼로부터 신호를 제공하는 단자(T3); 및
    단자(T2) 상의 전압에 따라 전압(VREF 또는 V2)으로 상기 단자(T3)를 구동하는 제 2 드라이버를 더 포함하는 것을 특징으로 하는 변환회로.
  6. 선택적으로 전압 레벨(V1) 또는 기준전압 레벨(VREF)을 갖는 신호(S1)를, 선택적으로 전압 레벨(V2) 또는 상기 전압 레벨(VREF)을 갖는 신호(S2)로 변환하는 방법에 있어서,
    단자(T1) 상에서, 상기 신호 (S1)의 전압 레벨을 지시하는 전압을 수신하는단계;
    상기 단자 (T1) 상의 전압이 VREF 이면, 상기 단자 (T2) 상의 전압을 신호 (S2)로서 제공하는 단계;
    상기 단자 (T1) 상의 전압이 상기 신호 (S1)의 전압이 V1 이라는 것을 지시하면, 상기 단자(T1) 상의 전압을 반전시키고 전압 레벨(VREF 또는 V2)을 갖는 반전된 신호를 획득하는 단계;
    상기 반전된 신호를, 전압(V2)과 단자(T2) 사이에 연결된 제 1 트랜지스터의 게이트에 공급하는 단계로서, 상기 반전된 신호 전압이 VREF 이면 상기 제 1 트랜지스터가 턴온되고, 반전된 신호 전압이 VREF 이면 상기 제 1 트랜지스터가 턴오프되도록 하는 단계; 및
    상기 단자 (T2) 상의 전압을 상기 신호 (S2)로서 제공하고, 상기 단자 (T2) 상의 전압이 V2 일 때, 크기에 있어서 전압(V1) 및 전압(V2)를 초과하지 않는 전압 (VG)를 상기 단자(T1) 및 단자(T2) 사이에 접속된 제 2 트랜지스터의 게이트에 인가함에 의하여, 상기 단자 (T2)를 상기 신호 (S1)로부터 격리시키는 단계를 포함하며,
    상기 전압(VG)는, 상기 전압(V1)에 사기 제 2 트랜지스터의 게이트를 접속시키는 제 3 트랜지스터의 게이트 상기 전압(V2)를 인가함에 의하여, 그리고, 상기 전압(V2)에 상기 제 2 트랜지스터의 게이트를 접속시키는 제 4 트랜지스터의 게이트 상기 전압(V1)을 인가함에 의하여 제어되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, V1가 크기에 있어서 V2 보다 큰 것을 특징으로 하는 변환회로.
  8. 제 1 항에 있어서, V1가 크기에 있어서 V2 가 실질적으로 동일한 크기인 것을 특징으로 하는 변환회로.
  9. 입력신호를 수신하기 위한 입력단자에 연결되고, 노드 신호를 공급하기 위한 노드에 연결된 전압 레벨 시프트 회로로서, 상기 입력신호는 제 1 전압원 및 기준 전압원으로부터 선택적으로 공급되고, 상기 노드 신호는 제 2 전압원 및 기준 전??압원으로부터, 입력 신호의 함수로서 선택적으로 공급되는 전압 레벨 신프트 회로에 있어서,
    상기 입력 단자 및 상기 노드 사이에 연결된 제 1 트랜지스터로서, 상기 입력 단자상의 전압이 상기 기준 전압원으로부터 공급되는 때에는, 상기 제 1 트랜지스터가 상기 노드를 상기 기준 전압원 전압으로 충전시키고, 상기 노드 상의 전압이 제 1 전압원으로부터 공급되는 때에는, 상기 제 1 트랜지스터가 상기 기준 전압원 전압 및 상기 제 2 전압원 전압 사이의 가변 전압으로 상기 노드를 충전시키도록 연결된 제 1 트랜지스터;
    상기 제 2 전압원 및 상기 노드 사이에 연결된 전압 선택 회로;
    상기 전압 선택 회로에 연결되고, 상기 노드 상의 전압에 반응하는 제어 회로로서, 상기 노드 상의 전압이 가변 전압, 또는 상기 가변 전압보다는 제 2 전압원 전압에 더 근접할 때에는, 상기 전압 선택 회로가 상기 노드를 상기 제 2 전압원에 연결시키고, 상기 노드 상의 전압이 기준 전압원 전압일 때에는, t아기 전압 선택 회로가 상기 노드를 상기 제 2 전압원으로부터 차단시키는 제어 회로; 및
    상기 제 1 트랜지스터의 게이트를, 상기 제 1 전압원 전압 및 제 2 전압원 전압의 크리글 초과하지 않는 전압에 연결시키는 전압 격리 회로를 포함하며,
    상기 전압 격리 회로는;
    상기 제 1 트랜지스터의 게이트를 제 1 전압원에 선택적으로 연결시키며, 상기 제 2 전압원에 연결된 게이트를 구비한 제 2 트랜지스터;
    상기 제 1 트랜지스터의 게이트를 제 2 전압원에 선택적으로 연결시키며, 상기 제 1 전압원에 연결된 게이트를 구비한 제 3 트랜지스터를 포함하는 것을 특징으로 하는 전압 레벨 시프트 회로.
  10. 제 9항에 있어서, 상기 제 2 전압원 전압의 크기가 상기 제 1 전압원 전압의 크기보다 큰 것을 특징으로 하는 전압 레벨 시프트 회로.
  11. 제 9항에 있어서, 상기 제 2 전압원 전압의 크기가 상기 제 1 전압원 전압의 크기보다 큰 것을 특징으로 하는 전압 레벨 시프트 회로.
  12. 제 9항에 있어서, 상기 제 2 전압원 전압의 크기가 상기 제 1 전압원 전압의 크기보다 큰 것을 특징으로 하는 전압 레벨 시프트 회로.
  13. 제 9항에 있어서, 상기 회로는, 상기 제 1 전압원에 접속가능한 제 1 핀 및 상기 제 2 전압원에 접속가능한 제 2 핀을 더 포함하는 집적회로인 것을 특징으로 하는 전압 레벨 시프트 회로.
  14. 제 9항에 있어서, 상기 회로는, 출력 드라이버이며;출력단자;
    출력 단자;
    상기 출력 단자를 제 2 전압원에 선택적으로 연결시키며, 상기 노드에 연결된 게이트를 구비한 제 4 트랜지스터를 더 포함하는 것을 특징으로 하는 전압 레벨 시프트 회로.
  15. 제 9 항에 있어서, 상기 회로는, 입력 버퍼이며,
    입력신호를 수신하는 단자;
    상기 입력 신호에 따라서, 전압(VREF 또는 V1)으로 상기 단자(T1)를 구동하는 제 1 드라이버;
    상기 입력 버퍼로부터 신호를 제공하는 단자(T3); 및
    단자(T2) 상의 전압에 따라 전압(VREF 또는 V2)으로 상기 단자(T3)를 구동하는 제 2 드라이버를 더 포함하는 것을 특징으로 하는 변환회로.
KR1019950705544A 1993-06-07 1994-05-27 전압변환및과전압으로부터의보호 KR100313367B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/072896 1993-06-07
US08/072,896 US5406140A (en) 1993-06-07 1993-06-07 Voltage translation and overvoltage protection
PCT/US1994/005995 WO1994029963A1 (en) 1993-06-07 1994-05-27 Voltage translation and overvoltage protection

Publications (2)

Publication Number Publication Date
KR960702962A KR960702962A (ko) 1996-05-23
KR100313367B1 true KR100313367B1 (ko) 2001-12-28

Family

ID=22110404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950705544A KR100313367B1 (ko) 1993-06-07 1994-05-27 전압변환및과전압으로부터의보호

Country Status (6)

Country Link
US (3) US5406140A (ko)
EP (1) EP0702861B1 (ko)
JP (1) JPH08511136A (ko)
KR (1) KR100313367B1 (ko)
DE (1) DE69419418T2 (ko)
WO (1) WO1994029963A1 (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508653A (en) * 1993-09-29 1996-04-16 Acc Microelectronics Corporation Multi-voltage circuit arrangement and method for accommodating hybrid electronic system requirements
JP3311133B2 (ja) * 1994-02-16 2002-08-05 株式会社東芝 出力回路
JPH087571A (ja) 1994-04-20 1996-01-12 Hitachi Ltd ゲート回路，半導体集積回路，半導体記憶回路及びそれらを用いた半導体集積回路装置、それらを用いた情報処理装置
US5514981A (en) * 1994-07-12 1996-05-07 International Rectifier Corporation Reset dominant level-shift circuit for noise immunity
JP2922424B2 (ja) * 1994-07-13 1999-07-26 松下電器産業株式会社 出力回路
GB9414928D0 (en) * 1994-07-25 1994-09-14 Inmos Ltd Off-chip driver circuit
GB9419689D0 (en) * 1994-09-29 1994-11-16 Inmos Ltd Off-chip driver circuit
JP3213179B2 (ja) * 1994-10-21 2001-10-02 東芝マイクロエレクトロニクス株式会社 半導体集積回路
JPH08139579A (ja) * 1994-11-15 1996-05-31 Mitsubishi Electric Corp 電流源及び半導体集積回路装置
US5469082A (en) * 1994-12-08 1995-11-21 At&T Global Information Solutions Company Peripheral component interfacing system with bus voltage/logic supply comparison means
US5570043A (en) * 1995-01-31 1996-10-29 Cypress Semiconductor Corporation Overvoltage tolerant intergrated circuit output buffer
US5541534A (en) * 1995-02-13 1996-07-30 International Business Machines Corporation Mixed voltage interface converter
JP3031195B2 (ja) * 1995-02-28 2000-04-10 株式会社日立製作所 入出力バッファ回路装置
EP0735493B1 (de) * 1995-03-30 2004-11-24 Texas Instruments Deutschland Gmbh Bus-Treiberschaltung
EP0735686B1 (en) * 1995-03-31 2001-07-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Three-state CMOS output buffer circuit
US6040711A (en) * 1995-03-31 2000-03-21 Sgs-Thomson Microelectronics S.R.L. CMOS output buffer having a switchable bulk line
US5635861A (en) * 1995-05-23 1997-06-03 International Business Machines Corporation Off chip driver circuit
JP3441238B2 (ja) * 1995-06-02 2003-08-25 株式会社東芝 出力回路
DE19622646B4 (de) * 1995-06-06 2005-03-03 Kabushiki Kaisha Toshiba, Kawasaki Integrierte Halbleiterschaltungsvorrichtung
JP3224712B2 (ja) * 1995-06-20 2001-11-05 富士通株式会社 論理＆レベル変換回路及び半導体装置
US5574389A (en) * 1995-08-09 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. CMOS 3.3 volt output buffer with 5 volt protection
JP3190233B2 (ja) * 1995-08-22 2001-07-23 株式会社東芝 出力バッファ回路
US5789942A (en) * 1995-09-07 1998-08-04 Nec Corporation High speed signal level converting circuit having a reduced consumed electric power
KR0172373B1 (ko) * 1995-09-14 1999-03-30 김광호 반도체 메모리 장치의 데이타 출력버퍼
JP2959449B2 (ja) * 1995-10-16 1999-10-06 日本電気株式会社 出力回路
EP0807334A1 (en) * 1995-12-01 1997-11-19 Koninklijke Philips Electronics N.V. Circuit comprising a bus conductor and a bus interface circuit
US5669684A (en) * 1995-12-07 1997-09-23 Agan; Tom A. Logic level shifter with power on control
DE69621576T2 (de) * 1995-12-26 2002-12-19 Toshiba Kawasaki Kk Integrierte Halbleiterschaltung
US5635860A (en) * 1995-12-28 1997-06-03 Lucent Technologies Inc. Overvoltage-tolerant self-biasing CMOS output buffer
CA2192426C (en) * 1996-01-03 2000-08-01 Richard Ng Bidirectional voltage translator
DE19602456C1 (de) * 1996-01-24 1997-04-10 Texas Instruments Deutschland BiCMOS/CMOS-Schaltung
US5764077A (en) * 1996-02-05 1998-06-09 Texas Instruments Incorporated 5 volt tolerant I/O buffer circuit
JP3210567B2 (ja) * 1996-03-08 2001-09-17 株式会社東芝 半導体出力回路
US5680063A (en) * 1996-04-23 1997-10-21 Motorola, Inc. Bi-directional voltage translator
US5867039A (en) * 1996-05-17 1999-02-02 Honeywell Inc. CMOS output driver with p-channel substrate tracking for cold spare capability
DE19628270C2 (de) * 1996-07-12 2000-06-21 Ericsson Telefon Ab L M Störsichere Schnittstellenschaltung
US5844425A (en) * 1996-07-19 1998-12-01 Quality Semiconductor, Inc. CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations
US5739700A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Method and apparatus with dual circuitry for shifting the level of a signal
US6198339B1 (en) * 1996-09-17 2001-03-06 International Business Machines Corporation CVF current reference with standby mode
US5777490A (en) * 1996-11-27 1998-07-07 International Business Machines Corporation Circuitry and method for translating voltages
US6058443A (en) * 1997-02-18 2000-05-02 Advanced Micro Devices, Inc. System for partitioning PC chipset functions into logic and port integrated circuits
JPH10285013A (ja) * 1997-04-08 1998-10-23 Mitsubishi Electric Corp 出力バッファ回路
US5933047A (en) * 1997-04-30 1999-08-03 Mosaid Technologies Incorporated High voltage generating circuit for volatile semiconductor memories
US6049242A (en) * 1997-10-14 2000-04-11 Cypress Semiconductor Corp. Voltage reference source for an overvoltage-tolerant bus interface
US5943635A (en) * 1997-12-12 1999-08-24 Scenix Semiconductor Inc. System and method for programmable brown-out detection and differentiation
US5926056A (en) * 1998-01-12 1999-07-20 Lucent Technologies Inc. Voltage tolerant output buffer
US6150843A (en) * 1998-01-29 2000-11-21 Vlsi Technology, Inc. Five volt tolerant I/O buffer
US6094089A (en) * 1998-03-06 2000-07-25 Hewlett-Packard Company Current limiting receiver with impedance/load matching for a powered down receiver chip
US6014039A (en) * 1998-04-28 2000-01-11 Lucent Technologies Inc. CMOS high voltage drive output buffer
US6060906A (en) * 1998-04-29 2000-05-09 Industrial Technology Research Institute Bidirectional buffer with active pull-up/latch circuit for mixed-voltage applications
US6414360B1 (en) 1998-06-09 2002-07-02 Aeroflex Utmc Microelectronic Systems, Inc. Method of programmability and an architecture for cold sparing of CMOS arrays
US6127848A (en) * 1998-07-20 2000-10-03 National Semiconductor Corporation Voltage translator with gate oxide breakdown protection
TW410503B (en) * 1998-12-10 2000-11-01 Via Tech Inc A voltage level converter with single input via gate voltage
US6429124B1 (en) 1999-04-14 2002-08-06 Micron Technology, Inc. Local interconnect structures for integrated circuits and methods for making the same
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US6396329B1 (en) * 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US7072415B2 (en) * 1999-10-19 2006-07-04 Rambus Inc. Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation
US7161513B2 (en) * 1999-10-19 2007-01-09 Rambus Inc. Apparatus and method for improving resolution of a current mode driver
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
JP3501705B2 (ja) * 2000-01-11 2004-03-02 沖電気工業株式会社 ドライバー回路
JP4303387B2 (ja) * 2000-02-09 2009-07-29 株式会社ルネサステクノロジ 半導体集積回路
US6353524B1 (en) 2000-03-17 2002-03-05 International Business Machines Corporation Input/output circuit having up-shifting circuitry for accommodating different voltage signals
US6320415B1 (en) * 2000-04-03 2001-11-20 United Microelectronics Corp. CMOS input/output control circuit capable of tolerating different voltage input
US7256517B2 (en) 2000-08-23 2007-08-14 Lsi Corporation Interface circuit for providing a computer logic circuit with first and second voltages and an associated method
US6724594B2 (en) * 2000-12-20 2004-04-20 National Semiconductor Corporation Over voltage protection test multiplexer and methods of operating the same
US6874049B1 (en) 2001-02-02 2005-03-29 Cradle Technologies, Inc. Semaphores with interrupt mechanism
US6600338B1 (en) 2001-05-04 2003-07-29 Rambus, Inc. Apparatus and method for level-shifting input receiver circuit from high external voltage to low internal supply voltage
US6798629B1 (en) 2001-06-15 2004-09-28 Integrated Device Technology, Inc. Overvoltage protection circuits that utilize capacitively bootstrapped variable voltages
US20040061524A1 (en) * 2002-06-13 2004-04-01 Stmicroelectronics Pvt. Ltd. Digital electronic circuit for translating high voltage levels to low voltage levels
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US7362800B1 (en) 2002-07-12 2008-04-22 Rambus Inc. Auto-configured equalizer
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US6856168B2 (en) * 2002-08-12 2005-02-15 Broadcom Corporation 5 Volt tolerant IO scheme using low-voltage devices
US6833747B2 (en) * 2003-03-25 2004-12-21 Anthony Correale, Jr. Level translator circuit for use between circuits having distinct power supplies
DE60327718D1 (de) * 2003-05-28 2009-07-02 Fujitsu Microelectronics Ltd Halbleiterbauelement
KR101060141B1 (ko) * 2004-08-23 2011-08-30 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 전지 보호 방법 및 그의 구조
US7375575B1 (en) 2005-02-14 2008-05-20 Marvell Israel (Misl) Ltd. Method and apparatus for controlled voltage level shifting
CN100359502C (zh) * 2005-07-21 2008-01-02 深圳创维－Rgb电子有限公司 混合逻辑电平双向总线转换器及连接方法
US7212060B1 (en) 2005-08-23 2007-05-01 Xilinx, Inc. Ground bounce protection circuit for a test mode pin
CN101336514B (zh) * 2006-03-30 2011-03-16 深圳Tcl新技术有限公司 使用可选择信号电压的通信电路
US7893566B2 (en) * 2009-03-13 2011-02-22 Fairchild Semiconductor Corporation Power latch
US9331673B2 (en) 2013-12-31 2016-05-03 Qualcomm Technologies International, Ltd. Integrated circuit operating active circuitry and chip pads in different operating modes and at different voltage levels
US9793708B1 (en) 2014-07-11 2017-10-17 Integrated Device Technology, Inc. Overvoltage protection circuits and methods of operating same
CN105098702A (zh) * 2015-08-27 2015-11-25 国家电网公司 一种过压保护器
US10090838B2 (en) * 2015-09-30 2018-10-02 Silicon Laboratories Inc. Over voltage tolerant circuit
US10135443B1 (en) 2017-08-03 2018-11-20 Bae Systems Information And Electronic Systems Integration Inc. Extended voltage range coldspare tolerant off chip driver
JP6954845B2 (ja) * 2018-01-09 2021-10-27 株式会社東海理化電機製作所 レベルシフト装置、及びｉｃ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4490633A (en) * 1981-12-28 1984-12-25 Motorola, Inc. TTL to CMOS input buffer
US4638182A (en) * 1984-07-11 1987-01-20 Texas Instruments Incorporated High-level CMOS driver circuit

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017830A (en) * 1971-09-09 1977-04-12 Glory Kogyo Kabushiki Kaisha Sheet comparing system and comparator adapted for said system
JPS50144372A (ko) * 1974-05-09 1975-11-20
FR2373921A1 (fr) * 1976-12-07 1978-07-07 Labo Cent Telecommunicat Dispositif de commutation en technologie c-mos
JPS58128089A (ja) * 1981-12-26 1983-07-30 Fujitsu Ltd 半導体記憶装置
JPS5990292A (ja) * 1982-11-12 1984-05-24 Toshiba Corp 電圧変換回路
GB2133946B (en) * 1983-01-14 1986-02-26 Itt Ind Ltd Memory output circuit
US4473758A (en) * 1983-02-07 1984-09-25 Motorola Inc. Substrate bias control circuit and method
US4556804A (en) * 1983-11-17 1985-12-03 Motorola, Inc. Power multiplexer switch and method
JP2564787B2 (ja) * 1983-12-23 1996-12-18 富士通株式会社 ゲートアレー大規模集積回路装置及びその製造方法
US4617473A (en) * 1984-01-03 1986-10-14 Intersil, Inc. CMOS backup power switching circuit
CN1004736B (zh) * 1984-10-17 1989-07-05 株式会社日立制作所 互补半导体器件
US4656373A (en) * 1984-11-26 1987-04-07 Rca Corporation High-speed voltage level shift circuit
JPS61164249A (ja) * 1985-01-16 1986-07-24 Fujitsu Ltd 半導体装置
JPH0738583B2 (ja) * 1985-01-26 1995-04-26 株式会社東芝 半導体集積回路
US4670668A (en) * 1985-05-09 1987-06-02 Advanced Micro Devices, Inc. Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up
US4670861A (en) * 1985-06-21 1987-06-02 Advanced Micro Devices, Inc. CMOS N-well bias generator and gating system
DE3688222T2 (de) * 1985-07-22 1993-11-04 Hitachi Ltd Halbleitereinrichtung mit bipolarem transistor und isolierschicht-feldeffekttransistor.
JPH0770216B2 (ja) * 1985-11-22 1995-07-31 株式会社日立製作所 半導体集積回路
US4906056A (en) * 1987-04-14 1990-03-06 Mitsubishi Denki Kabushiki Kaisha High speed booster circuit
US5060044A (en) * 1987-05-28 1991-10-22 Texas Instruments Incorporated Integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US4825275A (en) * 1987-05-28 1989-04-25 Texas Instruments Incorporated Integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US5087579A (en) * 1987-05-28 1992-02-11 Texas Instruments Incorporated Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
DE3729951A1 (de) * 1987-09-07 1989-06-01 Siemens Ag Cmos-ausgangsstufe
GB8927536D0 (en) * 1989-12-06 1990-02-07 Ecc Int Ltd Paper coating
JPH07105448B2 (ja) * 1988-03-14 1995-11-13 日本電気株式会社 Ｍｏｓ型集積回路
US5004936A (en) * 1989-03-31 1991-04-02 Texas Instruments Incorporated Non-loading output driver circuit
US4961010A (en) * 1989-05-19 1990-10-02 National Semiconductor Corporation Output buffer for reducing switching induced noise
US5027008A (en) * 1990-02-15 1991-06-25 Advanced Micro Devices, Inc. CMOS clamp circuits
US5036222A (en) * 1990-02-22 1991-07-30 National Semiconductor Corporation Output buffer circuit with output voltage sensing for reducing switching induced noise
JPH07111826B2 (ja) * 1990-09-12 1995-11-29 株式会社東芝 半導体記憶装置
US5117129A (en) * 1990-10-16 1992-05-26 International Business Machines Corporation Cmos off chip driver for fault tolerant cold sparing
US5134316A (en) * 1990-12-12 1992-07-28 Vlsi Technology, Inc. Precharged buffer with reduced output voltage swing
US5128560A (en) * 1991-03-22 1992-07-07 Micron Technology, Inc. Boosted supply output driver circuit for driving an all N-channel output stage
KR940006998B1 (ko) * 1991-05-28 1994-08-03 삼성전자 주식회사 높은 출력 이득을 얻는 데이타 출력 드라이버
US5160855A (en) * 1991-06-28 1992-11-03 Digital Equipment Corporation Floating-well CMOS output driver
US5191244A (en) * 1991-09-16 1993-03-02 Advanced Micro Devices, Inc. N-channel pull-up transistor with reduced body effect
JP2672740B2 (ja) * 1991-10-07 1997-11-05 三菱電機株式会社 マイクロコンピュータ
US5266849A (en) * 1992-02-19 1993-11-30 Hal Computer Systems, Inc. Tri state buffer circuit for dual power system
US5381061A (en) * 1993-03-02 1995-01-10 National Semiconductor Corporation Overvoltage tolerant output buffer circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4490633A (en) * 1981-12-28 1984-12-25 Motorola, Inc. TTL to CMOS input buffer
US4638182A (en) * 1984-07-11 1987-01-20 Texas Instruments Incorporated High-level CMOS driver circuit

Also Published As

Publication number Publication date
US5568065A (en) 1996-10-22
US5534795A (en) 1996-07-09
EP0702861A1 (en) 1996-03-27
DE69419418D1 (de) 1999-08-12
DE69419418T2 (de) 2000-01-27
EP0702861B1 (en) 1999-07-07
JPH08511136A (ja) 1996-11-19
KR960702962A (ko) 1996-05-23
US5406140A (en) 1995-04-11
WO1994029963A1 (en) 1994-12-22

Similar Documents

Publication Publication Date Title
KR100313367B1 (ko) 전압변환및과전압으로부터의보호
KR100282287B1 (ko) 과전압에 대한 보호
EP0614279B1 (en) Overvoltage tolerant output buffer circuit
US5933025A (en) Low voltage interface circuit with a high voltage tolerance
US5321324A (en) Low-to-high voltage translator with latch-up immunity
US5387826A (en) Overvoltage protection against charge leakage in an output driver
EP0621692B1 (en) Overvoltage protection circuitry
US6060906A (en) Bidirectional buffer with active pull-up/latch circuit for mixed-voltage applications
US20020153935A1 (en) Pre-buffer voltage level shifting circuit and method
EP3683965B1 (en) Switch control circuit for a power switch with electrostatic discharge (esd) protection
US5723987A (en) Level shifting output buffer with p channel pulldown transistors which are bypassed
US6069515A (en) High voltage input buffer circuit using low voltage transistors
US6353333B1 (en) Simplified 5V tolerance circuit for 3.3V I/O design
KR100363381B1 (ko) 반도체 칩, 반도체 인터페이스 회로, 반도체 칩의 회로보호 방법 및 그 보호 회로
US6580291B1 (en) High voltage output buffer using low voltage transistors
US6265931B1 (en) Voltage reference source for an overvoltage-tolerant bus interface
US7123053B1 (en) Circuitry for providing overvoltage backdrive protection
US6057710A (en) Diver circuit for 3.3v I/O buffer using 1.9v fabrication process
US5723992A (en) Low leakage output driver circuit which can be utilized in a multi-voltage source
US20060066355A1 (en) Voltage tolerant structure for I/O cells
US6313671B1 (en) Low-power integrated circuit I/O buffer
US6940334B2 (en) Methods and systems for generating interim voltage supplies
Chow Bidirectional buffer for mixed voltage applications
US5999034A (en) Pull-down driver circuit for 3.3V I/O buffer using 1.9V fabrication process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 13

EXPY Expiration of term