CN113992199A - 集成电路及其信号传输方法 - Google Patents

集成电路及其信号传输方法 Download PDF

Info

Publication number
CN113992199A
CN113992199A CN202110043834.0A CN202110043834A CN113992199A CN 113992199 A CN113992199 A CN 113992199A CN 202110043834 A CN202110043834 A CN 202110043834A CN 113992199 A CN113992199 A CN 113992199A
Authority
CN
China
Prior art keywords
power
power domain
circuit
domain
weak pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110043834.0A
Other languages
English (en)
Inventor
宋廉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN113992199A publication Critical patent/CN113992199A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本案提供一种集成电路及其信号传输方法，此集成电路包括一第一电源域、一第二电源域以及一弱拉电路。第一电源域由一第一电源供电，第二电源域由一第二电源供电，且第二电源域通过一传输路径传送信号至第一电源域。弱拉电路信号连接传输路径，在第二电源域处于一断电模式时，弱拉电路将传输路径稳定维持在一逻辑电平，以避免未知信号由第二电源域进入第一电源域而干扰到第一电源域的正常运作。

Description

集成电路及其信号传输方法
技术领域
本案有关一种集成电路(Integrated Circuit，IC)在不同电源域之间的传输技术，特别是关于一种集成电路及其信号传输方法。
背景技术
在集成电路运作中，为了减少能源消耗，通常会将集成电路分为数个电源域(Power Domain)，并会将系统中未使用的部份电源域关闭，所以在同一时间点，会有一个处于供电模式的第一电源域，另一个第二电源域则是处于不供电(断电)模式。然而当第二电源域断电时，为避免未知信号(噪声)从第二电源域进入至第一电源域，而干扰到第一电源域里面的逻辑运作，现有技术在第一电源域及第二电源域之间设有一隔离单元(isolationcell)，以避免供电及断电的不同电源域互相干扰。然而，当集成电路本身无法掌握断电时间，无法在正确时间使能隔离单元，使能太早会导致第一电源域及第二电源域之间信号无法相通，使能太晚又会让未知信号干扰到第一电源域，导致隔离单元会失去作用。
发明内容
鉴于此，本案提出一种集成电路，包括一第一电源域、一第二电源域以及一弱拉电路。第一电源域由一第一电源供电，第二电源域由一第二电源供电，且第二电源域通过一传输路径传送信号至第一电源域。弱拉电路信号连接传输路径，在第二电源域处于一断电模式时，弱拉电路将传输路径稳定维持在一逻辑电平。
本案另外提出一种信号传输方法，适用于一集成电路，此集成电路包括一第一电源域以及一第二电源域。信号传输方法包括：第一电源供电给第一电源域，且第二电源供电给第二电源域；第二电源域通过一传输路径传送信号至第一电源域；以及在第二电源域处于一断电模式时，一弱拉电路将传输路径稳定维持在一逻辑电平。
依据一些实施例，第一电源域具有一第一连接垫，第二电源域具有一第二连接垫，第二连接垫电性连接至第一连接垫，以形成传输路径。
依据一些实施例，弱拉电路位于第一电源域内，并电性连接第一连接垫或传输路径。
依据一些实施例，弱拉电路为一弱拉高电路或一弱拉低电路。当弱拉电路为弱拉低电路时，逻辑电平为一低逻辑电平；以及当弱拉电路为弱拉高电路时，逻辑电平为一高逻辑电平。
依据一些实施例，第一电源域处于一供电模式，且第二电源域处于供电模式或是断电模式。
依据一些实施例，第一电源及第二电源为相同的电源。
综上所述，本案直接在集成电路内部进行电路设计，以利用弱拉电路在一电源域断电时将传输路径稳定维持在一逻辑电平上，避免断电的电源域会有未知信号(包括噪声)进入到另一电源域中而干扰其逻辑运作，以维持集成电路本身的正常运作。因此，本案不需使用隔离单元，所以无需繁琐的隔离设定流程且也不需要提早知道断电时间，即使其中一电源域受到突发的断电事件，也不会影响到另一电源域的逻辑运作。
附图说明
图1为根据本案一实施例的集成电路的方块示意图。
图2为根据本案一实施例的信号传输方法的流程示意图。
图3为根据本案另一实施例的集成电路的方块示意图。
图4为应用于本案的通用型输入输出电路的实际电路示意图。
图5为根据本案又一实施例的集成电路的方块示意图。
具体实施方式
本案所提供的集成电路及信号传输方法，适用于具有至少两个电源域的集成电路，且利用本案的技术，使集成电路内的两个电源域在断电时不会互相干扰，以维持集成电路本身的基本运作。
图1为根据本案一实施例的集成电路的方块示意图，请参阅图1所示，一集成电路10包括一第一电源域12、一第二电源域14以及一弱拉电路(weakly pull circuit)16，在此实施例是以两个电源域12、14为例，但本案不限于此。在一实施例中，第一电源域12及第二电源域14可以为处理单元、模块、电路、电路的一部份或是不同电路的任意组合。举例来说，第一电源域12若为与唤醒相关的小中央处理单元，例如8051处理器，则第二电源域14就可以为处理主要功能的大中央处理单元，例如ARM处理器。
如图1所示，在此集成电路中，第一电源域12由一第一电源18供电，第二电源域14由一第二电源20供电，第一电源域12处于一供电模式(power on mode)，使第一电源域12内的电路或组件有被正常供电而运作，第二电源域14可处于供电模式或是断电模式(poweroff mode)，使第二电源域14有时处于供电模式下被正常供电而运作，有时则是处于不供电的断电模式下，以达到省电的目的。在第一电源域12与第二电源域14之间则是通过一传输路径22来传送一信号，使信号可以从第二电源域14经传输路径22传送至第一电源域12。弱拉电路16位于第一电源域12内，且信号连接至传输路径22。在一般工作状态下，第一电源域12及第二电源域14皆处于供电模式下，使第一电源域12及第二电源域14内的电路或组件有被正常供电而运作，且此时的第二电源域14可以通过传输路径22传送信号至第一电源域12。而在省电状态(例如待机状态)下，第一电源域12仍维持处于供电模式，第二电源20则会停止供电给第二电源域14，使第二电源域14处于断电模式，此时，弱拉电路16可以将传输路径22稳定维持在一逻辑电平(logic level)，且因为在传输路径22上的信号都维持在逻辑电平，所以断电的第二电源域14可能产生的未知信号(包括噪声)就无法经过传输路径22而进入至第一电源域12中，以维持第一电源域12本身的正常逻辑运作，而不会受到断电的第二电源域14的干扰。
在一实施例中，弱拉电路16为一弱拉高电路(weakly pull-high circuit)或一弱拉低电路(weakly pull-low circuit)。其中，当弱拉电路16为弱拉低电路时，将传输路径22的逻辑电平维持在一低逻辑电平，此低逻辑电平为0；当弱拉电路16为弱拉高电路时，将传输路径22的逻辑电平维持在一高逻辑电平，此高逻辑电平为1。
图2为根据本案一实施例的信号传输方法的流程示意图，请同时参阅图1及图2所示，集成电路10进行信号传输的方法的步骤包括步骤S10～S14。首先，如步骤S10所示，第一电源18供电给第一电源域12，且第二电源20也供电给第二电源域14，使第一电源域12及第二电源域14内的电路或组件皆可正常运作。由于第一电源域12及第二电源域14皆处于供电模式，如步骤S12所示，第二电源域14通过传输路径22传送信号至第一电源域12。如步骤S14所示，在第二电源20停止供电给第二电源域14，使第二电源域14处于断电模式时，通过弱拉电路16可将传输路径22稳定维持在高逻辑电平或低逻辑电平的逻辑电平，以避免未知信号窜入第一电源域12。
在另一实施例中，请参阅图3所示，集成电路10具有相邻的第一电源域12及第二电源域14，第一电源域12具有一第一连接垫24，第二电源域14具有一第二连接垫26，且第二连接垫26通过连接线路电性连接至第一连接垫24，以形成传输路径22。弱拉电路16也位于第一电源域12内，并电性连接第一连接垫24，以通过第一连接垫24信号连接传输路径22。在一般工作状态下，第一电源域12及第二电源域14皆处于供电模式下，使第一电源域12及第二电源域14内的电路或组件因被正常供电而运作，且此时的第二电源域14可以依序通过第二连接垫26、传输路径22、第一连接垫24传送信号至第一电源域12。而在省电状态(例如待机状态)下，第一电源域12仍维持处于供电模式，第二电源20则会停止供电给第二电源域14，使第二电源域14处于断电模式，此时，弱拉电路16可以通过第一连接垫24将传输路径22稳定维持在一逻辑电平，且因为在传输路径22上的信号都维持在逻辑电平，所以断电的第二电源域14可能产生的未知信号就无法经过传输路径22而进入至第一电源域12中，以维持第一电源域12本身的正常逻辑运作，使第一电源域12不会受到断电的第二电源域14的干扰。
在前述的实施例中，如图1及图3所示，第一电源18与第二电源20是不同的电源，在此所称的不同的电源是指第一电源18及第二电源20可以被独立控制或是来自不同的电源供应端，且这些电源(第一电源18及第二电源20)可以具有相同电压电平的输出电压或是具有不同电压电平的输出电压。在另一实施例中，第一电源18与第二电源20可以是相同的电源，此时在第二电源20及第二电源域14之间可以配合设置一开关(图中未示)，以切断对第二电源域14的供电。
在一实施例中，弱拉电路16可以为任何可维持传输路径的高逻辑电平或低逻辑电平的电子电路。如图4所示，一通用型输入输出电路(GPIO circuit)30包括一输出缓冲器31、一输入缓冲器32、二串联的二极管33、34、一电阻35、一P型金属氧化物半导体(PMOS)晶体管36、一N型金属氧化物半导体(NMOS)晶体管37以及一输入输出脚位(IO pad)38，输入输出脚位38电性连接输出缓冲器31、输入缓冲器32、二极管33、二极管34及电阻35，且电阻35电性连接至P型金属氧化物半导体晶体管36及N型金属氧化物半导体晶体管37之间。输出缓冲器31用以增加输出推力；输入缓冲器32用以增加输入推力；二极管33及二极管34可以解决静电放电(ESD)及过度电性应力(EOS)问题，二极管33可避免高电压信号由输入输出脚位38进入，二极管34则可避免低电压信号由输入输出脚位38进入；通用型输入输出电路30在推拉模式(push-pull mode)由输入输出脚位38主动拉高电平或拉低电平，而在推拉模式时会让电流经过电阻35流至P型金属氧化物半导体晶体管36及N型金属氧化物半导体晶体管37，以通过P型金属氧化物半导体晶体管36较快拉高电平，或是通过N型金属氧化物半导体晶体管37较快拉低电平。
请同时参阅图1、图3及图4所示，由于本案的第二电源域14与第一电源域12之间的传输路径22为单向的，因此，本案可将通用型输入输出电路30分别设定为在第二电源域14内使用的通用型输出(GPO)电路或是在第一电源域12内使用的通用型输入(GPI)电路使用，且位于第一电源域12内的通用型输入输出电路30作为弱拉电路16。其中，通用型输入输出电路30为模拟电路，受到第一电源域12或第二电源域14的内部数字逻辑所控制。
请同时参阅图4及图5所示，在第一电源域12设置一个通用型输入输出电路30，并将其设定成通用型输入电路30’，且通用型输入电路30’接收来自第一电源18的供电，此通用型输入电路30’可作为如图1或图3所示的弱拉电路16。在第二电源域14设置另一个通用型输入输出电路30，并将其设定为通用型输出电路30”，且通用型输出电路30”接收来自第二电源20的供电。其中，在通用型输入输出电路30中，使能信号out_en由数字逻辑输出给通用型输入输出电路30，以决定通用型输入输出电路30是作为通用型输入电路30’或是通用型输出电路30”，例如，第一电源域12内部的数字逻辑输出使能信号out_en为0给位于第一电源域12内的通用型输入输出电路30，以将其设定成通用型输入电路30’；第二电源域14内部的数字逻辑则输出使能信号out_en为1给位于第二电源域14内的通用型输入输出电路30，以将其设定成通用型输出电路30”。在一般工作状态下(正常供电)，第二电源域14欲输出的输出数据out_data会通过通用型输出电路30”中的输出缓冲器31及输入输出脚位38，再经过传输路径22传送给第一电源域12，而第一电源域12则通过通用型输入电路30’中的输入输出脚位38及输入缓冲器32而接收到前述输出数据out_data，以作为第一电源域12的输入数据in_data。在省电状态下，第一电源域12仍维持处于供电模式，第二电源20则会停止供电给第二电源域14，使第二电源域14处于断电模式，此时，通用型输入电路30’可以弱下拉(weakly pull low)而通过输入输出脚位38将传输路径22稳定维持在低逻辑电平。因此，当第二电源域14处于断电模式而无任何驱动时，位于第一电源域12的输入输出脚位38会视实际电路而上拉到电源Vin或是下拉到接地GND，以拉高电平而将传输路径22稳定维持在高逻辑电平或是拉低电平而将传输路径22稳定维持在低逻辑电平，故可避免未知信号从第二电源域14进入第一电源域12而干扰第一电源域12的正常运作。
因此，本案直接在集成电路内部进行电路设计，以利用弱拉电路在一电源域断电时将传输路径稳定维持在一逻辑电平上，避免断电的电源域会有未知信号(包括噪声)进入到另一电源域中而干扰其逻辑运作，以维持集成电路本身的正常运作。因此，本案不需使用隔离单元，所以无需繁琐的隔离设定流程且也不需要提早知道断电时间，即使其中一电源域受到突发的断电事件，也不会影响到另一电源域的逻辑运作。
以上所述的实施例仅为说明本案的技术思想及特点，其目的在使熟悉此项技术者能够了解本案的内容并据以实施，当不能以之限定本案的专利范围，即大凡依本案所揭示的精神所作的均等变化或修饰，仍应涵盖在本案的专利范围内。
【符号说明】
10：集成电路
12：第一电源域
14：第二电源域
16：弱拉电路
18：第一电源
20：第二电源
22：传输路径
24：第一连接垫
26：第二连接垫
30：通用型输入输出电路
30’：通用型输入电路
30”：通用型输出电路
31：输出缓冲器
32：输入缓冲器
33：二极管
34：二极管
35：电阻
36：P型金属氧化物半导体晶体管
37：N型金属氧化物半导体晶体管
38：输入输出脚位
S10～S14：步骤
in_data：输入数据
out_en：使能信号
out_data：输出数据
Vin：电源
GND：接地

Claims (10)

1.一种集成电路，包括：
第一电源域，其由第一电源供电；
第二电源域，其由第二电源供电，该第二电源域通过传输路径传送信号至该第一电源域；以及
弱拉电路，其信号连接该传输路径，在该第二电源域处于断电模式时，该弱拉电路将该传输路径稳定维持在逻辑电平。
2.如权利要求1所述的集成电路，其中该第一电源域具有第一连接垫，该第二电源域具有第二连接垫，该第二连接垫电性连接至该第一连接垫，以形成该传输路径。
3.如权利要求2所述的集成电路，其中该弱拉电路位于该第一电源域内，并电性连接该第一连接垫。
4.如权利要求1所述的集成电路，其中该弱拉电路为弱拉高电路或弱拉低电路。
5.如权利要求4所述的集成电路，其中该弱拉电路为该弱拉低电路时，该逻辑电平为低逻辑电平。
6.如权利要求4所述的集成电路，其中该弱拉电路为该弱拉高电路时，该逻辑电平为高逻辑电平。
7.如权利要求1所述的集成电路，其中该第一电源域处于供电模式，且该第二电源域处于该供电模式或是该断电模式。
8.如权利要求1所述的集成电路，其中该第一电源及该第二电源为相同的电源。
9.一种信号传输方法，其适用于集成电路，该集成电路包括第一电源域以及第二电源域，该信号传输方法包括：
第一电源供电给该第一电源域，且第二电源供电给该第二电源域；
该第二电源域通过传输路径传送信号至该第一电源域；以及
在该第二电源域处于断电模式时，弱拉电路将该传输路径稳定维持在逻辑电平。
10.如权利要求9所述的信号传输方法，其中该弱拉电路位于该第一电源域内，并信号连接该传输路径。
CN202110043834.0A 2020-07-27 2021-01-13 集成电路及其信号传输方法 Pending CN113992199A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109125343 2020-07-27
TW109125343A TWI749667B (zh) 2020-07-27 2020-07-27 積體電路及其訊號傳輸方法

Publications (1)

Publication Number Publication Date
CN113992199A true CN113992199A (zh) 2022-01-28

Family

ID=79731660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110043834.0A Pending CN113992199A (zh) 2020-07-27 2021-01-13 集成电路及其信号传输方法

Country Status (3)

Country Link
US (1) US11387829B2 (zh)
CN (1) CN113992199A (zh)
TW (1) TWI749667B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116301294A (zh) * 2023-05-22 2023-06-23 南京芯驰半导体科技有限公司 一种系统芯片低功耗实现方法、系统芯片、车机及设备
CN117498288A (zh) * 2023-11-16 2024-02-02 安徽曦合微电子有限公司 电压稳定电路和芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230031388A1 (en) * 2021-07-30 2023-02-02 Advanced Micro Devices, Inc. On-demand ip initialization within power states

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016171B2 (en) * 2001-02-01 2006-03-21 Hydro-Aire, Inc. Current fault detector and circuit interrupter and packaging thereof
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7528628B2 (en) * 2006-06-22 2009-05-05 Mediatek Inc. Voltage converter with auto-isolation function
TW200832124A (en) * 2007-01-30 2008-08-01 Winbond Electronics Corp Pulse width modulation (PWM) circuit and method for enabling PWM circuit
US9374089B2 (en) * 2011-12-05 2016-06-21 Mediatek Inc. Isolation cell
TWI478457B (zh) * 2012-11-23 2015-03-21 Shu Ling Chen 電路保護裝置
WO2016053349A1 (en) * 2014-10-03 2016-04-07 Hewlett-Packard Development Company, L.P. A clamping circuit
US9893517B2 (en) * 2014-12-15 2018-02-13 Arm Limited Electrostatic discharge protection circuitry
KR20180037819A (ko) * 2016-10-05 2018-04-13 삼성전자주식회사 변형 셀을 포함하는 집적 회로 및 그 설계 방법
JP7028245B2 (ja) * 2017-07-28 2022-03-02 株式会社村田製作所 直流電圧供給回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116301294A (zh) * 2023-05-22 2023-06-23 南京芯驰半导体科技有限公司 一种系统芯片低功耗实现方法、系统芯片、车机及设备
CN116301294B (zh) * 2023-05-22 2023-08-08 南京芯驰半导体科技有限公司 一种系统芯片低功耗实现方法、系统芯片、车机及设备
CN117498288A (zh) * 2023-11-16 2024-02-02 安徽曦合微电子有限公司 电压稳定电路和芯片

Also Published As

Publication number Publication date
TWI749667B (zh) 2021-12-11
US20220029624A1 (en) 2022-01-27
TW202205054A (zh) 2022-02-01
US11387829B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
CN113992199A (zh) 集成电路及其信号传输方法
US5534795A (en) Voltage translation and overvoltage protection
EP0702860B1 (en) Overvoltage protection
EP0844737B1 (en) Input buffer circuit and bidirectional buffer circuit for plural voltage systems
US20030179032A1 (en) Level shifter circuit and semiconductor device including the same
US6160430A (en) Powerup sequence artificial voltage supply circuit
US7804334B2 (en) High signal level compliant input/output circuits
US20100026364A1 (en) High signal level compliant input/output circuits
US5828231A (en) High voltage tolerant input/output circuit
US6313661B1 (en) High voltage tolerant I/O buffer
US20100026348A1 (en) High signal level compliant input/output circuits
EP0874462B1 (en) Pull-up circuit and semiconductor device using the same
US10673436B1 (en) Failsafe device
US7180331B2 (en) Voltage tolerant structure for I/O cells
JP4077524B2 (ja) パッド・ドライバ回路及びパッド・ドライバ回路を備えた電子回路
US6342803B1 (en) Pad driver
US10541676B2 (en) Symmetrical dual voltage level input-output circuitry
US5229926A (en) Power supply interlock for a distributed power system
JP2565076B2 (ja) 半導体装置
US7498845B1 (en) Power supply switching at circuit block level to reduce integrated circuit input leakage currents
US6940334B2 (en) Methods and systems for generating interim voltage supplies
CN110120702B (zh) 电源控制电路
KR100277866B1 (ko) 반도체 소자의 출력 드라이버
EP1550217B1 (en) Method and apparatus to actively sink current in an integrated circuit with a floating i/o supply voltage
US6794925B1 (en) Cold spare circuit for CMOS output circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination