CN116301294A - 一种系统芯片低功耗实现方法、系统芯片、车机及设备 - Google Patents
一种系统芯片低功耗实现方法、系统芯片、车机及设备 Download PDFInfo
- Publication number
- CN116301294A CN116301294A CN202310576604.XA CN202310576604A CN116301294A CN 116301294 A CN116301294 A CN 116301294A CN 202310576604 A CN202310576604 A CN 202310576604A CN 116301294 A CN116301294 A CN 116301294A
- Authority
- CN
- China
- Prior art keywords
- power domain
- level conversion
- turn
- independent
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000002955 isolation Methods 0.000 claims abstract description 86
- 238000006243 chemical reaction Methods 0.000 claims abstract description 83
- 238000012545 processing Methods 0.000 claims abstract description 51
- 230000004044 response Effects 0.000 claims abstract description 26
- 230000015654 memory Effects 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
Abstract
一种系统芯片低功耗实现方法、系统芯片、车机及设备,系统芯片包括可关断电源域和内嵌常开电源域,可关断电源域中嵌套有内嵌常开电源域,内嵌常开电源域中嵌套有独立关断模块;该方法包括:响应于可关断电源域处于通电状态,内嵌常开电源域通过第一隔离单元接收可关断电源域发送的第一信号,并通过第一电平转换单元对第一信号进行第一电平转换;响应于独立关断模块处于通电状态并接收第一电平转换后的第一信号,内嵌常开电源域通过第一隔离处理模块,接收独立关断模块发送的第一信号并进行第二电平转换,并发送至可关断电源域。由此,能够灵活、有效地降低复杂电源域场景下的系统芯片功耗,同时基于程式化的策略有助于提高配置效率和降低出错率。
Description
技术领域
本申请涉及系统芯片技术领域,特别是涉及一种系统芯片低功耗实现方法、系统芯片、车机及设备。
背景技术
随着系统芯片的功能复杂化,功耗需求越来越大,低功耗设计越来越受重视,尤其是需要配置复杂电源域的车载系统芯片。在相关技术中,对复杂电源域进行配置时,需要直接在可关断电源域中,基于大量的对应路径,手动插入大量的低功耗元件,来实现低功耗设计。从而,导致采用这种方法的工作量过大,效率低。
发明内容
为了解决现有技术中存在的至少一个问题,本申请的目的在于提供一种系统芯片低功耗实现方法、系统芯片、车机及设备,通过将需要独立关断的模块嵌套在内嵌常开电源域中,并将内嵌常开电源域嵌套在可关断电源域中,由此能够灵活、有效地降低复杂电源域场景下的系统芯片功耗,同时基于程式化的策略不仅有助于提高配置效率和降低出错率,而且便于结合逻辑综合工具进行自动配置,从而进一步地提高配置效率,并降低出错率。
为实现上述目的,本申请提供的系统芯片低功耗实现方法,所述系统芯片包括可关断电源域和内嵌常开电源域,所述可关断电源域中嵌套有所述内嵌常开电源域,所述内嵌常开电源域中嵌套有独立关断模块,所述内嵌常开电源域被配置有第一隔离单元、第一电平转换单元和第一隔离处理模块,所述方法包括:
响应于所述可关断电源域处于通电状态,所述内嵌常开电源域通过所述第一隔离单元接收所述可关断电源域发送的第一信号,并通过所述第一电平转换单元对所述第一信号进行第一电平转换,发送至所述独立关断模块;
响应于所述独立关断模块处于通电状态并接收所述第一电平转换后的第一信号,所述内嵌常开电源域通过所述第一隔离处理模块,接收所述独立关断模块发送的第一信号并进行第二电平转换;
所述内嵌常开电源域将所述第二电平转换后的第一信号发送至所述可关断电源域。
进一步地,所述第一隔离处理模块包括第二隔离单元和第二电平转换单元;所述方法包括:
响应于所述独立关断模块处于通电状态,所述内嵌常开电源域通过所述第二电平转换单元对所述独立关断模块发送的第一信号进行第二电平转换,并通过所述第二隔离单元接收所述第二电平转换后的第一信号。
进一步地,所述第一隔离处理模块为带隔离单元的电平转换器。
进一步地,所述独立关断模块包括第一独立关断子单元和第二独立关断子单元;所述内嵌常开电源域还被配置有第二隔离处理模块和第三电平转换单元;所述响应于所述独立关断模块处于通电状态,所述内嵌常开电源域通过第一隔离处理模块,接收所述独立关断模块发送的第一信号并进行第二电平转换的步骤,还包括:
响应于所述第一独立关断子单元处于通电状态,所述内嵌常开电源域通过所述第二隔离处理模块,接收所述第一独立关断子单元发送的第一信号并进行第三电平转换;
所述内嵌常开电源域通过所述第三电平转换单元对进行所述第三电平转换后的第一信号进行第四电平转换;
响应于所述第二独立关断子单元处于通电状态并接收所述第四电平转换后的第一信号,所述内嵌常开电源域通过所述第一隔离处理模块,接收所述第二独立关断子单元发送的第一信号并进行所述第二电平转换。
进一步地,所述方法还包括:
响应于所述可关断电源域处于断电状态,所述内嵌常开电源域接收所述第一隔离单元输出的第一常数信号。
进一步地,所述方法还包括:
响应于所述独立关断模块处于断电状态,所述内嵌常开电源域接收所述第一隔离处理模块输出的第二常数信号。
进一步地,所述可关断电源域外还配置有外置同源常开电源域和/或外置异源常开电源域。
进一步地,所述独立关断模块为至少两个。
更进一步地,所述独立关断模块包括硬核或存储器。
为实现上述目的,本申请还提供的系统芯片,包括,
可关断电源域,被配置为通电状态或断电状态;
内嵌常开电源域,嵌套于所述可关断电源域中,所述内嵌常开电源域中嵌套有独立关断模块,所述内嵌常开电源域被配置有第一隔离单元、第一电平转换单元和第一隔离处理模块;其中,
所述第一隔离单元,响应于所述可关断电源域处于通电状态,接收所述可关断电源域发送的第一信号,并发送至所述内嵌常开电源域;
所述第一电平转换单元,用于对所述内嵌常开电源域中的所述第一信号进行第一电平转换;
所述独立关断模块,被配置为通电状态或断电状态,并在所述通电状态下接收所述第一电平转换后的第一信号;
第一隔离处理模块,响应于所述独立关断模块处于通电状态,接收所述独立关断模块发送的第一信号进行第二电平转换,并发送至所述内嵌常开电源域,以便所述内嵌常开电源域将所述第一信号发送至所述可关断电源域。
为实现上述目的,本申请还提供的车机,包括如上所述的系统芯片。
为实现上述目的,本申请还提供的电子设备,包括存储器和处理器,所述存储器中存储有计算机指令,所述处理器被设置为运行所述指令以执行如上所述的系统芯片低功耗实现方法。
为实现上述目的,本申请提供的一种计算机可读存储介质,其上存储有计算机指令,当计算机指令运行时执行如上所述的系统芯片低功耗实现方法的步骤。
本申请的一种系统芯片低功耗实现方法、系统芯片、车机及设备,通过将需要独立关断的模块嵌套在内嵌常开电源域中,并将内嵌常开电源域嵌套在可关断电源域中,能够灵活、有效地降低复杂电源域场景下的系统芯片功耗,同时基于程式化的策略不仅有助于提高配置效率和降低出错率,而且便于结合逻辑综合工具进行自动配置,从而进一步地提高配置效率,并降低出错率。
本申请的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请而了解。
附图说明
附图用来提供对本申请的进一步理解,并且构成说明书的一部分,并与本申请的实施例一起,用于解释本申请,并不构成对本申请的限制。在附图中:
图1为根据本申请实施例的系统芯片结构示意图;
图2为根据本申请另一实施例的系统芯片结构示意图;
图3为根据本申请实施例的系统芯片低功耗实现方法流程图;
图4为根据本申请又一实施例的系统芯片结构示意图;
图5为图4中系统芯片的低功耗实现方法流程图;
图6为本申请实施例的车机的结构框图;
图7为本申请实施例的电子设备的结构框图。
实施方式
下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例,然而应当理解的是,本申请可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是,本申请的附图及实施例仅用于示例性作用,并非用于限制本申请的保护范围。
应当理解,本申请的方法实施方式中记载的各个步骤可以按照不同的顺序执行,和/或并行执行。此外,方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本申请的范围在此方面不受限制。
本文使用的术语“包括”及其变形是开放性包括,即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”;术语“另一实施例”表示“至少一个另外的实施例”;术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。
需要注意,本申请中提及的“第一”、“第二”等概念仅用于对不同的装置、模块、单元或数据进行区分,并非用于限定这些装置、模块、单元或数据所执行的功能的顺序或者相互依存关系。
需要注意,本申请中提及的“一个”、“多个”的修饰是示意性而非限制性的,本领域技术人员应当理解,除非在上下文另有明确指出,否则应该理解为“一个或多个”。“多个”应理解为两个或以上。
下面,将参考附图详细地说明本申请的实施例。
图1为根据本申请实施例的系统芯片结构示意图,参考图1所示,本申请中的系统芯片10包括可关断电源域11和内嵌常开电源域12。其中,内嵌常开电源域12嵌套于可关断电源域11中,内嵌常开电源域12中嵌套有独立关断模块13,内嵌常开电源域12被配置有第一隔离单元121、第一电平转换单元122和第一隔离处理模块123。
需要说明的是,在具体示例中,可以将其主电源域配置为可关断电源域11,该可关断电源域11被配置为优先断电,内嵌常开电源域12被配置为优先通电,独立关断模块13被配置为通断电独立控制,并结合三者的双层嵌套结构,来实现在复杂电源域场景下兼顾有效降低功耗和提高配置效率及灵活性。
下面通过一个具体实施例对本申请的系统芯片结构作进一步解释和说明。
图2为根据该具体实施例的系统芯片结构示意图。参考图2所示,系统芯片20的应用域配置有可关断电源域21和三个内嵌常开电源域(第一内嵌常开电源域221、第二内嵌常开电源域222和第三内嵌常开电源域223)。其中,三个内嵌常开电源域均嵌套于可关断电源域21中,电压VDD_AP以常开模式向三个内嵌常开电源域持续供电,并以可关断模式向可关断电源域21供电。
第一内嵌常开电源域221中嵌套有第一硬核231,第二内嵌常开电源域222中嵌套有第二硬核232,第三内嵌常开电源域223中嵌套有第三硬核233和第四硬核234。四个硬核分别有独立的供电,即相应的VDD和VDDD,从而实现独立关断控制。
进一步地,可关断电源域21外还可以配置有外置同源常开电源域23和外置异源常开电源域24,二者内配置的用电模块为非低功耗应用。其中,外置同源常开电源域23与可关断电源域21同源设置,即均连接电压VDD_AP;外置同源常开电源域23与可关断电源域21异源设置,具体可以连接电压VDD_SAF或电压VDD_RTC。
可以理解的是,上述外置同源常开电源域23和外置异源常开电源域24,为根据需求,对不需要进行低功耗设计的用电模块的进一步配置。具体示例中,可以进行该配置,也可以不进行该配置;可以配置二者中的一种,也可以同时配置有外置同源常开电源域23和外置异源常开电源域24;并且,外置常开电源域的个数可以是一个,也可以是多个。本申请对此不作具体限制。
图3为根据本申请实施例的系统芯片低功耗实现方法流程图,下面将参考图3,对本申请的系统芯片低功耗实现方法进行详细描述。
在步骤301,响应于可关断电源域处于通电状态,内嵌常开电源域通过第一隔离单元接收可关断电源域发送的第一信号,并通过第一电平转换单元对第一信号进行第一电平转换。
也就是说,参考图1所示,第一隔离单元121(Isolation cell,ISO)在可关断电源域11处于通电状态时,可以接收可关断电源域11中的寄存器(图1中具有输入端D和输出端Q)发送的第一信号,并将第一信号发送至内嵌常开电源域12的寄存器。由于内嵌常开电源域12与独立关断模块13采用不同的电源,因此先通过第一电平转换单元122(LevelShifter,LS)对接收到的第一信号进行电平转换,而后发送至独立关断模块13。
需要说明的是,独立关断模块可以包括硬核(macro)或存储器(memory)。其中,硬核具体可以是物理媒介适配层(Physical Medium Attachment,PMA)、USB物理层(USB PHY)和锁相环(PhaseLocked Loop,PLL)。
本申请实施例中,该方法还包括:响应于可关断电源域处于断电状态,内嵌常开电源域接收第一隔离单元输出的第一常数信号。
具体地,参考图1所示,第一隔离单元121在可关断电源域11处于断电状态时,输出第一常数信号(即输出固定的高电平信号或低电平信号),从而能够防止虚假的信号传播到内嵌常开电源域12,造成逻辑错误,并能够防止瞬态开路电流产生的静态功耗。
在步骤302,响应于独立关断模块处于通电状态并接收第一电平转换后的第一信号,内嵌常开电源域通过第一隔离处理模块,接收独立关断模块发送的第一信号并进行第二电平转换。
本申请实施例中,该方法还包括:响应于独立关断模块处于断电状态,内嵌常开电源域接收第一隔离处理模块输出的第二常数信号。
具体来说,参考图1所示,由于内嵌常开电源域12被配置为优先通电,独立关断模块13被配置为通断电独立控制,且内嵌常开电源域12与独立关断模块13采用不同的电源,因此,在独立关断模块13的输出端配置有第一隔离处理模块123。该第一隔离处理模块123用于,在独立关断模块13处于断电状态时,进行信号隔离;在独立关断模块13处于通电状态时,进行电平转换。
作为一种示例,第一隔离处理模块123为带隔离单元的电平转换器(Enable LevelShifter,ELS)。
作为另一种示例,第一隔离处理模块123包括第二隔离单元和第二电平转换单元(图中未示出)。该方法包括:响应于独立关断模块处于通电状态,内嵌常开电源域通过第二电平转换单元对独立关断模块发送的第一信号进行第二电平转换,并通过第二隔离单元接收第二电平转换后的第一信号。
也就是说,在独立关断模块13处于通电状态时,将独立关断模块13中经第一电平转换的第一信号,进行第二电平转换后发送至内嵌常开电源域12的寄存器;在独立关断模块处于断电状态时,通过第二隔离单元输出钳位电压实现信号隔离。
在步骤303,内嵌常开电源域将第二电平转换后的第一信号发送至可关断电源域。
参考图1所示,内嵌常开电源域12将第一信号(与第一隔离处理模块123连接的寄存器内的存储的第一信号),发送至可关断电源域11的寄存器。
根据本申请实施例的系统芯片低功耗实现方法,能够灵活、有效地降低复杂电源域场景下的系统芯片功耗,同时基于程式化的策略有助于提高配置效率和降低出错率。进一步地,在具体示例中,可以基于上述程式化的低功耗实现方法机制,生成UPF(UniformPower Format,统一功耗格式)文件,而后根据该UPF文件通过逻辑综合工具Genus进行自动配置,从而进一步地大幅提高了配置效率,并降低了出错率。
此外,本申请实施例的方法还便于结合CLP(Conformal Low-Power,低功耗检查工具)进行检查,进而进一步有助于降低出错率。
需要说明的是,该方法可以应用于多核异构系统芯片,可以理解的是,该方法可以应用于多核异构系统芯片的应用域,也可以应用于多核异构系统芯片的安全域,本申请对此不作具体限制。
图4为根据本申请又一实施例的系统芯片结构示意图。参考图4所示,独立关断模块13包括第一独立关断子单元131和第二独立关断子单元132;内嵌常开电源域12还被配置有第二隔离处理模块124和第三电平转换单元125。
图5为图4中系统芯片的低功耗实现方法流程图。参考图5所示,步骤302还包括以下子步骤:
在步骤3021,响应于第一独立关断子单元处于通电状态,内嵌常开电源域通过第二隔离处理模块,接收第一独立关断子单元发送的第一信号并进行第三电平转换。
在步骤3022,响应于第一独立关断子单元处于断电状态,内嵌常开电源域接收第二隔离处理模块输出的第三常数信号。
具体地,参考图4所示,由于内嵌常开电源域12被配置为优先通电,第一独立关断子单元131被配置为通断电独立控制,且内嵌常开电源域12与第一独立关断子单元131采用不同的电源,因此,在第一独立关断子单元131的输出端配置有第二隔离处理模块124,用于在第一独立关断子单元131处于断电状态时进行信号隔离,并在第一独立关断子单元131处于通电状态时对第一独立关断子单元131发送的第一信号进行第三电平转换,而后发送至与第二隔离处理模块124连接的内嵌常开电源域12的寄存器。
可以理解的是,与第一隔离处理模块类似,第二隔离处理模块可以是带隔离单元的电平转换器(ELS),也可以是隔离单元(ISO)和电平转换单元(LS)的组合。本申请对此不作具体限制。
在步骤3023,内嵌常开电源域通过第三电平转换单元对进行第三电平转换后的第一信号进行第四电平转换。
参考图4所示,由于内嵌常开电源域12与第二独立关断子单元132采用不同的电源,因此通过第三电平转换单元125,先对内嵌常开电源域12的寄存器(与第二隔离处理模块124的输出端相连的寄存器)发送的第一信号,进行第四电平转换,以便将转换后的第一信号发送至第二独立关断子单元132。
在步骤3024,响应于第二独立关断子单元处于通电状态并接收第四电平转换后的第一信号,内嵌常开电源域通过第一隔离处理模块,接收第二独立关断子单元发送的第一信号并进行第二电平转换。
在步骤3025,响应于第二独立关断子单元处于断电状态,内嵌常开电源域接收第一隔离处理模块输出的第二常数信号。
参考图5所示,该实施例中系统芯片的低功耗实现方法还包括以下步骤:
在步骤304,响应于可关断电源域处于断电状态,内嵌常开电源域接收第一隔离单元输出的第一常数信号。
可以理解的是,第一独立关断子单元和第二独立关断子单元可以是相同类型,比如均为存储器;也可以是不同类型,比如一个为硬核,一个为存储器。本申请对此不作具体限制。
还可以理解的是,独立关断模块还可以包括多个独立关断子单元,实现方法类似于上述步骤,此处不作具体赘述。
综上所述,根据本申请实施例的系统芯片低功耗实现方法,通过在可关断电源域中嵌套内嵌常开电源域,并通过在内嵌常开电源域中嵌套独立关断模块,且被配置有第一隔离单元、第一电平转换单元和第一隔离处理模块,以及响应于可关断电源域处于通电状态,内嵌常开电源域通过第一隔离单元接收可关断电源域发送的第一信号,并通过第一电平转换单元对第一信号进行第一电平转换,以及响应于独立关断模块处于通电状态,内嵌常开电源域通过第一隔离处理模块,接收独立关断模块发送的第一信号并进行第二电平转换,并通过内嵌常开电源域将第二电平转换后的第一信号发送至可关断电源域。由此,能够灵活、有效地降低复杂电源域场景下的系统芯片功耗,同时基于程式化的策略不仅有助于提高配置效率和降低出错率,而且便于结合逻辑综合工具进行自动配置,从而进一步地提高配置效率,并降低出错率。
本申请实施例还提供了一种系统芯片,该系统芯片具体可以是车载系统芯片。参考图1所示,系统芯片10包括可关断电源域11和内嵌常开电源域12。
其中,可关断电源域11,被配置为通电状态或断电状态。内嵌常开电源域12,嵌套于可关断电源域11中,内嵌常开电源域12中嵌套有独立关断模块13,内嵌常开电源域12被配置有第一隔离单元121、第一电平转换单元122和第一隔离处理模块123。
第一隔离单元121,响应于可关断电源域11处于通电状态,接收可关断电源域11发送的第一信号,并发送至内嵌常开电源域12。
第一电平转换单元122,用于对内嵌常开电源域12中的第一信号进行第一电平转换。
独立关断模块13,被配置为通电状态或断电状态,并在通电状态下接收第一电平转换后的第一信号。
第一隔离处理模块123,响应于独立关断模块13处于通电状态,接收独立关断模块13发送的第一信号进行第二电平转换,并发送至内嵌常开电源域12,以便内嵌常开电源域12将第一信号发送至可关断电源域11。
作为一种示例,第一隔离处理模块123包括第二隔离单元和第二电平转换单元。
第二电平转换单元,响应于独立关断模块处于通电状态,对独立关断模块13发送的第一信号进行第二电平转换。
第二隔离单元,用于接收第二电平转换单元发送的第二电平转换后的第一信号,并发送至内嵌常开电源域12。
作为另一种示例,第一隔离处理模块为带隔离单元的电平转换器。
本申请实施例中,参考图4所示,独立关断模块13包括第一独立关断子单元131和第二独立关断子单元132;内嵌常开电源域12还被配置有第二隔离处理模块124和第三电平转换单元125。
其中,第二隔离处理模块124,响应于第一独立关断子单元131处于通电状态,接收第一独立关断子单元131发送的第一信号并进行第三电平转换。
第三电平转换单元125,用于对进行第三电平转换后的第一信号进行第四电平转换。
第一隔离处理模块123,还响应于第二独立关断子单元132处于通电状态并接收第四电平转换后的第一信号,接收第二独立关断子单元132发送的第一信号并进行第二电平转换。
本申请实施例中,参考图2所示,可关断电源域21外还配置有外置同源常开电源域23,或外置异源常开电源域24,或外置同源常开电源域23和外置异源常开电源域24。
本申请实施例中,参考图1和4所示,内嵌常开电源域12,还响应于可关断电源域11处于断电状态,接收第一隔离单元121输出的第一常数信号。
本申请实施例中,参考图1和4所示,内嵌常开电源域12,还响应于独立关断模块13处于断电状态,接收第一隔离处理模块123输出的第二常数信号。
本申请实施例中,独立关断模块13包括硬核或存储器。
可以理解的是,本申请中的芯片可以是多核异构芯片,该芯片上可以包含多种硬件资源,硬件资源包括计算类型的硬件资源,例如CPU核心、GPU核心等,存储类型的硬件资源,比如内存等,控制类型的硬件资源,比如电源控制器、时钟控制器、中断控制器等,通信类型的硬件资源,比如总线等。多种硬件资源可以被配置为多个硬件集合,每个硬件集合可以被配置为运行不同的操作,每个硬件集合不响应其他硬件集合的数据访问请求,也不响应除配置在本硬件集合上的操作之外,其他操作的调度。芯片上还可以设置有支持不同硬件集合之间通信的硬件资源,即核间通信通道,该硬件资源被配置为支持不同硬件集合中硬件的数据传输或者读取请求,以支持在不同操作之间建立数据通信链路,实现跨硬件资源的数据传输,以及跨操作的信息通信。
需要说明的是,上述实施例中对系统芯片低功耗实现方法的解释说明也适用于上述实施例中的系统芯片,此处不再赘述。
图6为本申请实施例的车机结构框图。参考图6所示,车机100,包括上述实施例中的系统芯片10。
图7为本申请实施例的电子设备结构框图。参考图7所示,电子设备40,包括存储器41和处理器42,所述存储器41中存储有计算机指令,所述处理器42被设置为运行所述指令以执行上述实施例中的系统芯片低功耗实现方法。
本申请一个实施例中,还提供了一种计算机可读存储介质,该计算机可读存储介质可以是上述实施例中描述的系统中所包含的;也可以是单独存在,而未装配入该系统中。上述计算机可读存储介质承载有一个或者多个计算机指令,当上述一个或者多个计算机指令被执行时,实现上述实施例的系统芯片低功耗实现方法的步骤。
本申请的实施例,计算机可读存储介质可以是非易失性的计算机可读存储介质,例如可以包括但不限于:便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
应该理解的是,虽然说明书附图的流程图中的各个步骤按照箭头的指示依次显示,但这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
需要指出的是,上述所提到的具体数值只为了作为示例详细说明本申请的实施,而不应理解为对本申请的限制。在其它例子或实施方式或实施例中,可根据本申请来选择其它数值,在此不作具体限定。
本领域普通技术人员可以理解:以上仅为本申请的优选实施例而已,并不用于限制本申请,尽管参照前述实施例对本申请进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (13)
1.一种系统芯片低功耗实现方法,其特征在于,所述系统芯片包括可关断电源域和内嵌常开电源域,所述可关断电源域中嵌套有所述内嵌常开电源域,所述内嵌常开电源域中嵌套有独立关断模块,所述内嵌常开电源域被配置有第一隔离单元、第一电平转换单元和第一隔离处理模块,所述方法包括:
响应于所述可关断电源域处于通电状态,所述内嵌常开电源域通过所述第一隔离单元接收所述可关断电源域发送的第一信号,并通过所述第一电平转换单元对所述第一信号进行第一电平转换;
响应于所述独立关断模块处于通电状态并接收所述第一电平转换后的第一信号,所述内嵌常开电源域通过所述第一隔离处理模块,接收所述独立关断模块发送的第一信号并进行第二电平转换;
所述内嵌常开电源域将所述第二电平转换后的第一信号发送至所述可关断电源域。
2.根据权利要求1所述的方法,其特征在于,所述第一隔离处理模块包括第二隔离单元和第二电平转换单元;所述方法包括:
响应于所述独立关断模块处于通电状态,所述内嵌常开电源域通过所述第二电平转换单元对所述独立关断模块发送的第一信号进行第二电平转换,并通过所述第二隔离单元接收所述第二电平转换后的第一信号。
3.根据权利要求1所述的方法,其特征在于,所述第一隔离处理模块为带隔离单元的电平转换器。
4.根据权利要求1所述的方法,其特征在于,所述独立关断模块包括第一独立关断子单元和第二独立关断子单元;所述内嵌常开电源域还被配置有第二隔离处理模块和第三电平转换单元;所述响应于所述独立关断模块处于通电状态,所述内嵌常开电源域通过第一隔离处理模块,接收所述独立关断模块发送的第一信号并进行第二电平转换的步骤,还包括:
响应于所述第一独立关断子单元处于通电状态,所述内嵌常开电源域通过所述第二隔离处理模块,接收所述第一独立关断子单元发送的第一信号并进行第三电平转换;
所述内嵌常开电源域通过所述第三电平转换单元对进行所述第三电平转换后的第一信号进行第四电平转换;
响应于所述第二独立关断子单元处于通电状态并接收所述第四电平转换后的第一信号,所述内嵌常开电源域通过所述第一隔离处理模块,接收所述第二独立关断子单元发送的第一信号并进行所述第二电平转换。
5.根据权利要求1所述的方法,其特征在于,所述方法还包括:
响应于所述可关断电源域处于断电状态,所述内嵌常开电源域接收所述第一隔离单元输出的第一常数信号。
6.根据权利要求1所述的方法,其特征在于,所述方法还包括:
响应于所述独立关断模块处于断电状态,所述内嵌常开电源域接收所述第一隔离处理模块输出的第二常数信号。
7.根据权利要求1所述的方法,其特征在于,所述可关断电源域外还配置有外置同源常开电源域和/或外置异源常开电源域。
8.根据权利要求1所述的方法,其特征在于,所述独立关断模块为至少两个。
9.根据权利要求1至8任一项所述的方法,其特征在于,所述独立关断模块包括硬核或存储器。
10.一种系统芯片,其特征在于,包括,
可关断电源域,被配置为通电状态或断电状态;
内嵌常开电源域,嵌套于所述可关断电源域中,所述内嵌常开电源域中嵌套有独立关断模块,所述内嵌常开电源域被配置有第一隔离单元、第一电平转换单元和第一隔离处理模块;其中,
所述第一隔离单元,响应于所述可关断电源域处于通电状态,接收所述可关断电源域发送的第一信号,并发送至所述内嵌常开电源域;
所述第一电平转换单元,用于对所述内嵌常开电源域中的所述第一信号进行第一电平转换;
所述独立关断模块,被配置为通电状态或断电状态,并在所述通电状态下接收所述第一电平转换后的第一信号;
第一隔离处理模块,响应于所述独立关断模块处于通电状态,接收所述独立关断模块发送的第一信号进行第二电平转换,并发送至所述内嵌常开电源域,以便所述内嵌常开电源域将所述第一信号发送至所述可关断电源域。
11.一种车机,其特征在于,包括权利要求10所述的系统芯片。
12.一种电子设备,其特征在于,包括存储器和处理器,所述存储器中存储有计算机指令,所述处理器被设置为运行所述指令以执行权利要求1-9任一项所述的系统芯片低功耗实现方法。
13.一种计算机可读存储介质,其特征在于,其上存储有计算机指令,当计算机指令运行时执行权利要求1至9中任一项所述的系统芯片低功耗实现方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310576604.XA CN116301294B (zh) | 2023-05-22 | 2023-05-22 | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310576604.XA CN116301294B (zh) | 2023-05-22 | 2023-05-22 | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116301294A true CN116301294A (zh) | 2023-06-23 |
CN116301294B CN116301294B (zh) | 2023-08-08 |
Family
ID=86820782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310576604.XA Active CN116301294B (zh) | 2023-05-22 | 2023-05-22 | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116301294B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117492837A (zh) * | 2024-01-02 | 2024-02-02 | 深圳鲲云信息科技有限公司 | 寄存器、寄存器配置方法及芯片 |
CN117976670A (zh) * | 2024-02-22 | 2024-05-03 | 广芯微电子(广州)股份有限公司 | 一种隔离单元堆叠式摆放结构及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103138722A (zh) * | 2011-12-05 | 2013-06-05 | 联发科技股份有限公司 | 隔离单元以及集成电路 |
CN113992199A (zh) * | 2020-07-27 | 2022-01-28 | 瑞昱半导体股份有限公司 | 集成电路及其信号传输方法 |
CN115114801A (zh) * | 2022-07-15 | 2022-09-27 | 北京轩宇空间科技有限公司 | 一种工业用微控制器超低功耗优化设计方法 |
-
2023
- 2023-05-22 CN CN202310576604.XA patent/CN116301294B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103138722A (zh) * | 2011-12-05 | 2013-06-05 | 联发科技股份有限公司 | 隔离单元以及集成电路 |
CN113992199A (zh) * | 2020-07-27 | 2022-01-28 | 瑞昱半导体股份有限公司 | 集成电路及其信号传输方法 |
CN115114801A (zh) * | 2022-07-15 | 2022-09-27 | 北京轩宇空间科技有限公司 | 一种工业用微控制器超低功耗优化设计方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117492837A (zh) * | 2024-01-02 | 2024-02-02 | 深圳鲲云信息科技有限公司 | 寄存器、寄存器配置方法及芯片 |
CN117976670A (zh) * | 2024-02-22 | 2024-05-03 | 广芯微电子(广州)股份有限公司 | 一种隔离单元堆叠式摆放结构及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116301294B (zh) | 2023-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116301294B (zh) | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 | |
EP2580657B1 (en) | Information processing device and method | |
US8199157B2 (en) | System on chip including an image processing memory with multiple access | |
KR100993134B1 (ko) | 디버그 동안 데이터 처리 시스템을 제어하는 방법 및 장치 | |
US7795955B2 (en) | Semiconductor integrated circuit and power control method | |
KR100806284B1 (ko) | 동적 전압 스케일링을 적용한 고효율 프로세서 | |
US9170832B2 (en) | Virtual machine control apparatus and virtual machine control method | |
US9557802B2 (en) | Method of controlling SDIO device and related SDIO system and SDIO device | |
CN114637387B (zh) | 一种多核异构芯片的性能与功耗管理系统及方法 | |
CN102646446A (zh) | 硬件动态高速缓存电源管理 | |
CN111819630A (zh) | 动态存储器电力管理 | |
CN101853067B (zh) | 减少装置功率消耗的方法及具有嵌入式存储器模块的装置 | |
WO2018041093A1 (zh) | 存储系统和存储系统中传输信号的方法 | |
US10587265B2 (en) | Semiconductor device and semiconductor system | |
US7617339B2 (en) | Serial interface circuit for data transfer | |
CN109842402B (zh) | 一种低功耗隔离电路及其方法、芯片 | |
CN115033172B (zh) | 一种存储模块管控方法、装置、设备及存储介质 | |
CN103809987A (zh) | 一种soc芯片更换自身内部fpga ip程序的方法 | |
US20100115323A1 (en) | Data store system, data restoration system, data store method, and data restoration method | |
JP2010055265A (ja) | システムlsi、システムlsiの制御方法、プログラム、及び記憶媒体 | |
WO2011107828A1 (en) | Integrated circuit device comprising clock gating circuitry, electronic device and method for dynamically configuring clock gating | |
CN1936779A (zh) | 用于控制时钟的自动开/关以便节省功率的模块装置和方法 | |
CN105446453A (zh) | 电子装置 | |
CN101751355B (zh) | 能够启动事务的非易失性存储设备 | |
KR100849215B1 (ko) | 전원제어장치, 방법, 및 상기 전원제어장치를 구비하는시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |