CN114637387B - 一种多核异构芯片的性能与功耗管理系统及方法 - Google Patents

一种多核异构芯片的性能与功耗管理系统及方法 Download PDF

Info

Publication number
CN114637387B
CN114637387B CN202210499236.9A CN202210499236A CN114637387B CN 114637387 B CN114637387 B CN 114637387B CN 202210499236 A CN202210499236 A CN 202210499236A CN 114637387 B CN114637387 B CN 114637387B
Authority
CN
China
Prior art keywords
power supply
chip
cluster
core
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210499236.9A
Other languages
English (en)
Other versions
CN114637387A (zh
Inventor
卢博
冯坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Semidrive Technology Co Ltd
Original Assignee
Nanjing Semidrive Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Semidrive Technology Co Ltd filed Critical Nanjing Semidrive Technology Co Ltd
Priority to CN202210499236.9A priority Critical patent/CN114637387B/zh
Publication of CN114637387A publication Critical patent/CN114637387A/zh
Application granted granted Critical
Publication of CN114637387B publication Critical patent/CN114637387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

一种多核异构芯片的性能与功耗管理系统，包括，多核异构芯片，其获取片上的温度，并根据获取的片上不同温度，控制其内部CPU簇、GPU簇的工作频率，进行动态功耗与性能管理，以及控制实时开关电源单元、可控电源单元的工作；实时时钟电源单元，为多核异构芯片内低功耗供电域提供常供电；实时开关电源单元，其接受多核异构芯片的控制，为其对应的多核异构芯片内的CPU簇和GPU簇提供供电实时开关，进行静态功耗与性能管理；可控电源单元，其接受多核异构芯片的控制，为易失性存储颗粒、非易失性存储颗粒，以及对应的多核异构芯片内CPU簇提供供电。本申请还提供一种多核异构芯片的性能与功耗管理方法，可实现芯片高温静态功耗管理。

Description

一种多核异构芯片的性能与功耗管理系统及方法
技术领域
本申请涉及芯片功耗管理技术领域，尤其涉及一种芯片在不同环境温度下的性能与功耗管理方法。
背景技术
在能源、矿业等工业控制设备领域，通常需要控制设备内的主控芯片在户外常年不停机工作，而电子器件（包括芯片）的使用寿命，温度每升高10度，寿命减半。为了适应户外使用需求，许多设备采用防水塑料密封外壳，非常不利于散热，因此，对工作在上述环境下片长时间运行的芯片进行实时控制与管理芯片显得非常重要，特别是在户外阳光照射条件下，密封结构中温度大幅上升时，管理控制好芯片的工作温度才能保证设备的超长使用寿命。
现有芯片的功耗管理，主要采用芯片内部电源管理模块，仅是针对于非异构芯片的同簇CPU的关核与降频调压对芯片的性能和功耗进行管理，多适用非异构芯片性能功耗管理。对于多核异构芯片中的多个不同的CPU内核簇和芯片内部各模块，现有芯片的功耗管理则缺乏实时性能&功耗的针对性管理，不能使多核异构芯片的性能&功耗管理达到最优。
发明内容
为了解决现有技术的缺陷，本申请的目的在于提供一种多核异构芯片的性能与功耗管理系统及方法，针对多核异构芯片包含多个不同的CPU簇和多个功能模块，随时间环境温度和应用场景变化，进行针对性的实时性能与功耗管理。
为了实现上述目的，本申请提供的多核异构芯片的性能与功耗管理系统，包括，多核异构芯片、实时时钟电源单元、实时开关电源单元、可控电源单元、易失性存储颗粒，以及非易失性存储颗粒，其中，
所述多核异构芯片，其根据获取的片上不同温度，控制其内部CPU簇、GPU簇的工作频率，进行动态功耗与性能管理，以及控制所述实时开关电源单元、所述可控电源单元的工作；
所述实时时钟电源单元，为所述多核异构芯片内低功耗供电域提供常供电；
所述实时开关电源单元，其接受所述多核异构芯片的控制，为其对应的所述多核异构芯片内的CPU簇和GPU簇提供供电实时开关，进行静态功耗与性能管理；
所述可控电源单元，其接受多核异构芯片的控制，为所述易失性存储颗粒、所述非易失性存储颗粒，以及对应的所述多核异构芯片内CPU簇提供供电。
进一步地，所述多核异构芯片，包括，电源逻辑控制单元、第一CPU簇、第二CPU簇、第三CPU簇、GPU簇、非易失存储控制单元、易失存储控制单元、片上温度传感器、神经网络模块，以及视频编解码模块，其中，
所述电源逻辑控制单元，其根据所述片上温度传感器获取的片上温度，对所述第一CPU簇、所述GPU簇、所述神经网络模块、所述视频编解码模块、所述非易失存储控制单元、所述易失存储控制单元的工作频率进行控制，以及对所述实时开关电源单元和所述可控电源单元的供电进行控制。
所述第一CPU簇、所述GPU簇，分别由所述实时开关电源单元提供供电；
所述第二CPU簇、所述第三CPU簇，分别由所述可控电源单元提供供电。
进一步地，所述实时时钟电源单元，包括，第一实时开关电源模块和第二实时开关电源模块，其中，
所述第一实时开关电源模块，其接受所述电源逻辑控制单元的控制，为所述第一CPU簇提供供电；
所述第二实时开关电源模块，其接受所述电源逻辑控制单元的控制，为所述GPU簇提供供电。
进一步地，所述可控电源单元，包括，第一可控电源模块、第二可控电源模块、第三可控电源模块，以及第四可控电源模块，其中，
所述第一可控电源模块，其接受所述电源逻辑控制单元的控制，为所述第二CPU簇提供供电；
所述第二可控电源模块，其接受所述电源逻辑控制单元的控制，为所述第三CPU簇提供供电；
所述第三可控电源模块，其接受所述电源逻辑控制单元的控制，为所述非易失性存储颗粒提供供电；
所述第四可控电源模块，其接受所述电源逻辑控制单元的控制，为所述易失性存储颗粒提供供电。
进一步地，所述电源逻辑控制单元，当系统上电时，通过控制所述可控电源模块和实时开关电源模块使所述第一CPU簇、所述第三CPU簇和所述GPU簇运行，第二CPU簇不运行。
进一步地，所述电源逻辑控制单元，当片上温度达到第一阈值时，控制所述实时开关电源模块触发所述第一CPU簇降频工作；
进一步地，所述电源逻辑控制单元，当片上温度达到第二阈值时，控制所述实时开关电源模块触发所述GPU簇降频工作；
进一步地，所述电源逻辑控制单元，当片上温度达到第三阈值时，控制所述实时开关电源模块触发第一CPU簇进行关核操作。
进一步地，所述第一CPU簇进行关核操作，包括，以1核为单位，每次执行增加1核关闭，最终保留1核运行。
进一步地，所述电源逻辑控制单元，当片上温度达到第四阈值时，将所述第一CPU簇的任务和状态切换到所述第二CPU簇简易图形单元，控制所述实时开关电源模块关闭所述第一CPU簇的供电。
更进一步地，所述电源逻辑控制单元，当片上温度达到第五阈值时，将所述GPU簇的任务和状态切换到所述第二CPU簇简易图形单元，控制所述实时开关电源模块关闭所述GPU簇的供电。
为了实现上述目的，本申请还提供一种多核异构芯片的性能与功耗管理方法，包括以下步骤，
系统上电运行，通过片上温度传感器，确认芯片温度；
当芯片温度小于第一阈值时，芯片内第一CPU簇、第三CPU簇、GPU簇全速运行，第二CPU簇保持关核状态；
当芯片温达到第一阈值、小于第二阈值时，对第一CPU簇进行降频处理；
当芯片温达到第二阈值、小于第三阈值时，对GPU簇进行降频处理；
当芯片温达到第三阈值、小于第四阈值时，对第一CPU簇进行逐步关核处理；
当芯片温达到第四阈值、小于第五阈值时，将第一CPU簇的任务和状态切换到第二CPU簇，对第一CPU簇进行断电关核处理；
当芯片温达到第五阈值时，将GPU簇的任务和状态切换到第二CPU簇的简易图像单元，对GPU簇进行断电关核处理。
进一步地，所述对第一CPU簇进行降频处理的步骤，还包括，
将第一CPU簇的运行频率降至第一设定频率运行；
如果芯片温度继续上升，则将第一CPU簇的运行频率降至第二设定频率运行。
进一步地，所述对GPU簇进行降频处理的步骤，还包括，
将GPU簇的运行频率降至第三设定频率运行；
如果芯片温度继续上升，则将GPU簇的运行频率降至第四设定频率运行。
更进一步地，所述对第一CPU簇进行逐步关核处理的步骤，还包括，
以1核为单位，芯片温度上升时，每次执行关闭1核处理，最终保留1核运行；芯片温度下降时，每次执行打开1核处理，最终保持第一CPU簇的所有核运行。
为了实现上述目的，本申请还提供一种多核异构芯片，所述多核异构芯片，输出由其内部电源逻辑控制单元生成的逻辑控制指令，以实现如上所述的多核异构芯片的性能与功耗管理方法的步骤。
为了实现上述目的，本申请还提供一种车载设备，包括处理器，以及存储器，所述处理器为如上所述的多核异构芯片，所述存储器中存储有计算机指令，所述计算机指令由所述处理器加载并执行，以实现如上所述的多核异构芯片的性能与功耗管理方法的步骤。
为了实现上述目的，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质，其上存储有程序，当所述程序运行时执行如上所述的多核异构芯片的性能与功耗管理方法的步骤。
本申请提供的多核异构芯片的性能与功耗管理系统及方法，对芯片不同内核或功能模块进行独立供电与控制，不需要借助芯片内部电源管理模块进行实时性能与功耗管理。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。
附图说明
附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：
图1为根据本申请的多核异构芯片的性能与功耗管理系统一个实施例示意图；
图2为根据本申请的多核异构芯片的性能与功耗管理系统又一个实施例示意图；
图3为根据本申请的多核异构芯片的性能与功耗管理方法一个实施例流程图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的移动终端中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
本申请实施例中，将多核异构芯片内部多核处理器按照性能、功耗以及实时性进行划分，分为：
第一CPU簇，为多核异构芯片内部的高性能ARM A核CPU，性能强相对功耗高；
第二CPU簇，为多核异构芯片内部的低功耗ARM A核CPU，性能比多核第一CPU簇弱，功耗比第一CPU簇低；
第三CPU簇，为多核异构芯片内部的实时性能好的ARM R核CPU。
实施例1
图1为根据本申请的多核异构芯片的性能与功耗管理系统一个实施例示意图，如图1所示，本申请的多核异构芯片的性能与功耗管理系统，包括，多核异构芯片10、实时时钟电源单元20、实时开关电源单元30、可控电源单元40、易失性存储颗粒50，以及非易失性存储颗粒60，其中，
多核异构芯片10，其获取芯片的温度，并根据芯片不同的温度控制内部CPU簇、GPU的工作频率；控制实时开关电源单元30、可控电源单元40的工作；控制易失性存储颗粒50和非易失性存储颗粒60的数据读取或写入。
实时时钟电源单元20，为多核异构芯片10低功耗供电域提供常供电。
实时开关电源单元30，其接受多核异构芯片10的控制，为多核异构芯片10内CPU和GPU提供供电。
可控电源单元40，其接受多核异构芯片10的控制，为多核异构芯片10内CPU、易失性存储颗粒50，以及非易失性存储颗粒60提供供电。
易失性存储颗粒50和非易失性存储颗粒60，接受多核异构芯片10的控制，分别进行数据读取或写入。
实施例2
图2为根据本申请的多核异构芯片的性能与功耗管理系统又一个实施例示意图，如图2所示，本申请的多核异构芯片的性能与功耗管理系统，包括：
电源逻辑控制单元101，其由实时时钟电源单元20提供供电，根据温度传感器108获取的多核异构芯片10的温度，对第一CPU簇102、GPU簇105的工作频率进行控制，以及对第一实时开关电源模块301、第二实时开关电源模块302、第一可控电源模块401、第二可控电源模块402、第三可控电源模块403和第四可控电源模块404的供电进行控制。
第一实时开关电源模块301，其接受电源逻辑控制单元101的控制，为第一CPU簇102进行供电。
第二实时开关电源模块302，其接受电源逻辑控制单元101的控制，为GPU簇105进行供电。
第一可控电源模块401，其接受电源逻辑控制单元101的控制，为第二CPU簇103进行供电。
第二可控电源模块402，其接受电源逻辑控制单元101的控制，为第三CPU簇104进行供电。
第三可控电源模块403，其接受电源逻辑控制单元101的控制，为非易失性存储颗粒60进行供电。
第四可控电源模块404，其接受电源逻辑控制单元101的控制，为易失性存储颗粒50进行供电。
本申请实施例中，电源逻辑控制单元101、第一CPU簇102、第二CPU簇103、第三CPU簇104、GPU簇105、非易失存储控制单元106、易失存储控制单元107、温度传感器108、神经网络模块109、视频编解码模块110，以及接口111构成本申请的多核异构芯片；第一实时开关电源模块301和第二实时开关电源模块302构成本申请的实时开关电源单元30；第一可控电源模块401、第二可控电源模块402、第三可控电源模块403和第四可控电源模块404，构成本申请的可控电源单元40。
本申请实施例中，可以实现多核异构芯片在不同簇之间切换工作状态时的上下电时序；可实现动态功耗控制：多核异构芯片实时获取片上温度传感器数据，根据温度情况动态管理平衡芯片各CPU簇或GPU簇或各功能模块的性能与功耗；可实现静态功耗控制：根据片上温度传感器数据，实时切换不同簇CPU控制电源供电与否，以便在高温条件下大幅降低多核异构芯片的高温静态功耗；还可实现工作模式切换：不同簇CPU或GPU或不同模块之间的工作任务的可靠实时切换。
本申请实施例中，实时时钟电源单元20为超低功耗常供电电源，其保持多核异构芯片内置电源控制逻辑单元常供电，电源控制逻辑单元101包含多个逻辑可控的信号引脚（PWR_CTRL0、PWR_CTRL1、PWR_CTRL2、PWR_CTRL3、PWR_CTRL4）、信号引脚可组合成多种不同逻辑输出，不同时序控制输出，进而控制可控电源模块30与可实时切换电源模块20的打开或关闭，配合不同性能与功耗管理的场景下，芯片所需的供电需要。
本申请实施例中，多核异构芯片内置的电源控制逻辑单元101，在不同性能与功耗管理场景下，控制芯片所需供电上下电时序逻辑，初上电工作时，PWR_CTRL0、PWR_CTRL1、PWR_CTRL2、PWR_CTRL3、PWR_CTRL4按时序要求发出使能信号，当芯片温度过阈值时，电源逻辑控制单元101接收到对应中断，关闭PWR_CTRL1或/和PWR_CTRL2使能信号，切断对应CPU簇或/和GPU簇供电；当芯片温度降低到所需阈值，电源逻辑控制单元接收到对应中断，再进行一定时间延时，使能PWR_CTRL1或/和PWR_CTRL2信号，打开对应CPU簇或/和GPU簇供电，满足切换时不同CPU簇或/和GPU簇的上下电时序。
本申请实施例中，动态功耗管理：工作中的不同CPU簇可实时读取片上温度传感器数据，根据温度传感器数据，设定当芯片温度超过阈值时，动态降低CPU、GPU、视频编解码模块、神经网络单元等各模块的工作频率。当芯片温度低于阈值时，再动态恢复动态CPU、GPU、视频编解码模块、神经网络单元等各模块的工作频率。
本申请实施例中，静态功耗管理：工作中的不同CPU簇实时读取片上温度传感器数据根据温度传感器数据，设定当芯片温度超过阈值时，软件开启切换流程，待切换流程准备完毕，触发中断给到内置电源逻辑控制单元，由内置电源逻辑控制单元，按所需的上下电时序关闭PWR_CTRL1或/和PWR_CTRL2信号使能，对第一CPU簇102或/和GPU簇105进行断电操作。反之，当芯片温度低于阈值时，软件开启切换流程，待切换流程准备完毕，触发中断给到内置电源逻辑控制单元，由内置电源逻辑控制单元，按所需的上下电时序打开PWR_CTRL1或/和PWR_CTRL2信号使能，对第一CPU簇102或/和GPU簇105进行重新上电操作，软件切换操作流程运行中，其运行状态暂存于特定模块，保证软件系统上运行的各任务无缝切换。
本申请实施例中，当芯片温度未超过阈值时，第一CPU簇102、GPU簇105、芯片各单元模块都进行全速运行，当芯片温度达到阈值T1时，对第一CPU簇102、GPU簇105进行降频与关核操作，对芯片各单元模块进行降频处理；当芯片温度达到阈值T2时，对第一CPU簇102进行断电关核操作，将第一CPU簇102的运行状态保持在特定模式，迅速无缝切换到第二CPU簇103进行接管；当芯片温度达到阈值T3时，将GPU运行状态保持在特定模式块，对GPU簇105进行断电关核操作。待芯片温度下降恢复到阈值T2时，打开GPU簇105供电继续运行；待芯片温度下降恢复到阈值T1时，将第二CPU簇103运行状态保存在特定模块，无缝切换到第一CPU簇102继续全速运行和芯片各模块恢复全速运行。
本申请实施例中，多核异构芯片10有三个不同的电源工作域，内置的电源逻辑控制单元101所在的超低功耗常供电域、高性能第一CPU簇102所在的可实时切换供电域、第二CPU簇103与第三CPU簇104所在常规电源工作域；低功耗供电域处于常供电，内置的电源逻辑控制单元101包含PWR_CTRL0、PWR_CTRL1、PWR_CTRL2、PWR_CTRL3、PWR_CTRL4，用于配合控制外部电源模块的供电与否。
系统上电时，实时时钟电源单元20最先上电，由内置的电源逻辑控制单元101，依次使能PWR_CTRL0、PWR_CTRL1、PWR_CTRL2、PWR_CTRL3、PWR_CTRL4，配合上电时序所要求，进行整体系统上电。第一CPU簇102运行操作系统，第二CPU簇103则保持关核不运行状态，第三CPU簇104运行实时操作系统，第一CPU簇102或/和第三CPU簇104运行后获取温度传感器数据，并准确计算出芯片温度T。
软件正常运行后，热管理系统采用逐步温控策略，根据温度上升或下降的趋势，通过控制芯片的功耗来达到性能与温度平衡的效果；其中包括多核异构芯片第一CPU簇102、第三CPU簇104、GPU簇105运行核心数或工作频率，分别在片上温度传感器检测的芯片温度值达到不同的温度阈值时 (T1 < T2 < T3 < T4) 触发不同CPU簇或/和GPU簇进行动态降频或/和关核操作，以便于管理多核异构芯片性能与功耗。
实施例3
图2为根据本申请的多核异构芯片的性能与功耗管理方法流程图，下面将参考图2，对本申请的多核异构芯片的性能与功耗管理方法进行详细描述。
首先，在步骤301，系统上电，第一CPU簇102、GPU簇105、第三CPU簇104全速运行，第二CPU簇103关核不运行，获取多核异构芯片10的温度T。
在步骤302，判断多核异构芯片10的温度T是否上升到温度第一阈值T1，如果达到则进入下一步骤，如果没有达到则维持执行步骤301的运行状态。
在步骤303，触发第一CPU簇102的频率控制，将第一CPU簇102的频率从F1降频到F2，并保持运行状态，如温度在小范围内维持，持续保持运行状态。
在步骤304，判断多核异构芯片10的温度是否下降，是则返回执行步骤302，如温度继续上升，进入下一步骤。
在步骤305，触发第一CPU簇102的频率控制，将第一CPU簇102的频率从F2降频到F3，并保持运行状态，如温度在小范围内维持，持续保持运行状态。
在步骤306，判断多核异构芯片10的温度是否下降，如温度下降则执行恢复到步骤305状态并保持，如温度继续上升，进入下一步骤；
在步骤307，判断多核异构芯片10的温度T是否上升到温度第二阈值T2，如果达到则进入下一步骤，如果没有达到则维持执行步骤305的运行状态。
在步骤308，触发GPU簇降频，将GPU簇工作频率从Fa降低到Fb，并保持运行状态，如温度在小范围内维持，持续保持运行状态。
在步骤309，判断多核异构芯片10的温度是否下降，如温度下降则执行恢复到步骤307状态并保持，如温度继续上升，进入下一步骤；
在步骤310，触发GPU簇降频，将GPU簇工作频率从Fb降低到Fc，并保持运行状态，如温度在小范围内维持，持续保持运行状态。
在步骤311，判断多核异构芯片10的温度是否下降，如温度下降则执行恢复到步骤310状态并保持，如温度继续上升，进入下一步骤；
在步骤312，判断多核异构芯片10的温度T是否上升到温度第三阈值T3，如果达到则进入下一步骤，如果没有达到则维持执行步骤310的运行状态。
在步骤313，触发第一CPU簇102关核操作，从n核开始，以1核为单位进行关核操作。如温度上升：每次执行增加1核关闭，最终保留1核运行。
在步骤314，判断多核异构芯片10的温度是否下降，如温度下降则执行恢复到步骤312，如温度继续上升，进入下一步骤；
在步骤315，判断多核异构芯片10的温度T是否上升到温度第四阈值T4，如果达到则进入下一步骤；如果如温度下降，则执行步骤313根据当时所处打开m个核状态下，每次执行增加1核打开，最终保持n核运行。
在步骤316，将第一CPU簇102的任务与状态切换到第二CPU簇103，同时输出中断给到内置的电源逻辑控制单元101，关闭PWR_CTRL1的信号使能，将第一CPU簇102断电关核。
在步骤317，判断多核异构芯片10的温度是否下降，如温度下降则执行恢复到步骤315，如T<T4，输出中断给到内置电源逻辑控制单元，使能PWR_CTRL1，对第二CPU簇103进行关核操作，恢复到步骤313的第一CPU簇102单核运行状态；如温度继续上升，进入下一步骤。
在步骤318，判断多核异构芯片10的温度T是否上升到温度第四阈值T5，如果达到则进入下一步骤；如果没有达到则维持执行步骤316的运行状态。
在步骤319，将GPU簇105运行状态切换到第二CPU簇103的简易图形单元，同时，输出中断给到内置电源逻辑控制单元101，关闭PWR_CTR2的信号使能，将GPU簇电断开关核。
在步骤320，判断多核异构芯片10的温度是否下降，如温度下降则执行恢复到步骤318，如T<T5，输出中断给到内置电源逻辑，使能PWR_CTRL2信号，GPU簇105恢复到步骤310所处运行状态。
本申请实施例中，温度上升时性能与功耗管理策略如下：
U-1) 当温度达到T1，触发第一CPU簇102频率控制，通过降低第一CPU簇102的工作频率(如所支持频率列表: F1，F2，F3)，来管理第一CPU簇102的性能与功耗, 如温度持续上升，第一CPU簇102频率将按(F1->F2->F3)降低，但为了保障系统的运行，且第一CPU簇102不是唯一的可降低频率模块，降低的最低第一CPU簇102频率被限制在F3。
U-2) 当温度达到T2，通过降低GPU簇的频率来管理芯片性能与功耗，管理方式与第一CPU簇102类似。
U-3) 当温度达到T3，将采用更为激进的管理方式，关掉第一CPU簇102部分核心，且随着温度继续上升，关掉的核心数将会越多，但至少保留一个核在运行。
U-4) 当温度达到T4，多核高性能第一CPU簇102将其运行任务与状态迁移到第二CPU簇103运行，保持设备状态继续运行。同时，立即发出中断给到内置电源逻辑控制单元，内置电源逻辑控制单元等待下电时序规定所需时间后，关掉PWR_CTRL1信号使能，对第一CPU簇102进行断电操作。
U-5) 当温度达到T5，迅速减少GPU簇任务到简易图形单元可胜任状态迁移到第二CPU簇103内置简易图形单元，保持最基本的设备信息显示。同时，立即发出中断给到内置电源逻辑控制单元，内置电源逻辑控制单元等待下电时序规定所需时间后，关掉PWR_CTRL2信号使能，对GPU簇105进行断电操作。
温度下降时性能与功耗管理策略如下：
D-1) 当温度的稳定值小于T5时，执行U-5的反相操作。
D-2) 当温度的稳定值小于T4时，执行U-4的反相操作。
D-3) 当温度的稳定值小于T3 时，使能第一CPU簇102多核，以提供系统性能，如果温度持续下降，将会使能更多的核心运行，直到所有核心都处于运行状态。
D-4) 当温度的稳定值小于T2 时，根据温度下降趋势逐步提高GPU簇105的工作频率。
D-5) 当温度的稳定值小于T1 时，根据温度下降趋势逐步提高第一CPU簇102的频率(F3->F2->F1)。
本申请实施例中，综合温度传感器、软件调频和负载均衡策略，进行芯片高温动态功耗调节；可大幅改善了高温密闭环境下芯片过温的问题。
实施例4
本申请还提供一种多核异构芯片，输出由其内部电源逻辑控制单元生成的逻辑控制指令，控制其内部CPU簇、GPU簇，以及功能模块的工作。
实施例5
本申请还提供一种车载设备，包括处理器，以及存储器，其中，存储器存储有计算机指令，所述计算机指令由所述处理器加载并执行以实现如上所述的多核异构芯片的性能与功耗管理方法实施例中的步骤，对多核异构芯片的性能与功耗进行静态和动态管理。根据本申请的实施例，车载设备包括但不限于车载多媒体系统、车载导航系统、汽车信息系统、车载家电产品，以及可单独售卖的汽车部件、电路板等。
实施例6
本申请还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的系统中所包含的；也可以是单独存在，而未装配入该系统中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被执行时，实现如上所述的多核异构芯片的性能与功耗管理方法实施例中的实施例的步骤。
根据本申请的实施例，计算机可读存储介质可以是非易失性的计算机可读存储介质，例如可以包括但不限于：便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
本领域普通技术人员可以理解：以上所述仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (17)

1.一种多核异构芯片的性能与功耗管理系统，包括，多核异构芯片、实时时钟电源单元、实时开关电源单元、可控电源单元、易失性存储颗粒，以及非易失性存储颗粒，其特征在于，
所述多核异构芯片，其内部低功耗供电域由所述实时时钟电源单元提供供电，根据获取的片上不同温度，控制其内部CPU簇、GPU簇的工作频率，进行动态功耗与性能管理，以及控制所述实时开关电源单元、所述可控电源单元的工作；
所述实时时钟电源单元，为所述多核异构芯片内低功耗供电域提供常供电；
所述实时开关电源单元，其接受所述多核异构芯片的控制，为其对应的所述多核异构芯片内的CPU簇和GPU簇提供供电实时开关，进行静态功耗与性能管理；
所述可控电源单元，其接受多核异构芯片的控制，为所述易失性存储颗粒、所述非易失性存储颗粒，以及对应的所述多核异构芯片内CPU簇提供供电；
所述多核异构芯片，包括，电源逻辑控制单元、第一CPU簇、第二CPU簇、第三CPU簇、GPU簇、非易失存储控制单元、易失存储控制单元、片上温度传感器、神经网络模块，以及视频编解码模块，其中，
所述电源逻辑控制单元，其根据所述片上温度传感器获取的片上温度，对所述第一CPU簇、所述GPU簇、所述神经网络模块、所述视频编解码模块、所述非易失存储控制单元、所述易失存储控制单元的工作频率进行控制，以及对所述实时开关电源单元和所述可控电源单元的供电进行控制；
所述第一CPU簇、所述GPU簇，分别由所述实时开关电源单元提供供电；
所述第二CPU簇、所述第三CPU簇，分别由所述可控电源单元提供供电。
2.根据权利要求1所述的多核异构芯片的性能与功耗管理系统，其特征在于，
所述实时开关电源单元，包括，第一实时开关电源模块和第二实时开关电源模块，其中，
所述第一实时开关电源模块，其接受所述电源逻辑控制单元的控制，为所述第一CPU簇提供供电；
所述第二实时开关电源模块，其接受所述电源逻辑控制单元的控制，为所述GPU簇提供供电。
3.根据权利要求1所述的多核异构芯片的性能与功耗管理系统，其特征在于，
所述可控电源单元，包括，第一可控电源模块、第二可控电源模块、第三可控电源模块，以及第四可控电源模块，其中，
所述第一可控电源模块，其接受所述电源逻辑控制单元的控制，为所述第二CPU簇提供供电；
所述第二可控电源模块，其接受所述电源逻辑控制单元的控制，为所述第三CPU簇提供供电；
所述第三可控电源模块，其接受所述电源逻辑控制单元的控制，为所述非易失性存储颗粒提供供电；
所述第四可控电源模块，其接受所述电源逻辑控制单元的控制，为所述易失性存储颗粒提供供电。
4.根据权利要求1所述的多核异构芯片的性能与功耗管理系统，其特征在于，
所述电源逻辑控制单元，当系统上电时，通过控制所述可控电源单元和实时开关电源模块使所述第一CPU簇、所述第三CPU簇和所述GPU簇运行，第二CPU簇不运行。
5.根据权利要求1所述的多核异构芯片的性能与功耗管理系统，其特征在于，
所述电源逻辑控制单元，当片上温度达到第一阈值时，控制所述实时开关电源单元触发所述第一CPU簇降频工作。
6.根据权利要求1所述的多核异构芯片的性能与功耗管理系统，其特征在于，
所述电源逻辑控制单元，当片上温度达到第二阈值时，控制所述实时开关电源单元触发所述GPU簇降频工作。
7.根据权利要求1所述的多核异构芯片的性能与功耗管理系统，其特征在于，
所述电源逻辑控制单元，当片上温度达到第三阈值时，控制所述实时开关电源单元触发第一CPU簇进行关核操作。
8.根据权利要求7所述的多核异构芯片的性能与功耗管理系统，其特征在于，
所述第一CPU簇进行关核操作，包括，以1核为单位，每次执行增加1核关闭，最终保留1核运行。
9.根据权利要求1所述的多核异构芯片的性能与功耗管理系统，其特征在于，
所述电源逻辑控制单元，当片上温度达到第四阈值时，将所述第一CPU簇的任务和状态切换到所述第二CPU簇简易图形单元，控制所述实时开关电源单元关闭所述第一CPU簇的供电。
10.根据权利要求1所述的多核异构芯片的性能与功耗管理系统，其特征在于，
所述电源逻辑控制单元，当片上温度达到第五阈值时，将所述GPU簇的任务和状态切换到所述第二CPU簇简易图形单元，控制所述实时开关电源单元关闭所述GPU簇的供电。
11.一种多核异构芯片的性能与功耗管理方法，应用于权利要求1-10任一项所述的多核异构芯片的性能与功耗管理系统，其特征在于，
包括以下步骤：
系统上电运行，通过片上温度传感器，确认芯片温度；
当芯片温度小于第一阈值时，芯片内第一CPU簇、第三CPU簇、GPU簇全速运行，第二CPU簇保持关核状态；
当芯片温达到第一阈值、小于第二阈值时，对第一CPU簇进行降频处理；
当芯片温达到第二阈值、小于第三阈值时，对GPU簇进行降频处理；
当芯片温达到第三阈值、小于第四阈值时，对第一CPU簇进行逐步关核处理；
当芯片温达到第四阈值、小于第五阈值时，将第一CPU簇的任务和状态切换到第二CPU簇，对第一CPU簇进行断电关核处理；
当芯片温达到第五阈值时，将GPU簇的任务和状态切换到第二CPU簇的简易图像单元，对GPU簇进行断电关核处理。
12.根据权利要求11所述的多核异构芯片的性能与功耗管理方法，其特征在于，
所述对第一CPU簇进行降频处理的步骤，还包括，
将第一CPU簇的运行频率降至第一设定频率运行；
如果芯片温度继续上升，则将第一CPU簇的运行频率降至第二设定频率运行。
13.根据权利要求11所述的多核异构芯片的性能与功耗管理方法，其特征在于，
所述对GPU簇进行降频处理的步骤，还包括，
将GPU簇的运行频率降至第三设定频率运行；
如果芯片温度继续上升，则将GPU簇的运行频率降至第四设定频率运行。
14.根据权利要求11所述的多核异构芯片的性能与功耗管理方法，其特征在于，
所述对第一CPU簇进行逐步关核处理的步骤，还包括，
以1核为单位，芯片温度上升时，每次执行关闭1核处理，最终保留1核运行；芯片温度下降时，每次执行打开1核处理，最终保持第一CPU簇的所有核运行。
15.一种多核异构芯片，其特征在于，
所述多核异构芯片，输出由其内部电源逻辑控制单元生成的逻辑控制指令，以实现权利要求11-14任一项所述的多核异构芯片的性能与功耗管理方法的步骤。
16.一种车载设备，包括处理器，以及存储器，其特征在于，
所述处理器为所述权利要求15所述的多核异构芯片，所述存储器中存储有计算机指令，所述计算机指令由所述处理器加载并执行以实现权利要求11-14任一项所述的多核异构芯片的性能与功耗管理方法的步骤。
17.一种计算机可读存储介质，其特征在于，
所述计算机可读存储介质，其上存储有程序，当所述程序运行时执行权利要求11-14任一项所述的多核异构芯片的性能与功耗管理方法的步骤。
CN202210499236.9A 2022-05-09 2022-05-09 一种多核异构芯片的性能与功耗管理系统及方法 Active CN114637387B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210499236.9A CN114637387B (zh) 2022-05-09 2022-05-09 一种多核异构芯片的性能与功耗管理系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210499236.9A CN114637387B (zh) 2022-05-09 2022-05-09 一种多核异构芯片的性能与功耗管理系统及方法

Publications (2)

Publication Number Publication Date
CN114637387A CN114637387A (zh) 2022-06-17
CN114637387B true CN114637387B (zh) 2022-10-11

Family

ID=81953189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210499236.9A Active CN114637387B (zh) 2022-05-09 2022-05-09 一种多核异构芯片的性能与功耗管理系统及方法

Country Status (1)

Country Link
CN (1) CN114637387B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115185364A (zh) * 2022-09-09 2022-10-14 北京智芯微电子科技有限公司 智能设备及其功耗管理方法
CN116257128B (zh) * 2023-05-16 2023-07-14 中诚华隆计算机技术有限公司 一种多核异构芯片的低功耗控制方法和装置
CN116359715B (zh) * 2023-05-26 2023-11-03 南京芯驰半导体科技有限公司 多芯片的测试方法、装置、电子设备及存储介质
CN117215394B (zh) * 2023-11-07 2024-01-23 北京数渡信息科技有限公司 一种面向多核处理器的片上温度和能耗控制装置
CN117472165A (zh) * 2023-12-27 2024-01-30 中诚华隆计算机技术有限公司 一种降低多核芯片功耗的方法、SoC芯片及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150050135A (ko) * 2013-10-31 2015-05-08 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
CN106055026B (zh) * 2016-07-20 2019-04-12 深圳市博巨兴实业发展有限公司 一种微控制器soc中实时时钟单元
CN213582080U (zh) * 2020-08-28 2021-06-29 珠海欧比特宇航科技股份有限公司 异构多核处理器的时钟模块和异构多核处理系统
CN112650651A (zh) * 2021-01-06 2021-04-13 上海擎昆信息科技有限公司 一种功耗检测ip、管理方法和系统

Also Published As

Publication number Publication date
CN114637387A (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
CN114637387B (zh) 一种多核异构芯片的性能与功耗管理系统及方法
US10504591B2 (en) Adaptive configuration of non-volatile memory
US10007321B2 (en) Enhancing power-performance efficiency in a computer system when bursts of activity occurs when operating in low power
US7539878B2 (en) CPU powerdown method and apparatus therefor
US8607177B2 (en) Netlist cell identification and classification to reduce power consumption
US9329658B2 (en) Block-level sleep logic
EP2671227A1 (en) Integrated circuit device, voltage regulation circuitry and method for regulating a voltage supply signal
US20080098243A1 (en) Power-optimizing memory analyzer, method of operating the analyzer and system employing the same
TWI224728B (en) Method and related apparatus for maintaining stored data of a dynamic random access memory
US20140013140A1 (en) Information processing apparatus and computer program product
WO2005069148A2 (en) Memory management method and related system
US10203749B2 (en) Method and apparatus for saving power, including at least two power saving modes
US20160313786A1 (en) Utilization of Processor Capacity at Low Operating Frequencies
CN116301294B (zh) 一种系统芯片低功耗实现方法、系统芯片、车机及设备
CN103150288B (zh) 一种快速开机的soc芯片及其实现方法
CN109375543B (zh) Dvs电压管理装置、系统及方法、存储介质、计算机设备
US10168765B2 (en) Controlling processor consumption using on-off keying having a maxiumum off time
CN113986001A (zh) 芯片及控制方法
CN113867963A (zh) 一种电子设备及处理方法
CN113595053A (zh) 一种无时钟待机的低功耗感测芯片
US10409513B2 (en) Configurable low memory modes for reduced power consumption
CN105630407A (zh) 一种计算系统及操作系统调度内存和启动系统的方法
US20210151083A1 (en) Power control of a memory device in connected standby state
CN221079629U (zh) 固态硬盘
CN114020219B (zh) 一种备电装置及其备电方法、介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant