CN103150288B - 一种快速开机的soc芯片及其实现方法 - Google Patents
一种快速开机的soc芯片及其实现方法 Download PDFInfo
- Publication number
- CN103150288B CN103150288B CN201310081241.9A CN201310081241A CN103150288B CN 103150288 B CN103150288 B CN 103150288B CN 201310081241 A CN201310081241 A CN 201310081241A CN 103150288 B CN103150288 B CN 103150288B
- Authority
- CN
- China
- Prior art keywords
- cpu
- speed cache
- soc
- time
- spot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种快速开机的SOC芯片及其实现方法，其中，快速开机的SOC芯片包括CPU和高速缓存，所述CPU通过该高速缓存连接外存，且该CPU和高速缓存均连接电源通路控制器；关机时，CPU将启动需要的程序指令从外存读入高速缓存；再次开机时，CPU复位后读取高速缓存内启动需要的程序指令。本发明由于开机程序在关机时已经存放于高速缓存中,再次开机时节省了耗时最多的外存搬运时间，因此可大幅加快开机速度。
Description
技术领域
本发明涉及一种SOC芯片及其实现方法。
背景技术
随着技术的进步,手持设备的智能化已经越来越多,但是由于智能设备软件复杂硬件繁多,需要在启动时读取大量的初始化程序,而由于初始化程序通常存储于外存,而外存的读取速度非常慢,造成了智能手持设备的开机速度普遍较慢。而部分设备为了提高开机速度,会在开机后打开高速缓存,先将外存的程序一起搬运到高速缓存后,再通过高速缓存进行辅助启动,这样相对读取一条外存指令马上执行一条,可以减少部分开机时间,但是这种方法仍然在耗时最长的部分:将外存的程序搬运芯片内部这部分的时间没有减少。造成了智能手持设备的开机速度普遍较慢。缓慢的开机速度验证影响了用户体验,如果有办法提高手持设备的启动速度，是十分有意义的。
发明内容
本发明要解决的技术问题之一，在于提供一种快速开机的SOC芯片，有效提高智能手持设备的开机速度，且耗电量非常小。
本发明要解决的技术问题之一是这样实现的：一种快速开机的SOC芯片，包括CPU和高速缓存，所述CPU通过该高速缓存连接外存，且该CPU和高速缓存均连接电源通路控制器；关机时，CPU将启动需要的程序指令从外存读入高速缓存；再次开机时，CPU复位后读取高速缓存内启动需要的程序指令。
其中，所述高速缓存为带有低电压数据保持功能的存储器，在所述电源通路控制器的控制下实现在关机状态下以最低电压保持数据。
进一步的，本发明所述的快速开机的SOC芯片还包括现场保留存储器，所述现场保留存储器连接所述CPU，所述现场保留存储器在进入关机状态前,保留关机前的关键变量和程序指针的现场信息。
进一步的，本发明所述的快速开机的SOC芯片还包括第一次关机状态指示位存储器，所述第一次关机状态指示位存储器连接所述CPU，用于标注当前的关机状态是否为第一次关机。
其中，该现场保留存储器和/或第一次关机状态指示位存储器均为带有低电压数据保持功能的存储器，在所述电源通路控制器的控制下实现在关机状态下以最低电压保持数据。
本发明要解决的技术问题之二，在于提供一种快速开机的SOC芯片的实现方法，有效提高智能手持设备的开机速度，且耗电量非常小。
本发明要解决的技术问题之二是这样实现的：一种快速开机的SOC芯片的实现方法，将SOC芯片的CPU通过高速缓存连接外存，且该CPU和高速缓存均连接电源通路控制器；关机时，CPU收到用户的关机操作动作时控制关闭屏幕，将启动需要的程序指令从外存读入高速缓存；接着，CPU控制所述电源通路控制器关闭除CPU和高速缓存之外的所有电源;然后CPU控制电源通路控制器降低高速缓存的供电电压到维持数据水平并关闭CPU电源；再次开机时，电源通路控制器收到唤醒源的唤醒信号后,首先提升高速缓存的供电电压到正常工作水平;然后恢复芯片整体供电;接着控制CPU复位;CPU复位后读取高速缓存内启动需要的程序指令。
其中，所述高速缓存为带有低电压数据保持功能的存储器，在所述电源通路控制器的控制下实现在关机状态下以最低电压保持数据。
进一步的，本发明所述的快速开机的SOC芯片的实现方法还将所述CPU连接一现场保留存储器，所述现场保留存储器在进入关机状态前,保留关机前的关键变量和程序指针的现场信息，在再次开机时，CPU能直接读取现场保留存储器中的现场信息进行现场恢复,完成现场恢复动作。
进一步的，本发明所述的快速开机的SOC芯片的实现方法还将所述CPU连接一第一次关机状态指示位存储器，用于标注当前的关机状态是否为第一次关机；所述CPU在开机过程中会查询第一次关机状态指示位存储器中的第一次关机状态指示位的状态,如果第一次关机状态指示位有效，则直接读取现场保留存储器中的现场信息进行现场恢复，完成现场恢复动作；如果指示位无效，则按照正常开机从头运行。
其中，所述现场保留存储器和/或所述第一次关机状态指示位存储器为带有低电压数据保持功能的存储器，在所述电源通路控制器的控制下实现在关机状态下以最低电压保持数据。
其中，所述关机时，CPU收到用户的关机操作动作时控制关闭屏幕后快速进入用户可感知的关机状态,后续流程均进入后台运行。
本发明具有如下优点：
1.本发明采用高速缓存连接CPU外存，关机时，CPU将启动需要的程序指令从外存读入高速缓存，CPU复位后读取高速缓存内启动需要的程序指令，由于开机程序在关机时已经存放于高速缓存中,再次开机时节省了耗时最多的外存搬运时间，因此可大幅加快开机速度;
2.本发明所述的快速开机的SOC芯片还包括现场保留存储器，可以恢复上次关机时的现场,方便用户继续使用；另外本发明所述的快速开机的SOC芯片还包括第一次关机状态指示位存储器，可以方便判断是否恢复上次关机时的现场；
3.本发明的高速缓存、现场保留存储器以及第一次关机状态指示位存储器均为带有低电压数据保持功能的存储器，其在电源通路控制器的控制下可以实现在关机状态下以最低电压保持数据，在最低电压保持数据状态下,供电电压很低,耗电量非常小；
4.本发明CPU收到用户的关机操作动作时控制关闭屏幕后快速进入用户可感知的关机状态,后续流程均进入后台运行，由于快速关闭屏幕将程序移到后台运行，不影响进入关机状态的响应速度。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明快速开机的SOC芯片一较佳实施例的结构原理框图。
图2为本发明快速开机的SOC芯片的电源控制结构框图。
具体实施方式
如图1所示，本发明的快速开机的SOC芯片及其实现方法的一较佳实施例，图中的实线代表控制线和数据通路,虚线代表电源供电。该实施例的SOC芯片包括CPU、高速缓存、现场保留存储器、第一次关机状态指示位存储器以及其它电路，所述CPU通过该高速缓存连接外存，且该CPU和高速缓存均连接电源通路控制器；所述现场保留存储器、第一次关机状态指示位存储器均连接CPU；电源通路控制器再连接唤醒源和SOC芯片的其它电路。图中各部分电路的功能如下：
所述唤醒源负责实现整机系统开机唤醒；
所述电源通路控制器,接收唤醒源和CPU配置,控制CPU复位,并向SOC芯片中的各个电路提供电源和控制这些电源的开关和电压；
所述CPU负责控制整个SOC芯片和配置电源通路控制器；
所述高速缓存（即CACHE）是中央处理器和外存之间的高速小容量存储器,用于提高cpu访问速度；
所述现场保留存储器负责在进入关机状态前,保留关机前的关键变量和程序指针等现场信息,用于开始时恢复关机前的应用现场；
所述第一次关机状态指示位用于标注当前的关机状态是否为第一次关机；
所述外存是芯片外的存储器,存储启动程序和所用应用的数据.相对cpu对高速缓存访问速度,CPU对外存访问较慢；
所述其他电路指在SOC芯片中除已标注的模块外其他所有的逻辑电路。
其快速开机的原理是：关机时，CPU将启动需要的程序指令从外存读入高速缓存；再次开机时，CPU复位后读取高速缓存内启动需要的程序指令。
其现场恢复的原理是：所述现场保留存储器在进入关机状态前,保留关机前的关键变量和程序指针的现场信息，在再次开机时，CPU能直接读取现场保留存储器中的现场信息进行现场恢复,完成现场恢复动作。所述第一次关机状态指示位存储器，用于标注当前的关机状态是否为第一次关机；所述CPU在开机过程中会查询第一次关机状态指示位存储器中的第一次关机状态指示位的状态,如果第一次关机状态指示位有效，则直接读取现场保留存储器中的现场信息进行现场恢复，完成现场恢复动作；如果指示位无效，则按照正常开机从头运行。
该实施例中，所述高速缓存、现场保留存储器和第一次关机状态指示位存储器均为带有低电压数据保持功能的存储器，在所述电源通路控制器的控制下实现在关机状态下以最低电压保持数据，使耗电量非常小。
如图2所示，电源通路控制器负责给SOC芯片中的各个电路提供电源和控制这些电源的开关和电压。
本发明在正常工作模式下，在整个系统上电工作后,CPU需要对电源通路控制器进行配置,配置的内容是:电源通路控制器中对收到唤醒源的唤醒信号后的处理行为流程。
本发明方法具体包括如下三种流程：
一、关机流程:
1.CPU收到用户的关机操作动作;
2.CPU将当前程序指针PC和其他系统现场需要保留的关键变量存入现场保留存储器,同时将第一次关机状态指示位的值置为有效状态;
3.CPU控制关闭屏幕,快速进入用户可感知的关机状态,后续流程进入后台运行;
4.CPU将启动需要的程序指令从外存读入cache（即高速缓存）;
5.CPU控制电源通路控制器关闭除CPU和cache之外的所有电源;
6.CPU控制电源通路控制器降低cache的供电电压到维持数据水平并关闭CPU电源;
二、普通开机流程(非第一次开机):
电源通路控制器中对收到唤醒源的唤醒信号后的处理行为流程是在系统正常工作模式下CPU已经配置好的。
1.电源通路控制器收到唤醒源的唤醒信号后,首先提升高速缓存供电电压到正常工作水平;
2.恢复SOC芯片整体供电;
3.控制CPU复位;
4.CPU复位后读取cache中的启动需要的程序指令,由于cache中已保留外存启动代码地址中的对应数据,所以CPU访问外存启动代码地址都可以在cache中命中,相对cache刚上电后cache无效造成CPU直接访问外存,大大降低了访问时间;
5.CPU启动过程中会查询第一次关机状态指示位的状态,如果指示位有效,则直接读取现场保留存储器中的现场数据进行现场恢复,完成现场恢复动作;如果指示位无效,则按照正常开机从头运行。
三、第一次开机流程:
1.电源通路控制器一开始给所有电路供电;
2.CPU复位后读取cache中的启动需要的程序指令,由于cache中数据无效,所以CPU在cachemiss后访问外存启动代码,由于访问外存,所以时间较长;
3.CPU启动过程中会查询第一次关机状态指示位的状态,此时指示位无效,按照正常开机从头运行;
4.系统初始化完成后,CPU需要对电源通路控制器进行配置,配置的内容是:电源通路控制器中对收到唤醒源的唤醒信号后的处理行为流程。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (9)
1.一种快速开机的SOC芯片，其特征在于：包括CPU和高速缓存，还包括现场保留存储器，所述CPU通过该高速缓存连接外存，且该CPU和高速缓存均连接电源通路控制器，所述现场保留存储器连接所述CPU；所述现场保留存储器在进入关机状态前,保留关机前的关键变量和程序指针的现场信息；关机时，CPU将启动需要的程序指令从外存读入高速缓存；再次开机时，CPU复位后读取高速缓存内启动需要的程序指令。
2.根据权利要求1所述的一种快速开机的SOC芯片，其特征在于：所述高速缓存为带有低电压数据保持功能的存储器，在所述电源通路控制器的控制下实现在关机状态下以最低电压保持数据。
3.根据权利要求1所述的一种快速开机的SOC芯片，其特征在于：还包括第一次关机状态指示位存储器，所述第一次关机状态指示位存储器连接所述CPU，用于标注当前的关机状态是否为第一次关机。
4.根据权利要求3所述的一种快速开机的SOC芯片，其特征在于：该现场保留存储器和/或第一次关机状态指示位存储器均为带有低电压数据保持功能的存储器，在所述电源通路控制器的控制下实现在关机状态下以最低电压保持数据。
5.一种快速开机的SOC芯片的实现方法，其特征在于：将SOC芯片的CPU通过高速缓存连接外存，所述高速缓存为带有低电压数据保持功能的存储器，且该CPU和高速缓存均连接电源通路控制器，将所述CPU连接一现场保留存储器；
所述现场保留存储器在进入关机状态前,保留关机前的关键变量和程序指针的现场信息，在再次开机时，CPU能直接读取现场保留存储器中的现场信息进行现场恢复,完成现场恢复动作；
关机时，CPU收到用户的关机操作动作时控制关闭屏幕，将启动需要的程序指令从外存读入高速缓存；接着，CPU控制所述电源通路控制器关闭除CPU和高速缓存之外的所有电源；然后CPU控制电源通路控制器降低高速缓存的供电电压到维持数据水平并关闭CPU电源；
再次开机时，电源通路控制器收到唤醒源的唤醒信号后,首先提升高速缓存的供电电压到正常工作水平；然后恢复SOC芯片整体供电；接着控制CPU复位；CPU复位后读取高速缓存内启动需要的程序指令。
6.根据权利要求5所述的一种快速开机的SOC芯片的实现方法，其特征在于：所述高速缓存在所述电源通路控制器的控制下实现在关机状态下以最低电压保持数据。
7.根据权利要求5所述的一种快速开机的SOC芯片的实现方法，其特征在于：将所述CPU连接一第一次关机状态指示位存储器，用于标注当前的关机状态是否为第一次关机；所述CPU在开机过程中会查询第一次关机状态指示位存储器中的第一次关机状态指示位的状态,如果第一次关机状态指示位有效，则直接读取现场保留存储器中的现场信息进行现场恢复，完成现场恢复动作；如果指示位无效，则按照正常开机从头运行。
8.根据权利要求7所述的一种快速开机的SOC芯片的实现方法，其特征在于：所述现场保留存储器和/或所述第一次关机状态指示位存储器为带有低电压数据保持功能的存储器。
9.根据权利要求5所述的一种快速开机的SOC芯片的实现方法，其特征在于：所述关机时，CPU收到用户的关机操作动作时控制关闭屏幕后快速进入用户可感知的关机状态,后续流程均进入后台运行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310081241.9A CN103150288B (zh) | 2013-03-14 | 2013-03-14 | 一种快速开机的soc芯片及其实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310081241.9A CN103150288B (zh) | 2013-03-14 | 2013-03-14 | 一种快速开机的soc芯片及其实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103150288A CN103150288A (zh) | 2013-06-12 |
| CN103150288B true CN103150288B (zh) | 2016-04-06 |
Family
ID=48548376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310081241.9A Active CN103150288B (zh) | 2013-03-14 | 2013-03-14 | 一种快速开机的soc芯片及其实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103150288B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105843641B (zh) * | 2016-03-21 | 2019-03-22 | 福州瑞芯微电子股份有限公司 | 一种终端热启动方法和装置 |
| CN106020879A (zh) * | 2016-05-17 | 2016-10-12 | 福州瑞芯微电子股份有限公司 | 一种终端启动方法和装置 |
| CN109614153B (zh) * | 2018-11-06 | 2021-01-26 | 西安中兴新软件有限责任公司 | 多核芯片及系统 |
| CN110262650B (zh) * | 2019-06-28 | 2023-09-29 | 深圳市智微智能科技股份有限公司 | 一种自定义开机方式的方法及系统 |
| CN112925548A (zh) * | 2019-12-06 | 2021-06-08 | 台达电子工业股份有限公司 | 在线程序更新方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101714097A (zh) * | 2005-06-24 | 2010-05-26 | 索尼株式会社 | 快速引导辅助操作系统的系统和方法 |
| CN102262550A (zh) * | 2010-05-31 | 2011-11-30 | 仁宝电脑工业股份有限公司 | 计算机系统及其开关机方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5200085B2 (ja) * | 2010-11-04 | 2013-05-15 | レノボ・シンガポール・プライベート・リミテッド | コンピュータを短時間で起動する方法およびコンピュータ |
-
2013
- 2013-03-14 CN CN201310081241.9A patent/CN103150288B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101714097A (zh) * | 2005-06-24 | 2010-05-26 | 索尼株式会社 | 快速引导辅助操作系统的系统和方法 |
| CN102262550A (zh) * | 2010-05-31 | 2011-11-30 | 仁宝电脑工业股份有限公司 | 计算机系统及其开关机方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103150288A (zh) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101916201B (zh) | 一种基于Android移动终端冷启动的方法和装置 | |
| CN103150288B (zh) | 一种快速开机的soc芯片及其实现方法 | |
| CN101620539B (zh) | 开关机方法和计算机 | |
| KR100505638B1 (ko) | 워킹 콘텍스트 저장 및 복구 장치 및 방법 | |
| JP4515093B2 (ja) | Ｃｐｕのパワーダウン方法及びそのための装置 | |
| TWI224728B (en) | Method and related apparatus for maintaining stored data of a dynamic random access memory | |
| WO2005026928A3 (en) | Power saving operation of an apparatus with a cache memory | |
| CN111506351A (zh) | 片上系统的深度休眠方法、唤醒方法和休眠与唤醒方法 | |
| CN105446916A (zh) | Usb总线状态切换方法及装置 | |
| CN101727160B (zh) | 协处理器系统工作模式的切换方法和装置及处理器系统 | |
| CN103744747A (zh) | 一种用于plc掉电控制装置 | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| JP2003054091A5 (zh) | ||
| US9652259B2 (en) | Apparatus and method for managing register information in a processing system | |
| CN108228109B (zh) | 一种电子设备的保护数据方法、装置及计算机存储介质 | |
| CN103197933A (zh) | 计算机及其快速启动方法 | |
| CN104484008A (zh) | 一种芯片低功耗处理方法及装置 | |
| CN109375543B (zh) | Dvs电压管理装置、系统及方法、存储介质、计算机设备 | |
| CN111376245B (zh) | 一种舵机控制方法、系统及机器人 | |
| CN101281416A (zh) | 确保系统关机完成的方法 | |
| US20140351828A1 (en) | Apparatus and method for controlling multi-core system on chip | |
| US20220207813A1 (en) | Graphics processing units with power management and latency reduction | |
| CN113986001A (zh) | 芯片及控制方法 | |
| CN211827190U (zh) | 微处理器的低功耗电路和电路系统 | |
| CN112148100B (zh) | 嵌入式设备控制方法、装置及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 350000 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18 Applicant after: FUZHOU ROCKCHIP ELECTRONICS CO., LTD. Address before: 350000 Fuzhou Gulou District, Fujian, software Avenue, building 89, No. 18 Applicant before: Fuzhou Rockchip Semiconductor Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee after: Ruixin Microelectronics Co., Ltd Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee before: Fuzhou Rockchips Electronics Co.,Ltd. |