CN117492837A - 寄存器、寄存器配置方法及芯片 - Google Patents
寄存器、寄存器配置方法及芯片 Download PDFInfo
- Publication number
- CN117492837A CN117492837A CN202410001804.7A CN202410001804A CN117492837A CN 117492837 A CN117492837 A CN 117492837A CN 202410001804 A CN202410001804 A CN 202410001804A CN 117492837 A CN117492837 A CN 117492837A
- Authority
- CN
- China
- Prior art keywords
- interface
- power
- ground
- normally open
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims description 3
- 238000007726 management method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30141—Implementation provisions of register files, e.g. ports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本发明提出一种寄存器、寄存器配置方法及芯片。其中,寄存器包括电源端接口、地端接口和常开接口,电源端接口用于连接可关断电源,地端接口用于连接可关断地,常开接口包括常开电源接口或常开地接口,寄存器能够通过常开接口和电源端接口或通过常开接口和地端接口实现供电。本发明提出的寄存器,通过给寄存器增加常开接口保证寄存器在可关断电源域的电源关断的情况下仍能正常工作。本发明提出的包括寄存器的芯片能够避免将寄存器绕过可关断电源域所带来的延时、功耗增加的问题,为存在可关断电源域的芯片提供了一种低功耗的解决方案。
Description
技术领域
本发明涉及芯片设计领域,尤其是涉及一种寄存器、寄存器配置方法及芯片。
背景技术
在芯片设计领域,一种降低芯片使用功耗的做法是关断芯片中暂时不需要的某个区域或者某个子模块的供电。这些能够关断供电的区域或者子模块被称为可关断电源域。相对应的,不能关断供电的区域被称为常开电源域。同时,目前在芯片的设计实现中,为了解决时序问题会应用流水线寄存器。在具有可关断电源域的芯片中,为了避免数据传输中由于断电造成的问题,流水线寄存器往往绕过可关断电源域设置。
本发明的发明人发现:现有的一般寄存器,信号的相关电源、地与其所在电源域的电源、地相同。为了利用寄存器实现常开信号,则必须将寄存器绕过可关断电源域设置,造成连线距离变长、线电容增加,从而导致过渡时间、延时及开关功耗的增加。解决过渡时间及延时过大的一个策略是在长线上插缓冲器或继续增加寄存器的数量,这些又会导致开关功耗持续增加和晶体管数量、面积的增加。
发明内容
根据本发明的第一个方面,提出一种寄存器,可以包括电源端接口和地端接口,还可以包括常开接口,电源端接口可以用于连接可关断电源,地端接口可以用于连接可关断地,常开接口包括常开电源接口或常开地接口,寄存器通过常开接口和电源端接口或通过常开接口和地端接口实现供电。
根据本发明的第二个方面,提出一种寄存器配置方法,应用于如本发明第一个方面所述的寄存器,可以包括:寄存器的信号通过常开接口和电源端接口或地端接口二者中的任意一者实现供电。
根据本发明的第三个方面,提出一种芯片,可以包括如本申请第一个方面所述的寄存器。
根据本发明的第四个方面,提出一种芯片低功耗管理方法,应用于如本发明第三个方面所述的芯片,可以包括:向芯片供电,以使芯片上电启动;通过常开接口和电源端接口、地端接口二者中的任意一者实现寄存器的供电,以保证寄存器的正常工作;通过寄存器进行数据传输。
根据本发明的第五个方面,提出一种电子设备,可以包括:处理器;存储器,存储有计算机程序,当计算机程序被处理器执行时,使得处理器执行如本发明第二个方面和第四个方面所述的方法。
根据本发明的第六个方面,提出一种非瞬时性计算机可读存储介质,其上存储有计算机可读指令,当指令被处理器执行时,使得处理器执行如本发明第二个方面和第四个方面所述的方法。
本发明基于现有技术中存在的问题提出一种寄存器,在现有的寄存器基础上增加常开接口,该常开接口可以在寄存器原有的供电装置(包括供电电源和接地端)基础上连接额外的供电装置(供电电源或接地端),从而保证在寄存器原有的供电装置被关断的情况下,寄存器仍然能正常工作。本发明提出的寄存器结构简单、易于实现,同时具有良好的实用性。本发明提出的包括寄存器的芯片能够避免将寄存器绕过可关断电源域所带来的延时、功耗增加的问题,为存在可关断电源域的芯片提供了一种低功耗的解决方案。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图,而并不超出本发明要求保护的范围。
图1为本发明的寄存器1000的结构示意图;
图2A、图2B为本发明的寄存器2000的结构示意图;
图3为本发明的寄存器配置方法3000的流程示意图;
图4为本发明的芯片4000的结构示意图;
图5A、图5B为本发明的芯片5000的结构示意图;
图6为本发明的芯片低功耗管理方法6000的流程示意图;
图7为本发明提供的一种电子设备的结构示意图。
附图标记说明:
1000:寄存器;101:电源端接口;102:地端接口;103:常开接口;
2000:寄存器;201:电源端接口;2041:可关断电源VDD;2042:第一常开电源VDD;202:地端接口;2051:第一常开地VSS;2052:可关断地VSS;2031:常开电源接口;2043:第二常开电源VDDB;2032:常开地接口;2053:第二常开地VSSB;
4000:芯片;401:寄存器;4011:电源端接口;4012:地端接口;4013:常开接口;
5000:芯片;501:常开电源域;5031:主电源VDDB;5041:主地VSSB;502:可关断电源域;5032:常开电源VDDB;5042:常开地VSSB;5021:域电源接口;5022:域地接口;5023:可关断开关;5024:寄存器;241:电源端接口;242:地端接口;243:常开接口。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明中包括的英文缩写及对应的中文翻译如下:VDD(Voltage Drain Drain,漏极电源电压);VSS(Voltage Source Supply,源极电源电压)。其中,在数字电路中被普遍接受的术语中,VDD代表数字电源,VSS代表数字地。在CMOS(Complementary Metal OxideSemiconductor,互补金属氧化物半导体)电路中,VDD通常接PMOS管的源极,而VSS通常接NMOS管的源极,因此VSS指源极电源电压是针对NMOS来说的,VDD指漏极电源电压也是针对NMOS来说的(NMOS的漏极电压要比系统电源的电压低)。
图1为本发明的寄存器1000的结构示意图。如图1所示,寄存器1000包括电源端接口101、地端接口102和常开接口103。
在一些具体实施例中,寄存器1000中的电源端接口101与可关断电源相连,地端接口102与常开地相连,常开接口103为常开电源接口。在一些具体实施例中,寄存器1000中的电源端接口101与常开电源相连,地端接口102与可关断地相连,常开接口103为常开地接口。
在一些具体实施例中,寄存器1000通过常开接口103和电源端接口101配合完成对其自身的供电。在一些具体实施例中,寄存器1000通过常开接口103和地端接口102配合完成对其自身的供电。
根据如图1所示的实施方式,本发明提出的寄存器通过设置常开接口实现在区域电源关断时的正常工作,能够在将寄存器配置在可关断电源域中、可关断电源域断开供电的情况下仍能正常工作。
图2A、图2B为本发明的寄存器2000的结构示意图。如图2A所示,寄存器2000包括电源端接口201、地端接口202和常开电源接口2031。或者,如图2B所示,寄存器2000包括电源端接口201、地端接口202和常开地接口2032。
在一些具体实施例中,在图2A中,电源端接口201与可关断电源VDD2041相连,地端接口202与第一常开地VSS2051相连,常开电源接口2031与第二常开电源VDDB2043相连,寄存器2000通过第二常开电源VDDB2043和第一常开地VSS2051实现所有信号的供电。
在一些具体实施例中,在图2B中,电源端接口201与第一常开电源VDD2042相连,地端接口202与可关断地VSS2052相连,常开地接口2032与第二常开地VSSB2053相连,寄存器2000通过第一常开电源VDD2042和第二常开地VSSB2053实现所有信号的供电。
根据如图2A和图2B所示的实施方式,本发明提出的寄存器利用可关断接口配置可关断供电,同时利用常开接口配置常开供电,能够实现可将寄存器灵活配置在芯片的各个位置均能正常工作。
图3为本发明的寄存器配置方法3000的流程示意图。如图3所示,方法3000包括步骤S301-步骤S302。
在方法3000中,寄存器的信号通过常开接口和电源端接口或地端接口二者中的任意一者实现供电。在一些具体实施例中,在步骤S301中,将寄存器配置在存在可关断电源和常开地的可关断电源域中,寄存器通过常开接口和地端接口实现供电。在一些具体实施例中,在步骤S302中,将寄存器配置在存在常开电源和可关断地的可关断电源域中,寄存器通过常开接口和电源端接口实现供电。
图4为本发明的芯片4000的结构示意图。如图4所示,芯片4000包括寄存器401,寄存器401包括电源端接口4011、地端接口4012和常开接口4013。
在一些具体实施例中,在芯片4000中包括可关断电源和常开电源,寄存器401的常开接口4013是常开电源接口,常开接口4013和常开电源相连,保证在可关断电源断开时,寄存器401仍能正常工作。在一些具体实施例中,在芯片4000中包括可关断地和常开地,寄存器401的常开接口4013是常开地接口,常开地接口和常开地相连,保证在可关断地断开时,寄存器401仍能正常工作。
在一些具体实施例中,芯片4000中配置寄存器401,在芯片4000的供电断开的情况下,寄存器401仍能正常工作。在一些具体实施例中,芯片4000可以配置一个常开电源域和一个或多个可关断电源域,寄存器401设置在任意一个可关断电源域中,并且能够在可关断电源域的供电断开的情况下保持正常工作。
根据如图4所示的实施方式,本发明将寄存器配置在存在可关断电源的芯片中,在芯片或芯片中的可关断电源域供电断开的情况下,寄存器仍能正常工作。本发明提出的芯片能够在芯片的其他功能区域均不需要供电、寄存器需要保持供电的情况下,将芯片中的其他功能区域的供电断开,降低芯片的使用功耗。
图5A、图5B为本发明的芯片5000的结构示意图。如图5A所示,芯片5000包括常开电源域501和可关断电源域502。
在一些具体实施例中,在芯片5000中,常开电源域501包括主电源VDDB5031和主地VSSB5041。
如图5A所示,在一些具体实施例中,在芯片5000中,可关断电源域502包括常开电源VDDB5032、域电源接口5021、域地接口5022、可关断开关5023和寄存器5024。其中寄存器5024包括电源端接口241、地端接口242和常开接口243。在图5A所示的实施例中,可关断开关5023为可关断电源开关,常开接口243为常开电源接口。
如图5B所示,在一些具体实施例中,在芯片5000中,可关断电源域502包括常开地VSSB5042、域电源接口5021、域地接口5022、可关断开关5023和寄存器5024。其中寄存器5024包括电源端接口241、地端接口242和常开接口243。在图5B所示的实施例中,可关断开关5023为可关断地开关,常开接口243为常开地接口。
根据如图5A和图5B所示的实施方式,本发明提出的芯片采用包括常开接口的寄存器,在电源可关断或地可关断的可关断电源域中均能保持正常工作。
图6为本发明的芯片低功耗管理方法6000的流程示意图。如图6所示,方法6000包括步骤S601-步骤S603。
在步骤S601中,向芯片供电,以使芯片上电启动。在一些具体实施例中,在步骤601中,通过常开电源和常开地向芯片供电,芯片上电启动。在一些具体实施例中,常开电源可以为可编程直流电源或开关电源,或其他任意能够实现芯片供电的电源器件,常开地可以连接在接地系统或接地电网等任意能够将漏电电流引入地中的器件、装置。
在步骤S602中,通过常开接口和电源端接口、地端接口二者中的任意一者实现寄存器的供电,以保证寄存器的正常工作。可选地,芯片中的可关断电源域中包括可关断电源,通过常开接口和地端接口实现寄存器的供电。可选地,芯片中的可关断电源域中包括可关断地,通过常开接口和电源端接口实现寄存器的供电。
在步骤S603中,通过寄存器进行数据传输。在一些具体实施例中,在步骤S602中实现寄存器的供电后,在步骤S603中,在芯片中的可关断电源域的电源断开的情况下,寄存器正常工作,通过寄存器进行数据传输。
图7为本发明提供的一种电子设备的结构示意图。
参阅图7,图7提供一种电子设备,包括处理器以及存储器。存储器存储有计算机指令,当计算机指令被处理器执行时,使得处理器执行所述计算机指令从而实现如图3和/或图6所示的方法以及细化方案。
应该理解,上述的装置实施例仅是示意性的,本发明披露的装置还可通过其它的方式实现。例如,上述实施例中所述单元/模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。例如,多个单元、模块或组件可以结合,或者可以集成到另一个系统,或一些特征可以忽略或不执行。
另外,若无特别说明,在本发明各个实施例中的各功能单元/模块可以集成在一个单元/模块中,也可以是各个单元/模块单独物理存在,也可以两个以上单元/模块集成在一起。上述集成的单元/模块既可以采用硬件的形式实现,也可以采用软件程序模块的形式实现。
所述集成的单元/模块如果以硬件的形式实现时,该硬件可以是数字电路,模拟电路等等。硬件结构的物理实现包括但不局限于晶体管,忆阻器等。若无特别说明,所述处理器或芯片可以是任何适当的硬件处理器,比如CPU、GPU、FPGA、DSP和ASIC等等。若无特别说明,所述片上缓存、片外内存、存储器可以是任何适当的磁存储介质或者磁光存储介质,比如,阻变式存储器RRAM(Resistive Random Access Memory)、动态随机存取存储器DRAM(Dynamic Random Access Memory)、静态随机存取存储器SRAM(Static Random-AccessMemory)、增强动态随机存取存储器EDRAM(Enhanced Dynamic Random Access Memory)、高带宽内存HBM(High-Bandwidth Memory)、混合存储立方 HMC(Hybrid Memory Cube)等等。
所述集成的单元/模块如果以软件程序模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储器中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储器中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本披露各个实施例所述方法的全部或部分步骤。而前述的存储器包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本发明实施例还提供一种非瞬时性计算机存储介质,存储有计算机程序,当所述计算机程序被多个处理器执行时,使得所述处理器执行如图3和/或图6所示的方法以及细化方案。
以上对本发明实施例进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明仅用于帮助理解本发明的方法及其核心思想。同时,本领域技术人员依据本发明的思想,基于本发明的具体实施方式及应用范围上做出的改变或变形之处,都属于本发明保护的范围。综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种寄存器,包括电源端接口和地端接口,其特征在于,还包括常开接口;
所述电源端接口用于连接可关断电源,所述地端接口用于连接可关断地;
所述常开接口包括常开电源接口或常开地接口,所述寄存器通过所述常开接口和所述电源端接口或通过所述常开接口和所述地端接口实现供电。
2.如权利要求1所述的寄存器,其特征在于:
在所述电源端接口与可关断电源相连、所述地端接口与常开地相连的情况下,所述常开接口包括所述常开电源接口,所述常开电源接口用于连接常开电源;或
在所述地端接口与可关断地相连、所述电源端接口与常开电源相连的情况下,所述常开接口包括所述常开地接口,所述常开地接口用于连接常开地。
3.一种寄存器配置方法,应用于如权利要求1或2所述的寄存器,其特征在于,包括:
所述寄存器的信号通过所述常开接口和所述电源端接口或所述地端接口二者中的任意一者实现供电。
4.一种芯片,其特征在于,包括如权利要求1或2所述的寄存器。
5.如权利要求4所述的芯片,其特征在于,还包括:
常开电源域,包括主电源和主地;
可关断电源域,位于所述常开电源域内部,包括常开电源或常开地、域电源接口、域地接口和可关断开关;
其中,所述寄存器位于所述可关断电源域中,所述常开接口与所述常开电源或所述常开地相连。
6.如权利要求5所述的芯片,其特征在于,所述可关断开关包括可关断电源开关或可关断地开关。
7.如权利要求6所述的芯片,其特征在于:
在所述可关断开关包括可关断电源开关的情况下,所述常开接口包括常开电源接口,所述常开电源接口和所述常开电源相连,所述可关断电源开关和所述域电源接口、所述常开电源依次相连,所述域地接口和所述主地相连;或
在所述可关断开关包括所述可关断地开关的情况下,所述常开接口包括常开地接口,所述常开地接口和所述常开地相连,所述可关断地开关和所述域地接口、所述常开地依次相连,所述域电源接口和所述主电源相连。
8.一种芯片低功耗管理方法,应用于如权利要求4-7任一项所述的芯片,其特征在于,包括:
向所述芯片供电,以使所述芯片上电启动;
通过所述常开接口和所述电源端接口、所述地端接口二者中的任意一者实现所述寄存器的供电,以保证所述寄存器的正常工作;
通过所述寄存器进行数据传输。
9.一种电子设备,其特征在于,包括:
处理器;
存储器,存储有计算机程序,当所述计算机程序被所述处理器执行时,使得所述处理器执行如权利要求3或8所述的方法。
10.一种非瞬时性计算机可读存储介质,其特征在于,其上存储有计算机可读指令,当所述指令被处理器执行时,使得所述处理器执行如权利要求3或8所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410001804.7A CN117492837A (zh) | 2024-01-02 | 2024-01-02 | 寄存器、寄存器配置方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410001804.7A CN117492837A (zh) | 2024-01-02 | 2024-01-02 | 寄存器、寄存器配置方法及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117492837A true CN117492837A (zh) | 2024-02-02 |
Family
ID=89671265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410001804.7A Pending CN117492837A (zh) | 2024-01-02 | 2024-01-02 | 寄存器、寄存器配置方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117492837A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050064829A1 (en) * | 2003-09-19 | 2005-03-24 | Inyup Kang | Power collapse for a wireless terminal |
CN101399862A (zh) * | 2008-10-23 | 2009-04-01 | 北京中星微电子有限公司 | 一种手机开关机电路以及基于此电路的手机架构 |
CN111951866A (zh) * | 2020-10-19 | 2020-11-17 | 深圳市芯天下技术有限公司 | 非型闪存深睡眠低静态功耗方法、电路、存储介质和终端 |
CN112187251A (zh) * | 2019-07-05 | 2021-01-05 | 円星科技股份有限公司 | 用于具有多个电源域的集成电路的电源管理电路和方法 |
CN115065473A (zh) * | 2022-04-18 | 2022-09-16 | 西安电子科技大学 | 一种基于SoC的低功耗椭圆曲线数字签名系统 |
CN115114801A (zh) * | 2022-07-15 | 2022-09-27 | 北京轩宇空间科技有限公司 | 一种工业用微控制器超低功耗优化设计方法 |
CN116301294A (zh) * | 2023-05-22 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 |
CN116700412A (zh) * | 2023-05-24 | 2023-09-05 | 芯思原微电子有限公司 | 低功耗系统、微控制器、芯片及控制方法 |
CN116930723A (zh) * | 2023-09-14 | 2023-10-24 | 苏州萨沙迈半导体有限公司 | 芯片及其测试电路 |
-
2024
- 2024-01-02 CN CN202410001804.7A patent/CN117492837A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050064829A1 (en) * | 2003-09-19 | 2005-03-24 | Inyup Kang | Power collapse for a wireless terminal |
CN101399862A (zh) * | 2008-10-23 | 2009-04-01 | 北京中星微电子有限公司 | 一种手机开关机电路以及基于此电路的手机架构 |
CN112187251A (zh) * | 2019-07-05 | 2021-01-05 | 円星科技股份有限公司 | 用于具有多个电源域的集成电路的电源管理电路和方法 |
CN111951866A (zh) * | 2020-10-19 | 2020-11-17 | 深圳市芯天下技术有限公司 | 非型闪存深睡眠低静态功耗方法、电路、存储介质和终端 |
CN115065473A (zh) * | 2022-04-18 | 2022-09-16 | 西安电子科技大学 | 一种基于SoC的低功耗椭圆曲线数字签名系统 |
CN115114801A (zh) * | 2022-07-15 | 2022-09-27 | 北京轩宇空间科技有限公司 | 一种工业用微控制器超低功耗优化设计方法 |
CN116301294A (zh) * | 2023-05-22 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 |
CN116700412A (zh) * | 2023-05-24 | 2023-09-05 | 芯思原微电子有限公司 | 低功耗系统、微控制器、芯片及控制方法 |
CN116930723A (zh) * | 2023-09-14 | 2023-10-24 | 苏州萨沙迈半导体有限公司 | 芯片及其测试电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7863971B1 (en) | Configurable power controller | |
EP2926279B1 (en) | Data transfer across power domains | |
JP6510071B2 (ja) | プロセッサベースシステムにおけるメモリ領域への母線の選択的結合 | |
US10536139B2 (en) | Charge-saving power-gate apparatus and method | |
US7583126B2 (en) | Apparatus and method for preventing current leakage when a low voltage domain is powered down | |
US10482951B2 (en) | 1T1D DRAM cell and access method and associated device for DRAM | |
US20070211517A1 (en) | System and method for operating a memory circuit | |
US8332550B1 (en) | Method and apparatus for a hot-swappable input/output device with programmable over-voltage clamp protection | |
JP2002009242A (ja) | 半導体集積回路、論理演算回路およびフリップフロップ | |
US20100033224A1 (en) | Level Shifter, Standard Cell, System And Method For Level Shifting | |
JP2010515276A (ja) | 電源アイランド境界に保護を有するシステム、回路、チップおよび方法 | |
US8842458B2 (en) | Reduced power consumption content-addressable memory | |
US20140340119A1 (en) | Voltage level shifter and systems implementing the same | |
CN107037870A (zh) | 一种fpga电源控制电路及fpga芯片 | |
CN117492837A (zh) | 寄存器、寄存器配置方法及芯片 | |
CN101166028A (zh) | 半导体集成电路的设计方法、装置以及电子装置 | |
US6384631B1 (en) | Voltage level shifter with high impedance tri-state output and method of operation | |
JP2001251180A (ja) | 半導体レジスタ素子 | |
JP4820632B2 (ja) | 半導体集積回路装置及び情報システム | |
JP2820006B2 (ja) | スタンバイ電流が小さな半導体集積回路 | |
CN107731257B (zh) | 一种数据恢复电路及具备数据恢复功能的装置 | |
US10153754B2 (en) | Method for managing the operation of a low-complexity synchronous retention flip-flop circuit, and corresponding circuit | |
KR100914553B1 (ko) | 반도체 집적회로 | |
US6784695B1 (en) | Domino circuit topology | |
CN106301340A (zh) | 馈通信号传输装置/方法以及相关馈通信号传输电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |