CN112187251A - 用于具有多个电源域的集成电路的电源管理电路和方法 - Google Patents

用于具有多个电源域的集成电路的电源管理电路和方法 Download PDF

Info

Publication number
CN112187251A
CN112187251A CN202010641889.7A CN202010641889A CN112187251A CN 112187251 A CN112187251 A CN 112187251A CN 202010641889 A CN202010641889 A CN 202010641889A CN 112187251 A CN112187251 A CN 112187251A
Authority
CN
China
Prior art keywords
power
control signal
supply voltage
circuit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010641889.7A
Other languages
English (en)
Inventor
章晋祥
姚志杰
赖纯祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
M31 Technology Corp
Original Assignee
M31 Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by M31 Technology Corp filed Critical M31 Technology Corp
Publication of CN112187251A publication Critical patent/CN112187251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本申请公开了一种电源管理电路和管理集成电路的方法。所述电源管理电路包括反相器电路和锁存电路。所述反相器电路从反相器输入端接收第一控制信号，于反相器输出端产生第二控制信号。所述第一控制信号携带第一电源电压的电源状态信息。所述锁存电路具有锁存器供电端，第一锁存器输入端和第二锁存器输入端。所述锁存器供电端耦接第二电源电压，所述第二电源电压比所述第一电源电压提前就绪。所述第一锁存器输入端和所述第二锁存器输入端分别耦接到所述反相器输出端和所述反相器输入端。所述锁存电路根据所述第一控制信号和所述第二控制信号各自的信号电平产生第三控制信号，据以进行集成电路的电源控制。所述电源管理电路能够减少芯片面积和功耗。

Description

用于具有多个电源域的集成电路的电源管理电路和方法
技术领域
本申请涉及电源管理，尤其涉及一种用于具有多个电源域的集成电路的电源管理电路，以及用来管理具有多个电源域的集成电路的方法。
背景技术
片上系统/系统芯片(system-on-chip，SoC)设计可通过将不同的电路块(circuitblock)(其包括模拟和数字电路)集成到单个芯片上，以实现多种功能。为了减少功耗，片上系统可划分为不同的电源域(power domain)，其中不同的电源域可分别承受不同的电压电平。电源域指的是共用相同电源(power supply)的层次化实体群(a collection ofhierarchical instances)。例如，各电路块可操作在适合的电压电平以减少动态和静态功耗。此外，未使用的电源域可被关闭，使位于其中的电路块可被禁用(disabled)，以减少泄漏功耗(leakage power consumption)。
发明内容
本申请的实施例公开了一种用于具有多个电源域的集成电路的电源管理电路，以及一种电源管理方案，其包括在具有多个电源域的电路设计中的上电控制(power-oncontrol)和电源隔离(power isolation)。
本申请的某些实施例公开了一种用于集成电路的电源管理电路。所述电源管理电路包括反相器电路和锁存电路。所述反相器电路具有反相器输入端和反相器输出端。所述反相器电路用以从所述反相器输入端接收第一控制信号，并于所述反相器输出端产生第二控制信号，所述第一控制信号携带供电给所述集成电路的第一电源电压的电源状态信息。所述锁存电路具有锁存器供电端，第一锁存器输入端和第二锁存器输入端。所述锁存器供电端耦接到供电给所述集成电路的第二电源电压。所述第二电源电压比所述第一电源电压提前就绪。所述第一锁存器输入端耦接到所述反相器输出端以接收所述第二控制信号。所述第二锁存器输入端耦接到所述反相器输入端以接收所述第一控制信号。所述锁存电路用以根据所述第一控制信号和所述第二控制信号各自的信号电平产生第三控制信号，并据以进行所述集成电路的电源控制。
本申请的某些实施例公开了一种用于集成电路的电源管理电路。所述电源管理电路包括电平转换器和输出缓冲器。所述电平转换器至少由可在所述集成电路的第一电源域使用的第一电源电压所供电。所述电平转换器用以将第一控制信号转换为可在所述第一电源域使用的第二控制信号。所述第一控制信号指示出可在所述集成电路的第二电源域使用的第二电源电压的电源状态。所述第一电源电压比所述第二电源电压提前就绪。所述第二电源域不同于所述第一电源域。所述输出缓冲器耦接到所述电平转换器，用以缓冲所述第二控制信号以产生第三控制信号，并据以进行所述集成电路的电源控制。
本申请的某些实施例公开了一种管理集成电路的方法。所述方法包括：将电平转换器操作在供电给所述集成电路的第一电源域的第一电源电压，其中所述第一电源域用以接收来自所述集成电路的第二电源域的输入信号，所述第二电源域由第二电源电压所供电；当所述第一电源电压已就绪，而所述第二电源电压尚未就绪时，利用所述电平转换器将第一控制信号转换为具有第一逻辑电平的第二控制信号，以将所述第二电源域和所述第一电源域隔离，其中所述第一控制信号至少指示出所述第二电源电压的电源状态；以及当所述第一电源电压和所述第二电源电压均已就绪时，利用所述电平转换器将所述第一控制信号转换为具有第二逻辑电平的所述第二控制信号，以允许所述第一电源域接收来自所述第二电源域的所述输入信号。
本申请所公开的电源管理方案可在实现零静态电流(zero quiescent current)的情形下，对集成电路进行电源控制操作，例如上电控制操作或电源隔离。此外，本申请所公开的电源管理方案可使用单个控制信号来进行不同电源域之间的隔离，从而减少电路芯片面积和功耗。集成电路的物理层(physical layer)可容许不同的电源启动/关断时序(power-on/off sequence)。
附图说明
图1是本申请的包括多个电源域的集成电路的一实施例的示意图。图2是本申请的电源管理电路的至少一部分的一实施例的功能方框示意图。
图3是图2所示的电源管理电路的一具体实施方式的示意图。
图4是图3所示的电源管理电路的操作所涉及的信号波形的一实施例的示意图。
图5是图2所示的电源管理电路的另一具体实施方式的示意图。
图6是图5所示的电源管理电路的操作所涉及的信号波形的一实施例的示意图。
图7是图2所示的电源管理电路的另一具体实施方式的示意图。
图8是图7所示的电源管理电路的操作所涉及的信号波形的一实施例的示意图。
图9是图1所示的集成电路的一具体实施方式的示意图。
图10是图2所示的电源管理电路的另一具体实施方式的示意图。
图11是图10所示的电源管理电路的操作所涉及的信号波形的一实施例的示意图。
图12是图10所示的电源管理电路的操作所涉及的信号波形的另一实施例的示意图。
图13是图2所示的电源管理电路的另一具体实施方式的示意图。
图14是图13所示的电源管理电路的操作所涉及的信号波形的一实施例的示意图。
图15是图13所示的电源管理电路的操作所涉及的信号波形的另一实施例的示意图。
图16是图2所示的电源管理电路的另一具体实施方式的示意图。
图17是本申请管理一集成电路的方法的一实施例的流程图。
具体实施方式
以下披露内容公开了多种实施方式或例示，其能用以实现本申请内容的不同特征。下文所述的参数值、组件与配置的具体例子用以简化本申请内容。当可想见，这些叙述仅为例示，其本意并非用于限制本申请内容。举例来说，本申请内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
此外，当可理解，若将一部件描述为与另一部件“连接(connected to)”或“耦接(coupled to)”，则两者可直接连接或耦接，或两者间可能出现其他中间(intervening)部件。
在具有多个电源域的电路系统中，电源时序(power-supply sequencing)用来将瞬态浪涌电流(transient inrush current)减少到可容许的电平(tolerable level)。不正确的电源时序会对电路系统造成损害。例如，在关断的电源域(power-down domain)与开启的电源域(power-on domain)之间有不需要的信号传播(unwanted propagation ofsignals)的情形下，在开启的电源域中正在运行的电路块(functioning block)会收到来自关断的电源域中具有未知状态(unknown state)的输入信号，这会使正在运行的电路块中产生很大的浪涌电流。为了减少泄漏功耗，会利用开启的电源域专用的(dedicated)一个控制信号进行电源隔离(power isolation)，以将关闭的电源域和开启的电源域中正在运行的电路块断开。然而，由于每个电源域都需要各自专用的控制信号，具有多个不同的电源域的电路设计会需要大量的控制信号，因此导致芯片面积和功耗的增加。
另一个令人关切的议题是上电控制(power-on control，POC)的功耗，其中上电控制包括上电复位(power-on reset，POR)和掉电检测(brownout detection，BOD)。例如，在由一个电源电压(supply voltage)所供电的电路系统启动之后，上电控制电路(POCcircuit)可使电路系统处在复位状态(reset state)，直到所述电源电压稳定为止。当所述电源电压稳定时，上电控制电路可将电路系统从所述复位状态释放，并初始化(initialize)电路系统。然而，上电控制电路会消耗非零静态电流(non-zero quiescentcurrent)。在低功耗应用中，此非零静态电流所造成的功耗占了整体功耗的一大部分。
本申请公开了用于集成电路的多个电源管理电路，所述集成电路可具有多个电源域，其包括由第一电源电压所供电的第一电源域和由第二电源电压所供电的第二电源域。所述多个电源管理电路可根据所述第二电源电压和控制信号，进行所述集成电路的电源控制，其中所述控制信号可携带所述第一电源电压的电源状态信息。所述第二电源电压可以比所述第一电源电压提前就绪(ready)，或比所述第一电源电压提前成为可用(available)的电源电压。在某些实施例中，所述电源控制包括(但不限于)上电复位、掉电检测和不同电源域之间的电源隔离。在某些实施例中，所述控制信号可以是所述第一电源电压的延迟版本、指示出所述第一电源电压是否以就绪的电源状态信号，或其他能够携带所述第一电源电压的电源状态信息的控制信号。
在某些实施例中，至少一电源管理电路可包括由所述控制信号所控制的锁存电路(latch circuit)。在某些实施例中，至少一电源管理电路可包括由所述控制信号所控制的电平转换器(level shifter)。在某些实施例中，所述电平转换器可利用锁存式电平转换器(latch-type level shifter)、单端式电平转换器(single-ended level shifter)或其他类型的电平转换器来实施。在某些实施例中，至少一电源管理电路可利用相同的控制信号来实现所述集成电路的多个电源域中任两个电源域之间的电源隔离。此外，或者是，至少一电源管理电路可在电源控制操作的期间消耗零暂态电流。进一步的说明如下。
请参阅图1，其示出了本申请的某些实施例的包括多个电源域11和12的集成电路10。多个电源域11和12分别由不同的电源电压VCC1和VCC2所供电。当电源域11启动(powered up)时，会需要一些时间使电源电压VCC1成为可用的(available)或已就绪(ready for use)的电源电压。相似地，当电源域12启动时，会需要一些时间使电源电压VCC2成为可用的或已就绪的电源电压。多个电源电压VCC1和VCC2均可由位于常开电源域/始终开启电源域(always-on power domain)的一电源控制模块(power control module，PCM)16来提供。电源控制模块16可以是集成电路10中的片上电源控制模块(on-chip PCM)，或集成电路10外部的的片外电源控制模块(off-chip PCM)。在某些实施例中，多个电源电压VCC1和VCC2的其中一个电源电压可以是处理器核心(processor core)所操作在的核心电压(core voltage)，多个电源电压VCC1和VCC2其中的另一个电源电压可以是输入/输出电路(input/output circuit，I/O circuit)所操作在的输入/输出电压(I/O voltage)。所述处理器核心可用来控制所述输入/输出电路。
电源管理电路100耦接到多个电源域11和12，可用来根据电源电压VCC2和一控制信号CS进行集成电路10的电源控制，其中控制信号CS携带电源电压VCC1的电源状态信息。电源管理电路100所进行的电源控制可包括(但不限于)上电复位、掉电检测和多个电源域11与12之间的电源隔离，其中电源隔离可称作电源门控(power gating)或电源关断(powershut-off，PSO)。例如，在电源电压VCC2比电源电压VCC1提前就绪的某些实施例中，电源管理电路100可根据电源电压VCC2和控制信号CS检测电源电压VCC1是否已就绪，并据以对集成电路10进行上电控制操作。此外，或者是，在可于电源域12使用(operative)的电源电压VCC2，比可于电源域11使用的电源电压VCC1提前就绪的某些实施例中，电源管理电路100可根据电源电压VCC2和控制信号CS选择性地将电源域11和电源域12隔离。
控制信号CS可利用(但不限于)电源电压VCC1、电源电压VCC1的延迟版本，或其他可指示出电源电压VCC1是否已就绪的一电源状态信号来实施。例如，所述电源状态信号可指示出电源电压VCC1是否已达到一阈值电平(threshold level)。当电源电压VCC1的电压电平低于所述阈值电平时，电源电压VCC1尚未就绪。当电源电压VCC1的电压电平达到或超过所述阈值电平时，电源电压VCC1已就绪。在某些实施例中，控制信号CS可利用可指示出电源电压VCC1和电源电压VCC2是否均已就绪的一电源状态信号来实施。例如，控制信号CS可利用常开电源域所提供的电源状态信号来实施。
在此实施例中，电源管理电路100可实施为集成电路10中的片上电路(on-chipcircuit)。然而，这并非用来限制本申请的保护范围。在某些实施例中，电源管理电路100可实施为集成电路10外部的片外电路(off-chip circuit)。在某些实施例中，电源管理电路100可集成到(integrated into)电源控制模块16中，而不致背离本申请的保护范围。
图2是本申请的电源管理电路的一实施例的功能方框示意图。电源管理电路200可用来实现图1所示的电源管理电路100的至少一部分。电源管理电路200包括(但不限于)一反相器电路(inverter circuit)210和一锁存电路220。反相器电路210具有一反相器输入端TI和一反相器输出端TO。反相器电路210可用以从反相器输入端TI接收控制信号CS，并于反相器输出端TO产生一控制信号CSB。
锁存电路220具有一锁存器供电端(latch supply terminal)TSL、一锁存器输入端TI1和一锁存器输入端TI2。锁存器供电端TSL耦接到电源电压VCC2。锁存器输入端TI1和锁存器输入端TI2分别耦接到反相器输出端TO和反相器输入端TI。锁存电路220可用以根据锁存器输入端TI1和锁存器输入端TI2各自的信号电平产生一控制信号SOUTB，并据以进行图1所示的集成电路10的电源控制。也就是说，锁存电路220可用以根据输入到锁存器输入端TI1的控制信号CSB和输入到锁存器输入端TI2的控制信号CS产生控制信号SOUTB。在某些实施例中，控制信号SOUTB和电源电压VCC2可在相同的电源域使用。
由于携带电源电压VCC1的电源状态信息的控制信号CS输入到锁存电路220，从锁存电路220输出的控制信号SOUTB可表现出所述电源状态信息。举例来说，所述电源状态信息可指示出电源电压VCC1的电压电平或电源电压VCC1的电源状态，诸如电源电压VCC1是否已就绪。此外，当电源电压VCC2达到一阈值电平，并因此成为已就绪的电源电压时，锁存电路220可开始正确地运作(operate properly)。因此，控制信号SOUTB也可指示出电源电压VCC1和电源电压VCC2是否均已就绪。
在某些实施例中，当所述电源状态信息指示出电源电压VCC1尚未就绪时，锁存器输入端TI1和锁存器输入端TI2各自的信号电平两者的其中一个信号电平会高于锁存器输入端TI1和锁存器输入端TI2各自的信号电平两者的另一个信号电平。控制信号SOUTB可具有一第一电平，诸如一逻辑高电平和一逻辑低电平两者的其中一个。当所述电源状态信息指示出电源电压VCC1已就绪时，锁存器输入端TI1和锁存器输入端TI2各自的信号电平两者的所述其中一个信号电平会低于锁存器输入端TI1和锁存器输入端TI2各自的信号电平两者的所述另一个信号电平。控制信号SOUTB可具有不同于所述第一电平的一第二电平，诸如所述逻辑高电平和所述逻辑低电平两者的其中另一个。因此，当电源电压VCC2比电源电压VCC1提前就绪时，控制信号SOUTB在电源电压VCC1成为就绪的电源电压的前后，可具有不同的电平。
例如，当所述电源状态信息指示出电源电压VCC1尚未就绪时，从反相器电路210产生的控制信号CSB的信号电平可高于控制信号CS的信号电平。当所述电源状态信息指示出电源电压VCC1已就绪时，控制信号CSB的信号电平可低于控制信号CS的信号电平。又例如，当所述电源状态信息指示出电源电压VCC1尚未就绪时，从反相器电路210产生的控制信号CSB的信号电平可低于控制信号CS的信号电平。当所述电源状态信息指示出电源电压VCC1已就绪时，控制信号CSB的信号电平可高于控制信号CS的信号电平。
在此实施例中，电源管理电路200还可包括一输出缓冲器230，其可用以缓冲控制信号SOUTB以产生一控制信号SOUT。电源管理电路200可根据控制信号SOUT进行图1所示的集成电路10的电源控制。在某些实施例中，输出缓冲器230可用于减少负载效应(loadingeffect)和/或改变控制信号SOUTB的信号电平。输出缓冲器230可利用(但不限于)缓冲放大器(buffer amplifier)、电压跟随器(voltage follower)或反相器电路来实施。在某些实施例中，也可省略输出缓冲器230。电源管理电路200可直接输出控制信号SOUTB，从而进行图1所示的集成电路10的电源控制，而不致背离本申请的保护范围。在某些实施例中，从锁存电路220输出的控制信号SOUTB可适用的(operative)电源域，可不同于輸入到反相器电路210的控制信号CS可适用的电源域。举例来说(但本申请不限于此)，控制信号CS可利用电源电压VCC1或电源电压VCC1的延迟版本而实施，其中电源电压VCC1可适用于电源域11(即，电源电压VCC1可在电源域11使用)，其不同于控制信号SOUTB可适用的电源域12(即，控制信号SOUTB可在电源域12使用)。又例如，控制信号CS可利用不同于电源域12的常开电源域所提供的电源状态信号来实施。因此，反相器电路210和锁存电路220可用来实施为一电平转换器202的至少一部分，其中电平转换器202可用来将控制信号CS转换为可在电源域12使用的控制信号SOUTB。控制信号CS可在不同于电源域12的电源域使用。在此实施例中，电平转换器202可视为锁存式电平转换器。在某些实施例中，本申请所公开的电源管理方案可利用单端式电平转换器或其他类型的电平转换器来产生控制信号SOUTB，而不致背离本申请的保护范围。相关的说明容后再叙。
请一并参阅图1和图2。在某些实施例中，电源管理电路200可根据控制信号SOUTB/SOUT，对集成电路10进行上电控制操作。锁存电路220操作在电源电压VCC2，其可比电源电压VCC1提前就绪。当控制信号CS所携带的电源状态信息指示出电源电压VCC1尚未就绪时，锁存电路220可用以产生控制信号SOUTB，以保持集成电路10在复位状态。例如，锁存电路220可产生具有第一电平的控制信号SOUTB，以将操作在电源域12的至少一电路块保持在复位状态，和/或将操作在电源域11的至少一电路块保持在复位状态。当控制信号CS所携带的电源状态信息指示出电源电压VCC1已就绪时，锁存电路220可用以产生控制信号SOUTB，以将集成电路10从复位状态释放。例如，锁存电路220可产生具有第二电平的控制信号SOUTB，以将操作在电源域12的所述至少一电路块从复位状态释放，和/或将操作在电源域11的所述至少一电路块从复位状态释放。
在某些实施例中，电源管理电路200可根据控制信号SOUTB/SOUT，对集成电路10中不同的电源域之间提供电源隔离。例如，锁存电路220可操作在电源电压VCC2，其可比电源电压VCC1提前就绪。当控制信号CS所携带的电源状态信息指示出电源域11使用的电源电压VCC1尚未就绪时，锁存电路220可用以产生控制信号SOUTB，以将电源域11和集成电路10的一部分隔离。集成电路10的所述部分操作在电源域12。当控制信号CS所携带的电源状态信息指示出电源域11使用的电源电压VCC1已就绪时，锁存电路220可用以产生控制信号SOUTB，以允许电源域11耦接到集成电路10的所述部分。
值得注意的是，本申请所公开的电源管理方案可在实现零静态电流的情形下，进行上电控制操作或电源隔离。例如，当多个电源电压VCC1和电源电压VCC2均已就绪或稳定时，反相器电路210和锁存电路220均可耗费零暂态电流。
为方便理解本申请的内容，以下基于某些实施例以进一步说明本申请所公开的电源管理方案。首先以上电控制的应用来说明本申请所公开的电源管理方案。图3示出了图2所示的电源管理电路200的一种具体实施方式。在此实施例中，电源管理电路300可用来对图1所示的集成电路10进行上电控制操作。所述上电控制操作可包括(但不限于)上电复位和掉电检测。电源管理电路300可包括一反相器电路310、一锁存电路320、一输出缓冲器330、一电阻单元(resistive element)340和一延迟单元(delay element)350。反相器电路310、锁存电路320和输出缓冲器330可分别作为图2所示的反相器电路210、锁存电路220和输出缓冲器230的实施例。
在此实施例中，反相器电路310可利用多个晶体管MPI和MNI来实施。多个晶体管MPI和MNI各自的栅极均耦接到反相器电路310的反相器输入端TI。多个晶体管MPI和MNI各自的漏极均耦接到反相器电路310的反相器输出端TO。晶体管MPI的源极耦接到反相器电路310的反相器供电端TSI。晶体管MNI的源极耦接到一参考电压，诸如地电压(ground voltage)。
锁存电路320可作为具有一非反相输入端和一反相输入端的比较器。在此实施例中，锁存器输入端TI1和锁存器输入端TI2可分别作为所述非反相输入端和所述反相输入端。因此，当锁存器输入端TI1的信号电平高于锁存器输入端TI2的信号电平时，从锁存器输出端TOL输出的控制信号SOUTB可具有高电平或逻辑高电平。当锁存器输入端TI1的信号电平低于锁存器输入端TI2的信号电平时，从锁存器输出端TOL输出的控制信号SOUTB可具有低电平或逻辑低电平。
输出缓冲器330耦接到锁存电路320，用以缓冲控制信号SOUTB以产生控制信号SOUT。在此实施例中，输出缓冲器330可利用操作在电源电压VCC2的反相器电路来实施。因此，电源管理电路300可利用控制信号SOUTB的反相信号，即控制信号SOUT，来进行上电控制操作。
电阻单元340耦接于电源电压VCC2与反相器供电端TSI之间，用以根据流过电阻单元340的一电流信号IR产生一电压降VD。在某些实施例中，电阻单元340可利用至少一电阻、至少一二极管、至少一二极管连接形式的晶体管(diode-connected transistor)、至少一能够提供电阻(electrical resistance)的电路单元，以及上述的组合来实施。
延迟单元350耦接到反相器输入端TI，用以接收电源电压VCC1，并输出电源电压VCC1的延迟版本(delayed version)到反相器输入端TI。电源电压VCC1的延迟版本，以下称作电源电压VCCR1，可携带指示出电源电压VCC1的电压电平的电源状态信息。电源电压VCCR1可作为图2所示的控制信号CS的实施例。从反相器输出端TO输出的电压信号VCOM可作为图2所示的控制信号CSB的实施例。
图4示出了图3所示的电源管理电路300的操作所涉及的信号波形的实施例的示意图。请连同图1、图3参阅图4，在时间点t0，电源控制模块16可启动(power up)电源域12，以及电源电压VCC2开始上升。由于电源电压VCC2尚未就绪(unready)，电源管理电路300可将集成电路10保持在复位状态。例如，输出缓冲器330可将控制信号SOUTB反相，以产生具有一逻辑低电平的控制信号SOUT，使操作在电源域12的一个或多个电路块处在复位状态。
在时间点t0与时间点t1之间，由于电源电压VCCR1/VCC1处于低电平，晶体管MPI可被导通，而晶体管MNI可被关断。施加在锁存器输入端TI1的电压信号VCOM可等于或大致等于(VCC2-VD)。当电源电压VCC2达到一阈值电平，使锁存电路320可正确地运作时，由于电源电压VCC1和电源电压VCC2均尚未就绪，因此，控制信号SOUT仍处在所述逻辑低电平。
在时间点t1，电源电压VCC2达到一标称/额定电平(nominal/rated level)，诸如3.3V。电压信号VCOM可具有等于或大致等于所述额定电平减去电压降VD的电压电平。此外，电源控制模块16可启动电源域11，以及电源电压VCC1/VCCR1开始上升。在时间点t1与时间点t2之间，由于锁存器输入端TI1的信号电平(电压信号VCOM的电压电平)对于锁存器输入端TI2的信号电平(电源电压VCCR1的电压电平)来说已足够高，因此，控制信号SOUTB可具有一逻辑高电平，诸如3.3V。控制信号SOUT可处在所述逻辑低电平。
在时间点t2，电源电压VCC1达到或超过一阈值电平VCT1，使晶体管MNI可被导通。电压信号VCOM可被降低为零或大致为零。举例来说(但本申请不限于此)，当电源电压VCCR1斜坡上升/逐步上升(ramp up)到晶体管MNI的阈值电压(threshold voltage)时，电源电压VCC1会达到阈值电平VCT1。此外，锁存器输入端TI1和锁存器输入端TI2各自的信号电平之间的差距，诸如|VCOM-VCCR1|，会达到或超过一转变阈值(transition threshold)。控制信号SOUTB可从所述逻辑高电平转变为所述逻辑低电平，从而指示出电源电压VCC1已就绪。电源管理电路300可将集成电路10从复位状态释放。例如，输出缓冲器330可将控制信号SOUTB反相，以产生具有所述逻辑高电平(诸如3.3V)的控制信号SOUT，从而将操作在电源域12的所述一个或多个电路块集成电路10从复位状态释放。在时间点t2与时间点t3之间，控制信号SOUTB可处在所述逻辑低电平，控制信号SOUT可处在所述逻辑高电平。晶体管MPI可被关断。在电源电压VCC1和电源电压VCC2均已就绪的期间，电源管理电路300可耗费零暂态电流。
在时间点t3，举例来说，由于发生掉电情形，电源电压VCC1下降至低于或达到一阈值电平VCT2。晶体管MNI可被关断，而晶体管MPI可被导通。电压信号VCOM可增加至等于或大致等于电源电压VCC2的所述额定电平减去电压降VD的电压电平。举例来说(但本申请不限于此)，，当电源电压VCCR1斜坡下降/逐步下降(ramp down)到晶体管MNI的阈值电压时，电源电压VCC1会达到阈值电平VCT2。控制信号SOUTB可从所述逻辑低电平转变为所述逻辑高电平，从而指示出电源电压VCC1尚未就绪。电源管理电路300可使集成电路10处在复位状态。例如，输出缓冲器330可将控制信号SOUTB反相，以产生具有所述逻辑低电平的控制信号SOUT，从而将操作在电源域12的所述一个或多个电路块集成电路10保持在复位状态。
以上基于图3和图4所述的电路结构和操作是为了方便说明的目的，并非用来限制本申请的保护范围。在某些实施例中，反相器电路310的反相器供电端TSI可直接耦接到一电源电压，其中所述电源电压可比电源电压VCC1提前就绪，并具有低于电源电压VCC2的标称/额定电压电平(nominal/rated voltage level)的标称/额定电压电平。在某些实施例中，锁存器输入端TI1和锁存器输入端TI2可分别作为比较器的反相输入端和非反相输入端。在某些实施例中，输出缓冲器330可由其他类型的缓冲器(诸如电压跟随器)来实施。在某些实施例中，可省略输出缓冲器330。电源管理电路300可直接输出控制信号SOUTB以进行上电控制操作。在某些实施例中，可省略延迟单元350。电源电压VCC1可直接输入到反相器输入端TI和锁存器输入端TI2。这些更改和变化均包括在本申请的保护范围内。
在某些实施例中，延迟单元350可用来确保电源电压VCC1在控制信号SOUT转变为所述高逻辑电平时已处于稳定状态。例如，当电源电压VCCR1斜坡上升到一电压电平时，由于电源电压VCCR1是电源电压VCC1的延迟版本，因此，电源电压VCC1可能已经上升至高于所述电压电平。因此，当控制信号SOUT从所述低逻辑电平转变为所述高逻辑电平，以指示出电源电压VCC1已就绪时，电源电压VCC1会比电源电压VCCR1更接近电源电压VCC1的额定电平，诸如1.2V。
请参阅图5，在某些实施例中，图3所示的延迟单元350可利用一延迟单元550来实施，其中延迟单元550包括一电阻RD1和一晶体管MD1。在此实施例中，电阻RD1耦接到电源电压VCC1以提供电源电压VCCR1。晶体管MD1的栅极耦接到电源电压VCCR1。晶体管MD1的漏极和源极彼此短路。因此，晶体管MD1可作为一电容，其耦接于电源电压VCCR1与一参考电压VSS之间。延迟单元550可作为电阻电容延迟单元(RC delay element)。此外，电源管理电路500的电阻单元540可作为图3所示的电阻单元340的实施例。电阻单元540包括彼此串联的多个二极管连接形式的晶体管MR1-MR3。当多个二极管连接形式的晶体管MR1-MR3中各二极管连接形式的晶体管导通时，电阻单元540的电压降VD可大约等于多个二极管连接形式的晶体管MR1-MR3各自的阈值电压的总和。
在此实施例中，电源管理电路500还可包括一晶体管ML，其可作为耦接于锁存电路320的锁存器供电端TSL与锁存器输出端TOL之间的一电容。在电源电压VCC2的斜坡上升期间(ramp-up period)，锁存器输出端TOL的信号电平可利用晶体管ML而被上拉(pulled up)到电源电压VCC2。
图6示出了图5所示的电源管理电路500的操作所涉及的信号波形的实施例的示意图。请一并参阅图5和图6，在时间点tA1，电源电压VCC1开始上升。举例来说，图1所示的电源域11可于时间点tA1被启动。此外，由于电源电压VCC1可通过电阻RD1被施加到晶体管MD1(作为一电容)，电源电压VCCR1可开始上升。经过一段时间tP之后，电源电压VCC1可上升到阈值电平VCT1。电源电压VCCR1可上升到晶体管MNI的阈值电压。因此，晶体管MNI可在时间点tA2被导通。另外，电压信号VCOM可减少为零或大致为零
在时间点tA3，电源电压VCCR1可以比电压信号VCOM高了一转变阈值，使锁存器输入端TI1和锁存器输入端TI2各自的信号电平之间的差距，诸如|VCCR1-VCOM|，可达到所述转变阈值(transition threshold)。控制信号SOUTB可从所述逻辑高电平转变为所述逻辑低电平。此外，控制信号SOUT可从所述逻辑低电平转变为所述逻辑高电平，从而指示出电源电压VCC1已就绪。值得注意的是，当控制信号SOUT从所述逻辑低电平转变为所述逻辑高电平时，由于设置了延迟单元550，电源电压VCC1的电压电平可高于电源电压VCCR1的电压电平。电源电压VCC1可成为足够稳定的电源电压，使装置可正确地操作。
在时间点tA4，电源电压VCC1下降至低于或达到阈值电平VCT2(例如，发生掉电情形)。电源电压VCCR1可下降到晶体管MNI的阈值电压。控制信号SOUTB可从所述逻辑低电平转变为所述逻辑高电平。此外，控制信号SOUT可从所述逻辑高电平转变为所述逻辑低电平，从而指示出电源电压VCC1变成尚未就绪的电源电压。在此实施例中，阈值电平VCT2可等于阈值电平VCT1。
由于本领域的技术人员通过阅读图1至图4的相关段落说明之后，应可了解电源管理电路500的操作细节，因此，进一步的说明在此便不再赘述。
请再次参阅图3和图4，在某些实施例中，延迟单元350可提供滞后(hysteresis)作用，以增加抗扰度(noise immunity)和系统稳定性。例如，延迟单元350可利用具有滞后功能的延迟单元，其可用以产生电源电压VCC1的延迟版本。在电源电压VCC1的斜坡上升期间(ramp-up period)，电源电压VCC1的延迟版本在VCC1电源电压上升到一第一阈值电平时，上升到一参考电平。在电源电压VCC1的斜坡下降期间(ramp-down period)，电源电压VCC1的延迟版本在电源电压VCC1下降到低于所述第一阈值电平的一第二阈值电平时，下降到所述参考电平。在所述参考电平是晶体管MNI的阈值电压的电压电平时，所述第一阈值电平和所述第二阈值电平可分别是阈值电平VCT1和阈值电平VCT2。当电源电压VCC1因为噪声的干扰而斜坡下降到阈值电平VCT1与阈值电平VCT2两者之间的电压电平时，由于电源电压VCCR1的电压电平仍可高于晶体管MNI的阈值电压的电压电平，因此，控制信号SOUT仍可处在所述逻辑高电平。所述具有滞后功能的延迟单元可减少控制信号SOUTB/SOUT中发生错误的信号电平转变(false transition)的可能性。
请参阅图7，在某些实施例中，图3所示的延迟单元350可利用一延迟单元750来实施。电源管理电路700的电路结构与图5所示的电源管理电路500的电路结构相似/相同，两者主要的差别在于延迟单元750还包括一电阻RD2和一晶体管MD2。在此实施例中，电阻RD2的一端耦接到反相器输入端TI1和晶体管MD2。晶体管MD2用以根据电压信号VCOM选择性地将电阻RD2的另一端耦接到参考电压VSS。
图8示出了图7所示的电源管理电路700的操作所涉及的信号波形的实施例的示意图。请一并参阅图7和图8，在时间点tB1，电源电压VCC1从一低电压电平开始上升。晶体管MPI可被导通，而晶体管MNI可被关断。电压信号VCOM可具有足够高的电平以导通晶体管MD2。因此，电阻RD1和电阻RD2可作为一分压器(voltage divider)，以对电源电压VCC1进行分压。由于电源电压VCC1可通过所述分压器被施加到晶体管MD1(作为一电容)，电源电压VCCR1可开始上升。电源电压VCCR1可视为与电源电压VCC1相关的分压。
经过一段时间tQ之后，电源电压VCC1可上升到阈值电平VCT1。此外，电源电压VCCR1可上升到晶体管MNI的阈值电压。因此，晶体管MNI可在时间点tB2被导通。在某些实施例中，由于图8所示的阈值电平VCT1可高于图6所示的阈值电平VCT1，因此，所述一段时间tQ的长度可长于图6所示的所述一段时间tP的长度。在时间点tB2与时间点tB3之间，晶体管MPI可被关断。电压信号VCOM可具有低电平，使晶体管MD2被关断。电源电压VCCR1的电压电平可大致等于电源电压VCC1的电压电平。
在时间点tB3，锁存器输入端TI1和锁存器输入端TI2各自的信号电平之间的差距，诸如|VCCR1-VCOM|，可达到一转变阈值。控制信号SOUTB可从所述逻辑高电平转变为所述逻辑低电平。此外，控制信号SOUT可从所述逻辑低电平转变为所述逻辑高电平，从而指示出电源电压VCC1已就绪。
在时间点tB4，电源电压VCC1下降至低于或达到阈值电平VCT2(例如，发生掉电情形)。电源电压VCCR1可下降至低于或达到晶体管MNI的阈值电压。晶体管MNI可被关断，而晶体管MPI可被导通。电压信号VCOM可具有足够高的电平以导通晶体管MD2。电源电压VCCR1可再次成为与电源电压VCC1相关的分压。控制信号SOUTB可从所述逻辑低电平转变为所述逻辑高电平。此外，控制信号SOUT可从所述逻辑高电平转变为所述逻辑低电平，从而指示出电源电压VCC1变成尚未就绪的电源电压。在此实施例中，图8所示的阈值电平VCT2可等于图6所示的阈值电平VCT1。
由于本领域的技术人员通过阅读图1至图6的相关段落说明之后，应可了解电源管理电路700的操作细节，因此，进一步的说明在此便不再赘述。
在某些实施例中，本申请所公开的电源管理方案可应用于电源隔离。图9是图1所示的集成电路10的一种具体实施方式。在此实施例中，集成电路90具有多个电源域，其包括一电源域13、一常开电源域14，以及图1所示的电源域11和电源域12。多个电源域11-13可分别由常开电源域14传送的多个电源电压VCC1-VCC3所供电。在某些实施例中，多个电源电压VCC1-VCC3可以是可切换的电源域(switchable power domain)。
集成电路90可利用一个或多个电源门控机制来进行不同电源域之间的电源隔离。举例来说，集成电路90可包括一电源管理电路900，其可用于多个电源域11和12之间的电源隔离。电源管理电路900可作为图1所示的电源管理电路100的实施例。又例如，集成电路90可包括一隔离单元(isolation cell)901，其可用于多个电源域11和13之间的电源隔离。隔离单元901可利用(但不限于)一或门(OR gate)来实施。值得注意的是，在某些实施例中，电源管理电路900可用于多个电源域11-13中任两个电源域之间的电源隔离，而不致背离本申请的保护范围。此外，隔离单元901可用于多个电源域11-13中任两个电源域之间的电源隔离，而不致背离本申请的保护范围。再者，在某些实施例中，电源管理电路900可设置在物理介质连接层(physical medium attachment layer，PMA)961、物理编码子层(physicalcoding sublayer，PCS)962或电源控制模块16之中，而不致背离本申请的保护范围。
为方便说明，下文将集成电路90描述为一应用处理器(application processor，AP)的至少一部分，所述应用处理器可支持移动行业处理器接口(Mobile IndustryProcessor Interface，MIPI)的规格。本领域的技术人员可以了解集成电路90可实施为能够支持其他类型的通信接口规格(communication interface specification)的集成电路，而不致背离本申请的保护范围。
在此实施例中，集成电路90还可包括图1所示的电源控制模块16、一图像信号处理器(image signal processor，ISP)92、一图形处理单元(graphic processing unit，GPU)94以及一接收器96。电源控制模块16操作在常开电源域14，并可用以提供多个电源电压VCC1-VCC3给多个电源域11-13，以及控制多个电源域11-13的电源启动/关断时序。此外，电源控制模块16可用来产生一电源状态信号，诸如一电源准备好信号(power good signal)PWR_OK，以指示出多个电源电压VCC1-VCC3均已就绪或可供使用。
图像信号处理器92操作在电源域11，可由电源控制模块16所提供的启动信号(start-up signal)PWR_ON来启动。图形处理单元94操作在电源域13，可被隔离单元901控制以选择性地和图像信号处理器92隔离。举例来说(但本申请不限于此)，当电源域11尚未就绪或不可用时，电源控制模块16可传送具有预定电平(诸如高逻辑电平)的一控制信号ISO_EN1。隔离单元901可根据控制信号ISO_EN1，将来自电源域11的信号和电源域13中的图形处理单元94隔离。
接收器96，诸如移动行业处理器接口差分物理接收器(MIPI differentialphysical receiver，MIPI D-PHY receiver)，可具有一物理层(physical layer)，其可包括物理介质连接层(PMA)961和物理编码子层(PCS)962。利用耦接于物理介质连接层961和物理编码子层962之间的电源管理电路900，接收器96的所述物理层可容许不同的电源启动/关断时序。举例来说(但本申请不限于此)，当电源域11尚未就绪或不可用时，电源管理电路900可根据电源控制模块16所提供的一控制信号ISO_EN2，将电源域11中的物理介质连接层961与电源域12中的物理编码子层962断开。在某些实施例中，控制信号ISO_EN2可携带电源电压VCC1的电源状态信息，从而指示出电源电压VCC1是否已就绪。在某些实施例中，控制信号ISO_EN2可携带多个电源电压VCC1和VCC2各自的电源状态信息，从而指示出多个电源电压VCC1和VCC2是否均已就绪。在某些实施例中，控制信号ISO_EN2可以是一电源状态信号，诸如电源准备好信号PWR_OK或电源准备好信号PWR_OK的反相信号。
图10是图2所示的电源管理电路200的一种具体实施方式。在此实施例中，图10所示的电源管理电路1000可用来对图9所示的集成电路90的不同电源域进行电源隔离。电源管理电路1000的电路结构与图3所示的电源管理电路300的电路结构相似/相同，两者主要的差别在于反相器供电端TSI可选择性地耦接到多个电源电压VCC1和VCC2的其中一个。在此实施例中，电源管理电路1000可包括一反相器电路1010、一锁存电路1020、一切换电路(switch circuit)1060、一输出缓冲器1070以及图3所示的输出缓冲器330。反相器电路1010和锁存电路1020可分别作为图2所示的反相器电路210和锁存电路220的实施例。
锁存电路1020可利用(但不限于)一交叉耦合反相器对(cross-coupled inverterpair)，其可包括多个晶体管MLU1、MLD1、MLU2和MLD2。锁存器输入端TI1耦接到晶体管MLD1的栅极，用以接收反相器电路1010所产生的一电压信号PWRB。锁存器输入端TI2耦接到晶体管MLD2的栅极，用以接收输入到反相器电路1010的控制信号ISO_EN2。控制信号ISO_EN2可作为图2所示的控制信号CS的实施例。电压信号PWRB可作为图2所示的控制信号CSB的实施例。锁存器供电端TSL耦接到多个晶体管MLU1和MLU2各自的源极，用以接收电源电压VCC2。锁存器输出端TOL耦接到多个晶体管MLU2和MLD2各自的漏极之间，用以输出控制信号SOUTB。另一锁存器输出端TOLC耦接到多个晶体管MLU1和MLD1各自的漏极之间，用以输出控制信号SOUTB的反相或互补(complement)信号。
切换电路1060可包括一电阻单元1062、一开关1064和一开关1066。电阻单元1062耦接于一电路节点NC与反相器供电端TSI之间。在此实施例中，电阻单元1062可由一电阻RG来实施。在某些实施例中，电阻单元1062可利用至少一电阻、至少一二极管、至少一二极管连接形式的晶体管、至少一能够提供电阻的电路单元，以及上述的组合来实施，而不致背离本申请的保护范围。开关1064可根据一控制信号PWRS(即，锁存器输出端TOLC的信号电平)选择性地耦接于电源电压VCC1与反相器供电端TSI之间。开关1066可根据控制信号PWRS选择性地耦接于电源电压VCC2与电路节点NC之间。当开关1064和开关1066其中的一个导通时，开关1064和开关1066其中的另一个可被关断。在此实施例中，开关1064和开关1066可分别利用晶体管MS1和晶体管MS2来实施。在某些实施例中，开关1064和开关1066均可利用其他类型的开关单元来实施，而不致背离本申请的保护范围。
输出缓冲器1070耦接到锁存电路1020的锁存器输出端TOLC，并可用来缓冲控制信号SOUTB的互补信号以产生控制信号PWRS。在此实施例中，输出缓冲器1070可利用操作在电源电压VCC2的电压跟随器来实施。
图11示出了图10所示的电源管理电路1000的操作所涉及的信号波形的实施例的示意图。请连同图9、图10参阅图11，在时间点tC1之前，来自常开电源域14的控制信号ISO_EN2具有一逻辑低电平(诸如0V)。在此实施例中，控制信号ISO_EN2可利用电源准备好信号PWR_OK来实施。具有所述逻辑低电平的电源准备好信号PWR_OK可指示出多个电源电压VCC1和VCC2均尚未就绪。此外，电压信号PWRB可回应具有额定电平V1(诸如3.3V)的电源电压VCC2而上升。例如，反相器电路1010可利用图3所示的反相器电路310来实施。由于输入到一p沟道晶体管(p-channel transistor)(诸如图3所示的晶体管MPI)的栅极的电源准备好信号PWR_OK具有所述逻辑低电平，因此，电源电压VCC2可通过电阻单元1062和所述p沟道晶体管施加到反相器输出端TO。
在时间点tC1，由于电压信号PWRB达到或高于一阈值电平，锁存器输入端TI1和锁存器输入端TI2各自的信号电平之间的差距(诸如|PWRB-VCCR1|)会达到或超过一转变阈值(诸如0.9V)。控制信号PWRS可具有在电源域12是有效的一逻辑低电平，诸如0V。控制信号SOUTB可具有在电源域12是有效的一逻辑高电平，诸如3.3V。因此，适用于电源域12的控制信号SOUT可具有所述逻辑低电平，以指示出多个电源电压VCC1和VCC2均尚未就绪。此外，由于控制信号PWRS可回应电源准备好信号PWR_OK而处在所述逻辑低电平，因此，在电源电压VCC1就绪之前，开关1064被关断，而开关1066被导通。
在时间点tC2，电源电压VCC1达到本身的额定电平V2，诸如1.2V。经过一延迟时间之后，电源准备好信号PWR_OK在时间点tC3转变成一逻辑高电平V3，诸如1.2V。在时间点tC4，电压信号PWRB可下降到电压电平V4，其可等于或大致等于电源电压VCC2减去电压降VDG。电压降VDG是根据流过电阻RG的一电流信号而产生。举例来说(但本申请不限于此)，电压电平V4可接近0V，诸如0.2V。
在时间点tC5，由于锁存器输入端TI1和锁存器输入端TI2各自的信号电平之间的差距(诸如|PWR_OK-PWRB|)达到或超过一转变阈值(诸如0.9V)，因此，控制信号PWRS和控制信号SOUT均可转变为电源域12中的所述逻辑高电平(诸如3.3V)。由于控制信号PWRS可回应电源准备好信号PWR_OK而处在所述逻辑高电平，因此，当多个电源电压VCC1和VCC2均已就绪时，开关1064被导通，而开关1066被关断。在时间点tC6，由于开关1064被导通以将电源电压VCC1耦接到反相器输入端TI，因此，电压信号PWRB可降低到电源域11中的所述逻辑低电平(诸如0V)。
在时间点tC7，电源控制模块16可使电源准备好信号PWR_OK(即控制信号ISO_EN2)解除有效状态(dessert)，以关断电源域11。电源准备好信号PWR_OK可从常开电源域14中的所述逻辑高电平转变为所述逻辑低电平。在时间点tC8，由于锁存器输入端TI1和锁存器输入端TI2各自的信号电平之间的差距(诸如|PWRB-PWR_OK|)达到或超过一转变阈值(诸如0.9V)，因此，控制信号PWRS和控制信号SOUT均可转变为电源域12中的所述逻辑低电平。电压信号PWRB可上升到大致等于电源电压VCC1的额定电平(诸如1.2V)。在时间点tC9，由于开关1066根据控制信号PWRS而导通，因此，电源电压VCC2通过电阻单元1062耦接到反相器供电端TI。电压信号PWRB可上升到电源电压VCC2的额定电平V1。
利用可指示出电源电压VCC1的电源状态的电源准备好信号PWR_OK，当电源电压VCC1尚未就绪或还不可使用时，电源管理电路1000可将电源域11和电源域12中的一个或多个电路块(诸如物理介质连接层961)隔离。此外，当电源电压VCC1和电源电压VCC2均已就绪时，电源管理电路1000可将产生适用于电源域12的控制信号SOUTB/SOUT，以允许电源域11耦接到电源域12中的所述一个或多个电路块。
在某些实施例中，控制信号ISO_EN2还可携带电源电压VCC2的电源状态信息。当多个电源电压VCC1和VCC2的其中一个已就绪而另一个尚未就绪时(例如，在电源启动时序的期间)，控制信号ISO_EN2可处在一第一电平(诸如一逻辑高电平和一逻辑低电平其中的一个)。当多个电源电压VCC1和VCC2均已就绪时，控制信号ISO_EN2可处在不同于所述第一电平的一第二电平。图12示出了图10所示的电源管理电路1000的操作所涉及的信号波形的另一实施例的示意图。图12所示的信号波形与图11所示的信号波形相似/相同，两者的差别在于在电源电压VCC2就绪之前，控制信号ISO_EN2可处在逻辑高电平。此外，当电源电压VCC2已就绪而电源电压VCC1尚未就绪时，控制信号ISO_EN2可处在逻辑低电平。当多个电源电压VCC1和VCC2均已就绪时，控制信号ISO_EN2可回到逻辑高电平。由于本领域的技术人员通过阅读图1至图11的相关段落说明之后，应可了解图10所示的电源管理电路1000采用图12所示的信号波形的操作细节，因此，进一步的说明在此便不再赘述。
在某些实施例中，本申请所公开的电源管理方案可利用电源准备好信号的反相信号(由常开电源域所提供)来进行电源隔离。图13是图2所示的电源管理电路200的另一种具体实施方式。在此实施例中，图13所示的电源管理电路1300可用来对图9所示的集成电路90的不同电源域进行电源隔离。电源管理电路1300的电路结构与图10所示的电源管理电路1000的电路结构相似/相同，两者主要的差别在电源电压VCC1可在就绪之前就耦接到反相器供电端TSI。此外，输出缓冲器1330可利用电压跟随器来实施。在此实施例中，电源管理电路1300可利用一电源状态信号PWR_OKN(其为图9所示的电源准备好信号PWR_OK的反相信号)进行电源隔离。电源状态信号PWR_OKN可作为图9所示的控制信号ISO_EN2的实施例。
图14示出了图13所示的电源管理电路1300的操作所涉及的信号波形的实施例的示意图。请连同图9、图13参阅图14，在时间点tD1之前，电源状态信号PWR_OKN可处在一逻辑高电平，以指示出多个电源电压VCC1和VCC2并没有都已经就绪。输入到锁存器输入端TI1的电压信号PWRB可具有一逻辑低电平。因此，锁存器输入端TI1的信号电平会低于锁存器输入端TI2的信号电平。控制信号SOUTB可具有一逻辑低电平，以指示出电源电压VCC1尚未就绪。电源管理电路1300可据以产生具有一逻辑低电平的控制信号SOUT，从而将电源域11和操作在电源域12的物理介质连接层961隔离。
在时间点tD1，电源状态信号PWR_OKN可转变为一逻辑低电平，以指示出多个电源电压VCC1和VCC2均已就绪。锁存器输入端TI1的信号电平会高于锁存器输入端TI2的信号电平。控制信号SOUTB可具有一逻辑高电平。电源管理电路1300可据以产生具有一逻辑高电平的控制信号SOUT，从而允许信号从电源域11传递到操作在电源域12的物理介质连接层961。在时间点tD2，电源控制模块16可使电源准备好信号PWR_OK解除有效状态，以关断电源域11。电源状态信号PWR_OKN可转变为所述逻辑高电平。电源域11可再次和操作在电源域12的物理介质连接层961隔离。
在某些实施例中，控制信号ISO_EN2还可携带电源电压VCC2的电源状态信息。当多个电源电压VCC1和VCC2的其中一个已就绪而另一个尚未就绪时(例如，在电源启动时序的期间)，控制信号ISO_EN2可处在一第一电平(诸如一逻辑高电平和一逻辑低电平其中的一个)。当多个电源电压VCC1和VCC2均已就绪时，控制信号ISO_EN2可处在不同于所述第一电平的一第二电平。图15示出了图13所示的电源管理电路1300的操作所涉及的信号波形的另一实施例的示意图。图15所示的信号波形与图14所示的信号波形相似/相同，两者的差别在于在电源电压VCC2就绪之前，控制信号ISO_EN2可处在逻辑低电平。此外，当电源电压VCC2已就绪而电源电压VCC1尚未就绪时，控制信号ISO_EN2可转变到逻辑高电平。当多个电源电压VCC1和VCC2均已就绪时，控制信号ISO_EN2可回到逻辑低电平。由于本领域的技术人员通过阅读图1至图14的相关段落说明之后，应可了解图13所示的电源管理电路1300采用图15所示的信号波形的操作细节，因此，进一步的说明在此便不再赘述。
如上所述，本申请所公开的电源管理方案可将适用在一电源域的控制信号，转换为适用在另一电源域的控制信号，从而进行电源控制操作。举例来说(但本申请不限于此)，前述电源管理电路200/300/1000/1300可实施为包括一电平转换器和一输出缓冲器。在图2所示的实施例中，反相器电路210和锁存电路220可用来实施电平转换器202的至少一部分。在图3所示的实施例中，反相器电路310、锁存电路320和电阻单元340可用来实施电平转换器302的至少一部分。在图10所示的实施例中，反相器电路1010、锁存电路1020和切换电路1060可用来实施电平转换器1002的至少一部分。在图13所示的实施例中，反相器电路1010和锁存电路1020可用来实施电平转换器1302的至少一部分。
在某些实施例中，本申请所公开的电源管理方案可利用单端式电平转换器和输出缓冲器来进行电源隔离。图16是图2所示的电源管理电路200的另一种具体实施方式。在此实施例中，电源管理电路1600可用来对图9所示的集成电路90的不同电源域进行电源隔离。此外，电源管理电路1600可实施为包括一单端式电平转换器。
请一并参阅图9和图16，电源管理电路1600可包括一电平转换器1602和图3所示的输出缓冲器330。电平转换器1602由在电源域12中使用的电源电压VCC2所供电。电平转换器1602可用来将控制信号ISO_EN2转换为适用于电源域12的控制信号SOUTB。在此实施例中，电平转换器1602包括一晶体管MLS和一电阻单元RS(诸如一电阻)。此外，用来控制晶体管MLS的开关状态的控制信号ISO_EN2可利用一电源状态信号(诸如电源准备好信号PWR_OK)来实施。
于操作中，在电源电压VCC1就绪之前，电源准备好信号PWR_OK处于一逻辑低电平。晶体管MLS被关断。控制信号SOUTB可具有一逻辑高电平，诸如电源电压VCC2的额定电平。控制信号SOUT可具有一逻辑低电平，以指示出电源电压VCC1尚未就绪。电源管理电路1600可根据控制信号SOUT将电源域11和电源域12中的物理介质连接层961隔离。当多个电源电压VCC1和VCC2均已就绪时，电源准备好信号PWR_OK从所述逻辑低电平转变为一逻辑高电平，以导通晶体管MLS。控制信号SOUTB可转变为所述逻辑低电平。控制信号SOUT可转变为所述逻辑高电平，其可指示出多个电源电压VCC1和VCC2均已就绪。电源管理电路1600可根据控制信号SOUT允许电源域11耦接到电源域12中的物理介质连接层961。
值得注意的是，本申请所公开的电源管理方案可利用单个控制信号(诸如直接从常开电源域提供的电源状态信号)以进行不同电源域之间的电源隔离。请再次参阅图9和图13，在某些实施例中，由于控制信号ISO_EN2可被电平转换到适用于电源域13的控制信号，因此，电源管理电路900可根据控制信号ISO_EN2将电源域11和电源域13中的一个或多个电路块隔离。例如，当电源管理电路900用以将电源域11和电源域13中的图形处理单元94隔离时，反相器电路110和锁存电路1020可分别由电源电压VCC1和VCC3所供电。电平转换器1302仍可接收电源状态信号PWR_OKN，以将电源状态信号PWR_OKN可转换为控制信号SOUTB，其可在电源域VCC3中使用。利用本申请所公开的电源管理方案，单个控制信号即可用来进行多个电源域之间的电源隔离，因此可减少电路芯片面积和功耗。
图17是本申请管理一集成电路的方法的一实施例的流程图。为了方便说明，以下基于图9所示的集成电路和图2所示的电平转换器来来说明方法1700。本领域的技术人员应可了解方法1700可应用于图1所示的集成电路10或其他具有多个电源域的集成电路，而不致背离本申请的保护范围。此外，本领域的技术人员应可了解方法1700可利用其他电平转换器，诸如图3所示的电平转换器302、图10所示的电平转换器1002、图13所示的电平转换器1302、图16所示的电平转换器1602，或其他类型的电平转换器，而不致背离本申请的保护范围。此外，在某些实施例中，在方法1700中可执行其他操作。在某些实施例中，方法1700中的操作可由不同的顺序来进行，或由其他操作来实施。在某些实施例中，可省略方法1700中的一个或多个操作的。
于操作1702中，使用一电平转换器，并将所述电平转换器操作在供电给所述集成电路的一第一电源域的一第一电源电压。所述第一电源域用以接收来自所述集成电路的一第二电源域的一输入信号，所述第二电源域由一第二电源电压所供电。例如，电平转换器202可由电源域12中的电源电压VCC2所供电。电源域12中的物理介质连接层961可从由电源电压VCC1所供电的电源域11中的物理编码子层962接收一输入信号，诸如一数据输入或一控制输入。
于操作1704中，当所述第一电源电压已就绪，而所述第二电源电压尚未就绪时，利用所述电平转换器将一第一控制信号转换为具有一第一逻辑电平的一第二控制信号，以将所述第二电源域和所述第一电源域隔离，其中所述第一控制信号至少指示出所述第二电源电压的电源状态。例如，电平转换器202可实施在电源管理电路900中。当电源电压VCC2已就绪而电源电压VCC1尚未就绪时，电平转换器202可用来将控制信号CS转换为具有一第一逻辑电平(诸如一逻辑高电平和一逻辑低电平其中的一个)的控制信号SOUTB，以将电源域11和电源域12隔离。因此，所述输入信号(其可具有从电源域11所传送的未知状态)可以和电源域12隔离。电源域11中的物理编码子层962可不与电源域12中的物理介质连接层961耦接。
在某些实施例中，图2所示的控制信号CS可利用常开电源域14所提供的电源状态信号来实施。在某些实施例中，图2所示的控制信号CS可利用能够指示出电源电压VCC1是否已就绪的电源状态信号来实施。在某些实施例中，图2所示的控制信号CS可利用能够指示出电源电压VCC1和电源电压VCC2是否均已就绪的电源状态信号来实施。举例来说，控制信号CS可由电源控制模块16所传送的电源准备好信号PWR_OK来实施。又例如，控制信号CS可由具有与图11、图12、图14或图15相似/相同的信号波形的控制信号ISO_EN2来实施。
于操作1706中，当所述第一电源电压和所述第二电源电压均已就绪时，利用所述电平转换器将所述第一控制信号转换为具有一第二逻辑电平的所述第二控制信号，以允许所述第一电源域接收来自所述第二电源域的所述输入信号。例如，当电源电压VCC1和电源电压VCC2均已就绪时，电平转换器202可用来将控制信号CS转换为具有一第二逻辑电平(诸如所述逻辑高电平和所述逻辑低电平其中的另一个)的控制信号SOUTB，以允许电源域12接收来自电源域11的所述输入信号。因此，电源域11所提供的所述输入信号可被传送到电源域12。电源域11中的物理编码子层962可被允许与电源域12中的物理介质连接层961耦接。
由于本领域的技术人员通过阅读图1至图16的相关段落说明之后，应可了解电源管理电路1700的操作细节，因此，进一步的说明在此便不再赘述。
上文的叙述简要地提出了本申请某些实施例的特征，而使得本领域的技术人员能够更全面地理解本申请的多种态样。本申请本领域的技术人员当可理解，其可轻易地利用本申请内容作为基础，来设计或更动其他工艺与结构，以实现与此处所述的实施方式相同的目的和/或达到相同的优点。本申请本领域的技术人员应当明白，这些均等的实施方式仍属于本申请内容的精神与范围，且其可进行各种变更、替代与更动，而不会悖离本申请内容的精神与范围。

Claims (20)

1.一种用于集成电路的电源管理电路，其特征在于，包括：
反相器电路，具有反相器输入端和反相器输出端，所述反相器电路用以从所述反相器输入端接收第一控制信号，并于所述反相器输出端产生第二控制信号，所述第一控制信号携带供电给所述集成电路的第一电源电压的电源状态信息；以及
锁存电路，具有锁存器供电端、第一锁存器输入端和第二锁存器输入端，所述锁存器供电端耦接到供电给所述集成电路的第二电源电压，所述第二电源电压比所述第一电源电压提前就绪，所述第一锁存器输入端耦接到所述反相器输出端以接收所述第二控制信号，所述第二锁存器输入端耦接到所述反相器输入端以接收所述第一控制信号，所述锁存电路用以根据所述第一控制信号和所述第二控制信号各自的信号电平产生第三控制信号，并据以进行所述集成电路的电源控制。
2.如权利要求1所述的电源管理电路，其特征在于，当所述电源状态信息指示出所述第一电源电压尚未就绪时，所述第一控制信号的信号电平和所述第二控制信号的信号电平两者的其中一个信号电平高于所述第一控制信号的信号电平和所述第二控制信号的信号电平两者的另一个信号电平；当所述电源状态信息指示出所述第一电源电压已就绪时，所述第一控制信号的信号电平和所述第二控制信号的信号电平两者的所述其中一个信号电平低于所述第一控制信号的信号电平和所述第二控制信号的信号电平两者的所述另一个信号电平。
3.如权利要求1所述的电源管理电路，其特征在于，当所述电源状态信息指示出所述第一电源电压尚未就绪时，所述锁存电路用以产生所述第三控制信号，以保持所述集成电路在复位状态；当所述电源状态信息指示出所述第一电源电压已就绪时，所述锁存电路用以产生所述第三控制信号，以将所述集成电路从所述复位状态释放。
4.如权利要求1所述的电源管理电路，其特征在于，所述集成电路包括由所述第一电源电压所供电的第一电源域和由所述第二电源电压所供电的第二电源域；当所述电源状态信息指示出所述第一电源电压尚未就绪时，所述锁存电路用以产生所述第三控制信号，以将所述第一电源域和操作在所述第二电源域的所述集成电路的一部分隔离；当所述电源状态信息指示出所述第一电源电压已就绪时，所述锁存电路用以产生所述第三控制信号，以允许所述第一电源域耦接到所述集成电路的所述部分。
5.如权利要求1所述的电源管理电路，其特征在于，还包括：
电阻单元，其中所述反相器电路的反相器供电端用以通过所述电阻单元耦接到所述第二电源电压。
6.如权利要求5所述的电源管理电路，其特征在于，还包括：
延迟单元，耦接到所述反相器输入端，所述延迟单元用以接收所述第一电源电压，并输出所述第一电源电压的延迟版本到所述反相器输入端，所述第一电源电压的所述延迟版本作为所述第一控制信号。
7.如权利要求6所述的电源管理电路，其特征在于，在所述第一电源电压的斜坡上升期间，所述第一电源电压的所述延迟版本在所述第一电源电压上升到第一阈值电平时，上升到参考电平；在所述第一电源电压的斜坡下降期间，所述第一电源电压的所述延迟版本在所述第一电源电压下降到低于所述第一阈值电平的第二阈值电平时，下降到所述参考电平。
8.如权利要求5所述的电源管理电路，其特征在于，所述锁存电路还包括第一锁存器输出端和第二锁存器输出端，所述第一锁存器输出端用以输出所述第三控制信号；所述电源管理电路还包括：
第一开关，根据所述第二锁存器输出端的信号电平选择性地耦接于所述第一电源电压与所述反相器供电端之间；以及
第二开关，根据所述第二锁存器输出端的信号电平选择性地耦接于所述第二电源电压与所述电阻单元之间；
其中当所述第一电源电压尚未就绪时，所述第一控制信号具有逻辑低电平，所述第一开关断开，所述第二开关导通；当所述第一电源电压和所述第二电源电压均已就绪时，所述第一控制信号具有逻辑高电平，所述第一开关导通，所述第二开关断开。
9.如权利要求1所述的电源管理电路，其特征在于，所述反相器电路的反相器供电端用以接收所述第一电源电压；其中当所述第一电源电压尚未就绪时，所述第一控制信号具有逻辑高电平；当所述第一电源电压和所述第二电源电压均已就绪时，所述第一控制信号具有逻辑低电平。
10.如权利要求1所述的电源管理电路，其特征在于，所述第一控制信号是由常开电源域所提供。
11.如权利要求1所述的电源管理电路，其特征在于，所述第一控制信号还携带所述第二电源电压的电源状态信息；当所述第二电源电压尚未就绪时，所述第一控制信号具有第一逻辑电平；当所述第二电源电压已就绪，而所述第一电源电压尚未就绪时，所述第一控制信号具有不同于所述第一逻辑电平的第二逻辑电平；当所述第一电源电压和所述第二电源电压均已就绪时，所述第一控制信号具有所述第一逻辑电平。
12.一种用于集成电路的电源管理电路，其特征在于，包括：
电平转换器，至少由可在所述集成电路的第一电源域使用的第一电源电压所供电，所述电平转换器用以将第一控制信号转换为可在所述第一电源域使用的第二控制信号，所述第一控制信号指示出可在所述集成电路的第二电源域使用的第二电源电压的电源状态，所述第一电源电压比所述第二电源电压提前就绪，所述第二电源域不同于所述第一电源域；以及
输出缓冲器，耦接到所述电平转换器，用以缓冲所述第二控制信号以产生第三控制信号，并据以进行所述集成电路的电源控制。
13.如权利要求12所述的电源管理电路，其特征在于，当所述第一控制信号指示出所述第二电源电压尚未就绪时，所述输出缓冲器用以产生所述第三控制信号，以将所述第二电源域和操作在所述第一电源域的所述集成电路的一部分隔离；当所述第一控制信号指示出所述第二电源电压已就绪时，所述输出缓冲器用以产生所述第三控制信号，以允许所述第二电源域耦接到所述集成电路的所述部分。
14.如权利要求12所述的电源管理电路，其特征在于，所述电平转换器包括：
反相器电路，具有反相器输入端和反相器输出端，所述反相器电路用以从所述反相器输入端接收所述第一控制信号，并于所述反相器输出端产生第四控制信号；以及
锁存电路，具有锁存器供电端，第一锁存器输入端和第二锁存器输入端，所述锁存器供电端耦接到供电给所述第一电源电压，所述第一锁存器输入端耦接到所述反相器输出端以接收所述第四控制信号，所述第二锁存器输入端耦接到所述反相器输入端以接收所述第一控制信号，所述锁存电路用以根据所述第一控制信号和所述第四控制信号各自的信号电平产生所述第二控制信号。
15.如权利要求14所述的电源管理电路，其特征在于，所述反相器电路的反相器供电端用以接收所述第二电源电压；其中当所述第二电源电压尚未就绪时，所述第一控制信号具有逻辑高电平；当所述第一电源电压和所述第二电源电压均已就绪时，所述第一控制信号具有逻辑低电平。
16.如权利要求14所述的电源管理电路，其特征在于，所述锁存电路还包括第一锁存器输出端和第二锁存器输出端，所述第一锁存器输出端用以输出所述第二控制信号；所述电平转换器还包括：
电阻单元，耦接于电路节点与所述反相器电路的反相器供电端之间；
第一开关，根据所述第二锁存器输出端的信号电平选择性地耦接于所述第一电源电压与所述电路节点之间；以及
第二开关，根据所述第二锁存器输出端的信号电平选择性地耦接于所述第二电源电压与所述反相器供电端之间；
其中当所述第二电源电压尚未就绪时，所述第一控制信号具有逻辑低电平，所述第一开关导通，所述第二开关断开；当所述第一电源电压和所述第二电源电压均已就绪时，所述第一控制信号具有逻辑高电平，所述第一开关断开，所述第二开关导通。
17.如权利要求12所述的电源管理电路，其特征在于，所述第一控制信号还指示出所述第一电源电压的电源状态；当所述第一电源电压尚未就绪时，所述第一控制信号具有第一逻辑电平；当所述第一电源电压已就绪，而所述第二电源电压尚未就绪时，所述第一控制信号具有不同于所述第一逻辑电平的第二逻辑电平；当所述第一电源电压和所述第二电源电压均已就绪时，所述第一控制信号具有所述第一逻辑电平。
18.如权利要求12所述的电源管理电路，其特征在于，所述第一控制信号是由常开电源域所提供。
19.一种管理集成电路的方法，其特征在于，包括：
将电平转换器操作在供电给所述集成电路的第一电源域的第一电源电压，其中所述第一电源域用以接收来自所述集成电路的第二电源域的输入信号，所述第二电源域由第二电源电压所供电；
当所述第一电源电压已就绪，而所述第二电源电压尚未就绪时，利用所述电平转换器将第一控制信号转换为具有第一逻辑电平的第二控制信号，以将所述第二电源域和所述第一电源域隔离，其中所述第一控制信号至少指示出所述第二电源电压的电源状态；以及
当所述第一电源电压和所述第二电源电压均已就绪时，利用所述电平转换器将所述第一控制信号转换为具有第二逻辑电平的所述第二控制信号，以允许所述第一电源域接收来自所述第二电源域的所述输入信号。
20.如权利要求19所述的方法，其特征在于，所述第一控制信号是常开电源域所提供的电源状态信号，所述电源状态信号指示出所述第一电源电压和所述第二电源电压是否均已就绪。
CN202010641889.7A 2019-07-05 2020-07-06 用于具有多个电源域的集成电路的电源管理电路和方法 Pending CN112187251A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962870830P 2019-07-05 2019-07-05
US62/870,830 2019-07-05

Publications (1)

Publication Number Publication Date
CN112187251A true CN112187251A (zh) 2021-01-05

Family

ID=73918920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010641889.7A Pending CN112187251A (zh) 2019-07-05 2020-07-06 用于具有多个电源域的集成电路的电源管理电路和方法

Country Status (3)

Country Link
US (2) US11567516B2 (zh)
CN (1) CN112187251A (zh)
TW (2) TWI783242B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113177386A (zh) * 2021-04-27 2021-07-27 北京百度网讯科技有限公司 集成电路和电子设备
CN114387932A (zh) * 2022-01-18 2022-04-22 北京奕斯伟计算技术有限公司 保护电路及保护方法、输出单元、源极驱动器及显示设备
CN117492837A (zh) * 2024-01-02 2024-02-02 深圳鲲云信息科技有限公司 寄存器、寄存器配置方法及芯片

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11726539B2 (en) * 2021-02-26 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd Power management circuit, system-on-chip device, and method of power management
TWI787032B (zh) * 2022-01-03 2022-12-11 力晶積成電子製造股份有限公司 積體電路及其電源控制電路
WO2024065509A1 (zh) * 2022-09-29 2024-04-04 华为技术有限公司 控制装置、控制系统及运载工具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096484A1 (en) * 2007-10-12 2009-04-16 Mediatek Inc. Level shifters
US20100188131A1 (en) * 2009-01-23 2010-07-29 Shayan Zhang Level shifter for change of both high and low voltage
CN102096455A (zh) * 2009-12-15 2011-06-15 环旭电子股份有限公司 主机板控制信号产生电路
US20140025325A1 (en) * 2010-12-17 2014-01-23 Qualcomm Incorporated Voltage Level-Shifting
CN108322210A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 一种电平转换电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8339177B2 (en) 2011-01-26 2012-12-25 Freescale Semiconductor, Inc. Multiple function power domain level shifter
TWI463797B (zh) 2011-07-04 2014-12-01 Pegatron Corp 電源開關電路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096484A1 (en) * 2007-10-12 2009-04-16 Mediatek Inc. Level shifters
US20100188131A1 (en) * 2009-01-23 2010-07-29 Shayan Zhang Level shifter for change of both high and low voltage
CN102096455A (zh) * 2009-12-15 2011-06-15 环旭电子股份有限公司 主机板控制信号产生电路
US20140025325A1 (en) * 2010-12-17 2014-01-23 Qualcomm Incorporated Voltage Level-Shifting
CN108322210A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 一种电平转换电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113177386A (zh) * 2021-04-27 2021-07-27 北京百度网讯科技有限公司 集成电路和电子设备
CN113177386B (zh) * 2021-04-27 2023-09-22 北京百度网讯科技有限公司 集成电路和电子设备
CN114387932A (zh) * 2022-01-18 2022-04-22 北京奕斯伟计算技术有限公司 保护电路及保护方法、输出单元、源极驱动器及显示设备
CN114387932B (zh) * 2022-01-18 2022-12-16 北京奕斯伟计算技术股份有限公司 保护电路及保护方法、输出单元、源极驱动器及显示设备
CN117492837A (zh) * 2024-01-02 2024-02-02 深圳鲲云信息科技有限公司 寄存器、寄存器配置方法及芯片

Also Published As

Publication number Publication date
US20230135657A1 (en) 2023-05-04
US11567516B2 (en) 2023-01-31
TW202103447A (zh) 2021-01-16
TWI783242B (zh) 2022-11-11
TW202306315A (zh) 2023-02-01
US20210004030A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
CN112187251A (zh) 用于具有多个电源域的集成电路的电源管理电路和方法
US7583123B2 (en) High-speed flip-flop circuit
US7696804B2 (en) Method for incorporating transistor snap-back protection in a level shifter circuit
US7525353B2 (en) Brown out detector
US7768331B1 (en) State-retentive master-slave flip flop to reduce standby leakage current
US9484917B2 (en) Digital clamp for state retention
US20060012409A1 (en) Power on reset circuit
US20080238523A1 (en) Level shifter circuit incorporating transistor snap-back protection
JP5225876B2 (ja) パワーオンリセット回路
JP4939895B2 (ja) レベルシフタ回路
TWI516902B (zh) 應用於主機開機重設控制之裝置及方法
US7839170B1 (en) Low power single rail input voltage level shifter
CN109428575B (zh) 用于次级供电域的通电重置系统
KR100983188B1 (ko) 저전압 도메인이 파워 다운되는 경우에 전류 누설을방지하기 위한 장치 및 방법
EP2132873A2 (en) Level shifter circuit incorporating transistor snap-back protection
KR20150123929A (ko) 낮은-레이턴시 전압 부스트 회로를 갖는 전압 레벨 시프터
CN107210296B (zh) 自感测逆电流保护开关
US20160191041A1 (en) Circuit and Method for Power-On Reset of an Integrated Circuit
US7460966B1 (en) Microcontroller that maintains capacitors of an analog circuit in a charged state during low power operation
US6204704B1 (en) Micropower, minimal area DC sensing power-up reset circuit
US8248153B2 (en) Method and apparatus for full clock cycle charge pump operation
US11573268B1 (en) Skew detection system and method to remove unwanted noise due to skewed signals
CN112187232B (zh) 一种上电检测电路及上电检测方法
US9030246B2 (en) Semiconductor device
TWI797947B (zh) 電源管理電路、系統上晶片裝置及電源管理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination