CN107210296B - 自感测逆电流保护开关 - Google Patents

自感测逆电流保护开关 Download PDF

Info

Publication number
CN107210296B
CN107210296B CN201680007434.1A CN201680007434A CN107210296B CN 107210296 B CN107210296 B CN 107210296B CN 201680007434 A CN201680007434 A CN 201680007434A CN 107210296 B CN107210296 B CN 107210296B
Authority
CN
China
Prior art keywords
integrated circuit
supply voltage
voltage
power
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680007434.1A
Other languages
English (en)
Other versions
CN107210296A (zh
Inventor
H·计
D·徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107210296A publication Critical patent/CN107210296A/zh
Application granted granted Critical
Publication of CN107210296B publication Critical patent/CN107210296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H02H11/003—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

提供了一种逆电流保护(RCP)电路，该RCP电路包括耦合在电源轨与缓冲器电源节点之间的RCP开关。由缓冲器电源节点上的缓冲器电源电压供电的控制电路控制RCP开关响应于电源轨上携带的电源电压的放电而断开。

Description

自感测逆电流保护开关
相关申请的交叉引用
本申请要求于2015年1月27日提交的美国专利申请序列号No.14/606,746的申请日的优先权，该申请通过援引全部纳入于此。
技术领域
本申请涉及用于集成电路的逆电流保护，尤其涉及一种自感测逆电流开关。
背景
现代电子设备(诸如智能电话)包括多个互连集成电路是常规的。例如，智能电话可包括与其他集成电路(诸如传感器和基带电路)对接的应用处理器。为了节省功率，这些各种集成电路独立地操作也是常规的，以使得一个集成电路可在深度睡眠操作模式下掉电而另一集成电路继续在正常操作模式下操作。尽管集成电路的这种独立操作节省功率，但这引起生成逆电流的问题。
为了更好地领会逆电流问题，要注意，集成电路的输入/输出(I/O)缓冲器的电源轨通常将受到静电放电(ESD)二极管的保护，该ESD二极管从缓冲器的I/O焊盘或端子耦合到内部缓冲器电源轨。假如静电放电呈现出对I/O端子突然施加正电压，则ESD二极管变得正向偏置并将静电电荷安全地放电到电源轨。但是假设包括I/O端子的对应集成电路掉电，而互连到I/O端子的另一集成电路仍然在操作。该附加的集成电路可具有默认模式，在该默认模式下其保持引线以正电压耦合到I/O端子。ESD二极管随后将被正向偏置，以使得耦合到I/O端子的电源轨将被充电到引线上的正电压(减去正向偏置的ESD二极管的阈值电压降)。集成电路中的PMOS晶体管(其源极耦合到缓冲器电源轨)随后将导电，因为PMOS晶体管的栅极将由于集成电路的关断状态而被放电。这不仅浪费功率，而且还引起在集成电路的后续上电之际的错误操作或故障。
为了解决逆电流问题，已经开发了各种办法。例如，集成电路(诸如应用处理器)可被编程为知晓系统中其他集成电路的状态。假如另一集成电路掉电，则处理器随后将对其所具有的耦合到掉电的集成电路上的I/O端子的任何引线进行放电。但是此办法使用户承受必须相应地对处理器进行编程的负担。在另一种办法中，当互连集成电路掉电时，外部组件也可位于集成电路之间的信号路径中以选通信号。这种外部组件增加了制造成本。替换地，集成电路可被配置有头开关，当集成电路掉电时该头开关被关断。这通常需要附加的端子和控制信号，这增加了制造成本并使设计复杂。
因此，在本领域中存在对改善的逆电流保护电路的需求。
概述
提供了一种用于第一集成电路的逆电流保护(RCP)电路，该RCP电路包括耦合在电源轨与输入/输出(I/O)缓冲器电源节点之间的RCP开关。缓冲器电源节点通过ESD二极管耦合到由远程集成电路驱动的I/O端子。当第一集成电路在深度睡眠模式下(其中电源轨上携带的电源电压被放电或下跌)时，远程集成电路可继续用电压信号驱动I/O端子。ESD二极管随后变得正向偏置以便对缓冲器电源节点充电。RCP电路被配置成：响应于电源电压的放电而断开RCP开关，以消除因缓冲器电源节点的充电导致的任何逆电流引起的问题。在电源轨被供电的正常操作期间，RCP电路闭合RCP开关以将电源轨耦合到I/O缓冲器电源节点。
为了检测电源电压的放电，RCP电路包括参考电压电路，该参考电压电路具有由电源电压充电的电容器以生成参考电压。当电源电压在深度睡眠模式下下跌时，参考电压电路中的电容存储使参考电压变得大于电源电压。RCP电路中的控制电路通过关断(断开)RCP开关来对参考电压变得大于电源电压作出响应。在电源电压大于参考电压的正常操作模式期间，控制电路导通(闭合)RCP开关。控制电路耦合到缓冲器电源节点以用于接收功率，以使得其可在深度睡眠模式下保持被供电并使RCP开关保持在关断状态中。
所得到的RCP电路紧凑并且低功率。此外，所得到的RCP电路不需要关于接收控制信号的附加端子，也不需要对远程集成电路的任何改组或重新编程。可参考对示例实施例的以下详细描述更好地领会这些以及附加的有利特征。
附图简述
图1是根据本公开的实施例的逆电流保护电路的电路图。
图2是包括图1的逆电流保护电路的系统的电路图。
图3是根据本公开的实施例的用于逆电流保护电路的操作方法的流程图。
本公开的各实施例及其优点通过参考以下详细描述而被最好地理解。应当领会，相同参考标记被用来标识在一个或多个附图中所解说的相同元件。
详细描述
提供了一种逆电流保护(RCP)电路，该RCP电路具有充当理想二极管的RCP开关。该RCP开关位于受保护集成电路上的一个或多个输入/输出缓冲器的电源轨上。由于RCP开关充当理想二极管，因此在受保护集成电路的正常操作期间电源轨被供电时，导通(闭合)该RCP开关。假如在深度睡眠模式期间电源轨掉电，则逆电流开关关断(断开)以使得受保护I/O缓冲器可从远程集成电路接收带电电压信号，该远程集成电路在受保护集成电路掉电时保持通电。以此方式，I/O缓冲器中的静电放电二极管由于其端子从通电的集成电路接收正电压信号而可变得正向偏置，而受保护集成电路的内部电源轨由于通过RCP开关的隔离而保持被放电。(诸)远程集成电路关于受保护集成电路的功率状态由此可以是完全不可知的。由此不存在对远程集成电路的任何重新编程的需求。与之前讨论的常规的后置功率保护电路形成对比，控制信号、附加引脚、或者外部头开关是不必要的。现在将讨论一些示例实施例。
图1中示出了示例逆电流保护(RCP)电路100。在该实施例中，RCP电路100包括耦合在输入/输出缓冲器电源节点110与电源轨105之间的PMOS RCP开关晶体管115。内部电源轨105耦合到功率端子(未解说)以用于从外部源(诸如功率管理集成电路(PMIC))接收电源电压。缓冲器电源节点110通过ESD二极管140耦合到输入/输出(I/O)端子145(诸如焊盘或引脚)。如先前讨论的，当内部电源电压朝接地放电而I/O端子145保持由外部集成电路充电时，ESD二极管140可变得正向偏置。尽管有ESD二极管140的这种正向偏置，但RCP开关晶体管115充当理想二极管并防止I/O端子145的充电对电源轨115充电。为了控制该有利的理想二极管行为，RCP开关晶体管115的栅极电压受到反相器135的控制，该反相器135的功率不是从电源轨105而是从缓冲器电源节点110上携带的电压获得的。以此方式，即使当电源轨105被放电时，反相器135仍然可以被供电以便对RCP开关晶体管115的栅极充电。在电源轨105被充电时的常规操作期间，反相器135将RCP开关晶体管115的栅极接地以使得RCP开关晶体管115导电。RCP开关晶体管115为PMOS晶体管是有利的，以使得电源轨105上携带的电源电压能够以最小损耗耦合到缓冲器电源节点110(通常，PMOS晶体管传递强的二进制一)。然而，将领会，在替换的实施例中可使用NMOS晶体管来形成RCP开关晶体管115。以下讨论由此将不失一般性地假设RCP开关晶体管115是PMOS晶体管。RCP开关晶体管115的n阱被绑定到缓冲器电源节点110，以防止RCP开关晶体管115的源极与其n阱120之间的p-n结在电源轨105被放电并且外部集成电路对端子145供电时被正向偏置。
RCP电路100中的比较器125用于检测电源轨105何时被放电，诸如在包括RCP电路100的集成电路(受保护集成电路)的掉电操作模式下将发生的。为了实现该检测，耦合到电源轨105的参考电压电路130生成参考电压(Vref)。参考电压电路130包括二极管式连接的NMOS晶体管M6，该NMOS晶体管M6的漏极和栅极耦合到电源轨105。为了提供ESD保护，晶体管M6的栅极可通过ESD电阻器R3耦合到电源轨105。在受保护集成电路的正常操作期间，内部电源轨105被充电到电源电压VDD。二极管式连接的晶体管M6随后用作二极管，以使得其源极将被充电到VDD–Vt，其中Vt是二极管式连接的晶体管M6的阈值电压。参考电压电路130还包括电容器C，该电容器C耦合在二极管式连接的晶体管M6的源极与接地之间，以使得其在正常操作期间被充电到VDD–Vt电压。二极管式连接的晶体管M6的源极驱动源极跟随器NMOS晶体管M1的栅极。源极跟随器晶体管M1的漏极耦合到电源轨105。电阻器R耦合在源极跟随器晶体管M1的源极与电流源NMOS晶体管M5的漏极之间。在正常操作期间，源极跟随器晶体管M1的源极将等于其栅极电压减去其阈值电压Vt。源极跟随器晶体管M1的源极由此在正常操作期间等于VDD–2Vt。
二极管式连接的NMOS晶体管M2的漏极和栅极耦合到内部电源轨105。为了提供ESD保护，晶体管M2的栅极可通过电阻器R1耦合到内部电源轨105。另一电阻器R耦合在晶体管M2的源极与NMOS电流源晶体管M4的漏极之间。电流源晶体管M4和M5两者均处于与二极管式连接的NMOS晶体管M3的电流镜像配置中。晶体管M3的栅极/漏极由此耦合到晶体管M4和M5的栅极。晶体管M3的源极耦合到接地，而其漏极/栅极通过电阻器R2耦合到内部电源轨105。
在正常操作模式期间，晶体管M3将传导基本上等于电源电压VDD与电阻器R2的电阻的比值的电流I。由于与晶体管M3的电流镜像配置，电流源晶体管M4和M5由此将用相同的电流I来偏置他们的相应负载(分别是晶体管M2和M1)。晶体管M4的漏极随后将等于(VDD–Vt)–I*R，而晶体管M5的漏极将等于(VDD–2Vt)–I*R。电流源晶体管M4的漏极电压在比较器125的正输入处被接收。类似地，电流源晶体管M5的漏极电压在比较器125的负输入处被接收。在正常操作期间，晶体管M4的漏极电压由此比晶体管M5的漏极电压高阈值电压Vt。比较器125的输出信号随后将为高，以使得反相器135将RCP开关晶体管115的栅极接地以在正常模式下必要时使其导通，以使得电源轨105耦合到缓冲器电源节点110。但是要注意，失配、噪声、以及其他异常会影响比较器125的输入电压之间的这种关系。为了确保RCP开关晶体管115在正常操作模式期间保持导通，耦合到源极跟随器晶体管M1的源极的电阻器R可与附加的电阻器Roffset串联。将领会，在替换的实施例中，电阻器R和Roffet可由单个电阻器替代，该单个电阻器具有比耦合到二极管式连接的晶体管M2的源极的其余电阻器R的电阻显著更大的电阻。晶体管M5的漏极电压由此将等于VDD–2Vt–I*(R+Roffset)，以确保RCP开关晶体管115在正常操作模式期间保持导通。另外，比较器125可被配置成具有相对低的阈值电压，以进一步确保RCP开关晶体管115在正常操作模式期间导通。
当电源电压VDD在正常操作模式转变到深度睡眠模式之后下跌时，将存在一时间段，在该时间段中电源电压VDD朝接地放电但仍然可以对比较器125供电(为解说清楚起见，图1中未示出比较器125至电源轨105的功率耦合)。在放电时段期间，存储在参考电压电路130中的电容器C上的电荷将最终驱动晶体管M5的漏极电压高于晶体管M4的漏极电压。响应于参考电压Vref变得大于电源轨105的电压，比较器125由此将其输出驱动为低，以使得反相器135将RCP开关晶体管115的栅极电压驱动为高以将其关断。当轨电压变得完全被放电时，没有更多的功率来驱动比较器125，但这无关紧要，因为比较器125的输出信号将保持被放电。所得到的逆电流开关保护是相当有利的，因为其不需要附加的端子或外部生成的控制信号。此外，单个RCP电路100可保护多个I/O缓冲器。
在一个实施例中，反相器135可被认为包括用于响应于电源电压放电到低于参考电压而断开RCP开关的装置，该装置耦合到缓冲器电源节点以接收功率。现在将讨论集成电路的示例系统。
图2中示出了系统200，该系统200包括纳入RCP电路100的受保护集成电路205。在系统200中，受保护集成电路205包括调制解调器处理器(MDM)，该MDM与外部应用处理器(AP)主机集成电路210对接。然而，将领会，RCP电路100可应用于需要逆电流保护的集成电路的任何集合。MDM205中的受保护I/O缓冲器是通用I/O(GPIO)缓冲器220，该GPIO缓冲器220与AP主机210中的对应GPIO缓冲器225对接。有利地，AP主机210不需要关于RCP电路100的操作的软件修改。由此，当电源电压VDD在MDM205中下跌时，GPIO缓冲器225中的一者或多者可驱动其输出信号为高。RCP电路100用于将电源轨105与缓冲器电源节点110上所得到的高电压隔离。电源轨105可通过由功率管理集成电路(PMIC)215驱动的功率端子230被供电。现在将讨论用于逆电流开关的操作方法。
图3是根据本公开的实施例的用于逆电流保护电路的示例操作方法的流程图。该方法包括当电源电压针对第一集成电路被放电时执行的动作300并且动作300包括：从远程集成电路接收电压信号以对第一集成电路中的缓冲器电源电压供电。当在图1的RCP电路100中电源电压VDD在电源轨105上被放电时在缓冲器电源节点110处接收到被断言的电压信号是动作300的示例。该方法还包括响应于动作300中电源电压的放电而执行的动作305。动作305包括：在由缓冲器电源电压供电的电路中生成开关断开控制信号。对反相器135的输出信号充电以关断RCP开关晶体管115是动作305的示例。最后，该方法包括响应于开关断开信号的生成而执行的动作310并且动作310包括：断开开关以将携带电源电压的电源轨与携带缓冲器电源电压的缓冲器电源电压节点隔离。对RCP电流开关晶体管115的关断是动作310的示例。
如本领域普通技术人员至此将领会的并取决于手头的具体应用，可以在本公开的设备的材料、装置、配置和使用方法上做出许多修改、替换和变化而不会脱离本公开的精神和范围。有鉴于此，本公开的范围不应当被限定于本文所解说和描述的特定实施例(因为其仅是作为本公开的一些示例)，而应当与所附权利要求及其功能等同方案完全相当。

Claims (19)

1.一种集成电路，包括：
用于从远程集成电路接收信号的输入/输出I/O端子；
静电放电二极管；
I/O缓冲器，所述I/O缓冲器包括通过所述静电放电二极管耦合到所述I/O端子的缓冲器电源节点；
逆电流保护RCP开关，其耦合在电源轨与所述缓冲器电源节点之间；
电压参考电路，其被配置成：从由所述电源轨提供的电源电压生成参考电压；
由在所述缓冲器电源节点上携带的缓冲器电源电压供电的控制电路，其中，所述控制电路被配置成：响应于确定所述参考电压大于所述电源电压而断开所述RCP开关，并且响应于确定所述参考电压小于所述电源电压而闭合所述RCP开关。
2.如权利要求1所述的集成电路，其特征在于，进一步包括：
比较器，其被配置成：将所述参考电压与所述电源电压进行比较，以作出所述参考电压大于所述电源电压的确定以及作出所述参考电压小于所述电源电压的确定。
3.如权利要求1所述的集成电路，其特征在于，所述RCP开关包括PMOS晶体管。
4.如权利要求3所述的集成电路，其特征在于，所述控制电路包括反相器，所述反相器的输出信号被配置成驱动所述PMOS晶体管的栅极。
5.如权利要求1所述的集成电路，其特征在于，进一步包括功率端子，其被配置成接收功率以对所述电源轨供电。
6.如权利要求2所述的集成电路，其特征在于，所述电压参考电路包括耦合在所述电源轨与电容器之间的二极管式连接的晶体管。
7.如权利要求6所述的集成电路，其特征在于，进一步包括：
耦合到所述电源轨的源极跟随器晶体管，其中，所述电容器耦合在接地与源极跟随器晶体管的栅极之间。
8.如权利要求7所述的集成电路，其特征在于，进一步包括：
第二二极管式连接的晶体管，所述第二二极管式连接的晶体管的漏极耦合到所述电源轨；
第一电阻器，所述第一电阻器的第一端子耦合到所述第二二极管式连接的晶体管的源极；以及
第二电阻器，所述第二电阻器的第一端子耦合到所述源极跟随器晶体管的源极，其中，所述比较器被配置成：将所述第一电阻器的第二端子处的电压与所述第二电阻器的第二端子处的电压进行比较，以确定所述参考电压是否大于所述电源电压。
9.如权利要求2所述的集成电路，其特征在于，所述比较器被配置成由所述电源电压供电。
10.如权利要求8所述的集成电路，其特征在于，所述第一电阻器的电阻大于所述第二电阻器的电阻。
11.如权利要求8所述的集成电路，其特征在于，所述第一电阻器的第二端子耦合到所述比较器的正输入，并且其中，所述第二电阻器的第二端子耦合到所述比较器的负输入。
12.如权利要求8所述的集成电路，其特征在于，进一步包括：
第一电流源，其被配置成：用第一电流来偏置所述第二二极管式连接的晶体管；以及
第二电流源，其被配置成：用所述第一电流来偏置所述源极跟随器晶体管。
13.如权利要求12所述的集成电路，其特征在于，所述第一电流源和所述第二电流源各自包括电流源晶体管，所述集成电路进一步包括第三二极管式连接的晶体管，所述第三二极管式连接的晶体管处于与所述电流源晶体管的电流镜像配置中。
14.一种用于逆电流保护的方法，包括：
当电源电压针对第一集成电路被放电时，在I/O端子处从远程集成电路接收电压信号以对所述第一集成电路中的缓冲器电源电压供电，所述I/O端子通过静电放电二极管耦合到缓冲器电源电压节点；
响应于所述电源电压的放电，在由所述缓冲器电源电压供电的控制电路中生成开关断开控制信号；以及
响应于开关断开信号的生成，断开开关以将携带所述电源电压的电源轨与携带所述缓冲器电源电压的所述缓冲器电源电压节点隔离。
15.如权利要求14所述的方法，其特征在于，进一步包括：响应于所述电源电压被供电而闭合所述开关。
16.如权利要求14所述的方法，其特征在于，进一步包括：将电容性存储的参考电压与所述电源电压进行比较，以确定所述电源电压是否被放电。
17.一种用于逆电流保护的系统，包括
第一集成电路，包括：
电源轨；
输入/输出I/O缓冲器，所述I/O缓冲器包括通过ESD二极管耦合到I/O端子的缓冲器电源电压节点；
逆电流保护RCP开关，其耦合在所述缓冲器电源电压节点与所述电源轨之间；
参考电压电路，其被配置成：从所述电源电压生成电容性存储的参考电压；以及
用于响应于所述电源电压放电到低于所述参考电压而断开所述RCP开关的装置，所述装置耦合到所述缓冲器电源节点以接收功率；以及
第二集成电路，所述第二集成电路包括I/O缓冲器，所述I/O缓冲器的I/O端子耦合到所述第一集成电路的I/O端子。
18.如权利要求17所述的系统，其特征在于，进一步包括：
功率管理集成电路PMIC，其中，所述第一集成电路包括功率端子，所述功率端子耦合到所述电源轨并被配置成从所述PMIC接收功率。
19.如权利要求17所述的系统，其特征在于，所述第一集成电路包括基带集成电路，并且所述第二集成电路包括应用处理器。
CN201680007434.1A 2015-01-27 2016-01-04 自感测逆电流保护开关 Active CN107210296B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/606,746 US9705307B2 (en) 2015-01-27 2015-01-27 Self-sensing reverse current protection switch
US14/606,746 2015-01-27
PCT/US2016/012072 WO2016122836A1 (en) 2015-01-27 2016-01-04 Self-sensing reverse current protection switch

Publications (2)

Publication Number Publication Date
CN107210296A CN107210296A (zh) 2017-09-26
CN107210296B true CN107210296B (zh) 2020-09-08

Family

ID=55358103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680007434.1A Active CN107210296B (zh) 2015-01-27 2016-01-04 自感测逆电流保护开关

Country Status (5)

Country Link
US (1) US9705307B2 (zh)
EP (1) EP3251150B1 (zh)
JP (1) JP6297758B1 (zh)
CN (1) CN107210296B (zh)
WO (1) WO2016122836A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10627881B2 (en) * 2018-04-12 2020-04-21 Qualcomm Incorporated Back power protection (BPP) in a system on a chip (SOC) with critical signaling scheme
US10630028B2 (en) 2018-04-12 2020-04-21 Cypress Semiconductor Corporation Reverse overcurrent protection for universal serial bus type-C (USB-C) connector systems
TWI693766B (zh) * 2018-04-18 2020-05-11 力旺電子股份有限公司 靜電放電防護裝置
CN109950885B (zh) * 2019-03-13 2021-01-08 惠科股份有限公司 一种显示面板的静电防护装置、方法及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074925A (ja) * 2004-09-03 2006-03-16 Sanyo Electric Co Ltd チャージポンプ回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0351157B1 (en) * 1988-07-12 1995-11-22 Sony Corporation Semiconductor integrated circuits
US5862301A (en) * 1993-10-21 1999-01-19 Sgs-Thomson Microelectronics, Inc. Motor control with clamped filter output
JP3210567B2 (ja) 1996-03-08 2001-09-17 株式会社東芝 半導体出力回路
JP2001051730A (ja) 1999-08-05 2001-02-23 Fujitsu Ltd スイッチ回路及びシリーズレギュレータ
JP2001141774A (ja) * 1999-11-18 2001-05-25 Mitsubishi Electric Corp 半導体集積回路および動作方法
US6326832B1 (en) 2000-03-29 2001-12-04 National Semiconductor Corporation Full swing power down buffer with multiple power supply isolation for standard CMOS processes
JP2002073425A (ja) * 2000-08-31 2002-03-12 Hitachi Ltd 媒体再生装置
JP4449264B2 (ja) * 2001-07-23 2010-04-14 株式会社デンソー インターフェイス回路
TW563298B (en) 2002-05-29 2003-11-21 Ind Tech Res Inst Latchup protection circuit for integrated circuits on chip
JP2004096348A (ja) * 2002-08-30 2004-03-25 Nec Corp 通信回路
US6882513B2 (en) 2002-09-13 2005-04-19 Ami Semiconductor, Inc. Integrated overvoltage and reverse voltage protection circuit
US20040100745A1 (en) * 2002-11-21 2004-05-27 Industrial Technology Research Institute Silicon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection
JP4597044B2 (ja) * 2005-12-09 2010-12-15 株式会社リコー 逆流防止回路
US7920013B2 (en) * 2008-04-18 2011-04-05 Linear Technology Corporation Systems and methods for oscillation suppression in switching circuits
US8400743B2 (en) 2010-06-30 2013-03-19 Advanced Micro Devices, Inc. Electrostatic discharge circuit
US9236375B2 (en) 2011-09-14 2016-01-12 Fairchild Semiconductor Corporation Load switch with true reverse current blocking

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074925A (ja) * 2004-09-03 2006-03-16 Sanyo Electric Co Ltd チャージポンプ回路

Also Published As

Publication number Publication date
WO2016122836A1 (en) 2016-08-04
US9705307B2 (en) 2017-07-11
JP6297758B1 (ja) 2018-03-20
EP3251150B1 (en) 2018-12-19
CN107210296A (zh) 2017-09-26
JP2018512031A (ja) 2018-04-26
EP3251150A1 (en) 2017-12-06
US20160218499A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
US10622979B2 (en) Delay cell
JP5225876B2 (ja) パワーオンリセット回路
US8395433B2 (en) Input-output device protection
US7525353B2 (en) Brown out detector
US9866215B2 (en) High speed low current voltage comparator
CN107210296B (zh) 自感测逆电流保护开关
US20230135657A1 (en) Power management circuit and method for integrated circuit having multiple power domains
US8106688B2 (en) Power-on-reset circuit with brown-out reset for multiple power supplies
CN110726938A (zh) 电流感测系统及其实现方法和集成电路
US7741870B2 (en) Multi-function input terminal
CN217469914U (zh) 上电复位电路
US9383794B2 (en) Integrated circuit with multi-voltage input/output (I/O) cells
CN109219926B (zh) 具有宽输入电压范围的低功率接收器
US20180204626A1 (en) Circuits For Bleeding Supply Voltage From A Device In A Power Down State
JP6288822B2 (ja) 半導体回路内の電力を制御するためのシステムおよび方法
US8806255B2 (en) Interface connection control based on voltage at input rail
US6747492B2 (en) Power-on reset circuit with current shut-off and semiconductor device including the same
CN209948734U (zh) 自动负载检测电路
JP2019186943A (ja) 低自己消費電流パワーオンリセット回路
JP5971604B2 (ja) 電圧検出回路
US8183911B2 (en) High voltage tolerance of external pad connected MOS in power-off mode
JP7236866B2 (ja) Ｌｉｎ受信機
US11271551B2 (en) Level shifter
US20210288646A1 (en) Semiconductor device
US10734992B2 (en) Circuit and method for providing an output signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant