JP2001051730A - スイッチ回路及びシリーズレギュレータ - Google Patents
スイッチ回路及びシリーズレギュレータInfo
- Publication number
- JP2001051730A JP2001051730A JP11222747A JP22274799A JP2001051730A JP 2001051730 A JP2001051730 A JP 2001051730A JP 11222747 A JP11222747 A JP 11222747A JP 22274799 A JP22274799 A JP 22274799A JP 2001051730 A JP2001051730 A JP 2001051730A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- back gate
- voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】占有面積の著しい増大を抑え、ＭＯＳ型トラン
ジスタがオフ状態での逆流防止及びオン抵抗値の入力電
圧依存性低減を図ることできるスイッチ回路を提供する
こと。 【解決手段】バックゲート駆動回路３３により、オン状
態のトランジスタ１４のバックゲートに出力端子ＯＵＴ
の電圧と同一電圧を持つバックゲート駆動信号ＳＢを供
給し、オフ状態のトランジスタ１４のバックゲートにグ
ランドＧＮＤレベルのバックゲート駆動信号ＳＢを供給
する。オン状態のトランジスタ１４におけるオン抵抗値
がほぼ一定値に制御され、オフ状態のトランジスタ１４
の寄生ダイオード２２が逆流電流を防止する。
ジスタがオフ状態での逆流防止及びオン抵抗値の入力電
圧依存性低減を図ることできるスイッチ回路を提供する
こと。 【解決手段】バックゲート駆動回路３３により、オン状
態のトランジスタ１４のバックゲートに出力端子ＯＵＴ
の電圧と同一電圧を持つバックゲート駆動信号ＳＢを供
給し、オフ状態のトランジスタ１４のバックゲートにグ
ランドＧＮＤレベルのバックゲート駆動信号ＳＢを供給
する。オン状態のトランジスタ１４におけるオン抵抗値
がほぼ一定値に制御され、オフ状態のトランジスタ１４
の寄生ダイオード２２が逆流電流を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、各種携帯電子機器
等において各種回路の動作電源の供給・停止に使用され
るスイッチ回路及びシリーズレギュレータに関するもの
である。
等において各種回路の動作電源の供給・停止に使用され
るスイッチ回路及びシリーズレギュレータに関するもの
である。
【０００２】近年、携帯電子機器は、性能向上のために
消費電力を削減して電池での稼働時間を延ばすことが強
く要求されている。その手段として、その時々に動作不
要な回路の電源供給を停止するためのスイッチ回路が用
いられている。そして、そのようなスイッチ回路におい
ても、特性向上が要求されている。
消費電力を削減して電池での稼働時間を延ばすことが強
く要求されている。その手段として、その時々に動作不
要な回路の電源供給を停止するためのスイッチ回路が用
いられている。そして、そのようなスイッチ回路におい
ても、特性向上が要求されている。
【０００３】
【従来の技術】図４は、携帯電子機器等に備えられる第
一従来例のスイッチ回路１１のブロック回路図である。
一従来例のスイッチ回路１１のブロック回路図である。
【０００４】携帯電子機器は、電池１２とそれから供給
される駆動電源にて動作する回路１３を含む。スイッチ
回路１１は、携帯電子機器に備えられた図示しない制御
回路から供給される制御信号ＥＮに応答して電池１２か
ら駆動電源を回路１３に供給又は停止する。動作電源の
供給・停止を制御する対象となる回路１３は、携帯電子
機器に複数備えられ、それらにそれぞれ対応してスイッ
チ回路１１が複数設けられれる。
される駆動電源にて動作する回路１３を含む。スイッチ
回路１１は、携帯電子機器に備えられた図示しない制御
回路から供給される制御信号ＥＮに応答して電池１２か
ら駆動電源を回路１３に供給又は停止する。動作電源の
供給・停止を制御する対象となる回路１３は、携帯電子
機器に複数備えられ、それらにそれぞれ対応してスイッ
チ回路１１が複数設けられれる。
【０００５】スイッチ回路１１は、主スイッチとしての
ＮチャネルＭＯＳトランジスタ１４、チャージポンプ回
路１５及びドライバ回路１６を備えている。トランジス
タ１４のドレインは入力端子ＩＮに接続され、ソースは
出力端子ＯＵＴに接続されている。トランジスタ１４の
ゲートはドライバ回路１６に接続され、バックゲートは
ソースに接続されている。
ＮチャネルＭＯＳトランジスタ１４、チャージポンプ回
路１５及びドライバ回路１６を備えている。トランジス
タ１４のドレインは入力端子ＩＮに接続され、ソースは
出力端子ＯＵＴに接続されている。トランジスタ１４の
ゲートはドライバ回路１６に接続され、バックゲートは
ソースに接続されている。
【０００６】チャージポンプ回路１５及びドライバ回路
１６には、制御信号ＥＮが入力される。チャージポンプ
回路１５は、Ｈレベルの制御信号ＥＮに応答して、入力
端子ＩＮから供給されるバッテリ電圧ＶＢを所定電圧昇
圧して生成したドライブ電圧ＶＤを出力する動作を実行
する。このドライブ電圧ＶＤは、バッテリ電圧ＶＢとト
ランジスタ１４のドレイン−ゲート間電圧の合計値より
高い電位を持つ。
１６には、制御信号ＥＮが入力される。チャージポンプ
回路１５は、Ｈレベルの制御信号ＥＮに応答して、入力
端子ＩＮから供給されるバッテリ電圧ＶＢを所定電圧昇
圧して生成したドライブ電圧ＶＤを出力する動作を実行
する。このドライブ電圧ＶＤは、バッテリ電圧ＶＢとト
ランジスタ１４のドレイン−ゲート間電圧の合計値より
高い電位を持つ。
【０００７】ドライバ回路１６は、Ｈレベルの制御信号
ＥＮに応答して、ドライブ電圧ＶＤをトランジスタ１４
のゲートにゲート電圧として供給する。これにより、ト
ランジスタ１４はオン状態になり、電池１２からスイッ
チ回路１１を介して回路１３に駆動電源が供給される。
ＥＮに応答して、ドライブ電圧ＶＤをトランジスタ１４
のゲートにゲート電圧として供給する。これにより、ト
ランジスタ１４はオン状態になり、電池１２からスイッ
チ回路１１を介して回路１３に駆動電源が供給される。
【０００８】チャージポンプ回路１５はＬレベルの制御
信号ＥＮに応答して非動作状態になり、ドライバ回路１
６はＬレベルの制御信号ＥＮに応答してトランジスタ１
４のゲートをグランドＧＮＤに接続する。これにより、
トランジスタ１４はオフ状態になり、回路１３へ駆動電
源が供給されない。
信号ＥＮに応答して非動作状態になり、ドライバ回路１
６はＬレベルの制御信号ＥＮに応答してトランジスタ１
４のゲートをグランドＧＮＤに接続する。これにより、
トランジスタ１４はオフ状態になり、回路１３へ駆動電
源が供給されない。
【０００９】このようにして、回路１３に駆動電源を供
給又は停止する。そして、回路１３の駆動電源を停止す
ることで、携帯電子機器の消費電力を少なくする。しか
し、第一従来例のスイッチ回路１１では、オフ状態のト
ランジスタ１４は、バックゲート−ドレイン間に寄生ダ
イオード１７を有する。これにより、入力端子ＩＮの電
圧ＶINが出力端子ＯＵＴの電圧ＶOUT より寄生ダイオー
ド１７のフォワード電圧ＶＦ以上低い（ＶIN＜ＶOUT −
ＶＦ）とき、出力端子ＯＵＴから寄生ダイオード１７を
介して入力端子ＩＮに向かって逆流電流が流れる。
給又は停止する。そして、回路１３の駆動電源を停止す
ることで、携帯電子機器の消費電力を少なくする。しか
し、第一従来例のスイッチ回路１１では、オフ状態のト
ランジスタ１４は、バックゲート−ドレイン間に寄生ダ
イオード１７を有する。これにより、入力端子ＩＮの電
圧ＶINが出力端子ＯＵＴの電圧ＶOUT より寄生ダイオー
ド１７のフォワード電圧ＶＦ以上低い（ＶIN＜ＶOUT −
ＶＦ）とき、出力端子ＯＵＴから寄生ダイオード１７を
介して入力端子ＩＮに向かって逆流電流が流れる。
【００１０】図５は、上記の逆流電流を防止した第二従
来例のスイッチ回路２１のブロック回路図である。この
スイッチ回路２１は、トランジスタ１４のバックゲート
をグランドＧＮＤに接続している。従って、このトラン
ジスタ１４は、バックゲート−ソース間とバックゲート
ドレイン間にそれぞれ寄生ダイオード２２，２３を有し
ている。この寄生ダイオード２２により、出力端子ＯＵ
Ｔから入力端子ＩＮに向かって流れる逆流電流を防止す
る。
来例のスイッチ回路２１のブロック回路図である。この
スイッチ回路２１は、トランジスタ１４のバックゲート
をグランドＧＮＤに接続している。従って、このトラン
ジスタ１４は、バックゲート−ソース間とバックゲート
ドレイン間にそれぞれ寄生ダイオード２２，２３を有し
ている。この寄生ダイオード２２により、出力端子ＯＵ
Ｔから入力端子ＩＮに向かって流れる逆流電流を防止す
る。
【００１１】
【発明が解決しようとする課題】しかしながら、第二従
来例のスイッチ回路２１では、オン状態のトランジスタ
１４がオン状態の時にバックゲート電圧がグランドレベ
ルのため、図６に示すように、入力電圧が高くなるとト
ランジスタ１４のオン抵抗値が増加する。即ち、トラン
ジスタ１４のオン抵抗値は、入力電圧依存性を持つ。こ
のことは、スイッチ回路２１において大きな電圧低下を
招き、回路１３（図４）に充分な駆動電源の供給を阻害
する。
来例のスイッチ回路２１では、オン状態のトランジスタ
１４がオン状態の時にバックゲート電圧がグランドレベ
ルのため、図６に示すように、入力電圧が高くなるとト
ランジスタ１４のオン抵抗値が増加する。即ち、トラン
ジスタ１４のオン抵抗値は、入力電圧依存性を持つ。こ
のことは、スイッチ回路２１において大きな電圧低下を
招き、回路１３（図４）に充分な駆動電源の供給を阻害
する。
【００１２】上記の問題点に対して、図７に示すよう
に、直列接続した２つのトランジスタ１４ａ，１４ｂを
主スイッチとして用いる方法が考えられる。また、図５
のトランジスタ１４のオン抵抗値を小さくするように設
計する方法が考えられる。しかし、トランジスタ１４，
１４ａ，１４ｂのオン抵抗値は元から小さく設計されて
いて占有面積が大きいため、上記の方法はスイッチ回路
の占有面積を著しく増大させる問題を生じさせる。
に、直列接続した２つのトランジスタ１４ａ，１４ｂを
主スイッチとして用いる方法が考えられる。また、図５
のトランジスタ１４のオン抵抗値を小さくするように設
計する方法が考えられる。しかし、トランジスタ１４，
１４ａ，１４ｂのオン抵抗値は元から小さく設計されて
いて占有面積が大きいため、上記の方法はスイッチ回路
の占有面積を著しく増大させる問題を生じさせる。
【００１３】本発明は上記問題点を解決するためになさ
れたものであって、その目的は占有面積の著しい増大を
抑え、ＭＯＳ型トランジスタがオフ状態での逆流防止及
びオン抵抗値の入力電圧依存性低減を図ることできるス
イッチ回路及びシリーズレギュレータを提供することに
ある。
れたものであって、その目的は占有面積の著しい増大を
抑え、ＭＯＳ型トランジスタがオフ状態での逆流防止及
びオン抵抗値の入力電圧依存性低減を図ることできるス
イッチ回路及びシリーズレギュレータを提供することに
ある。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、制御信号に基づいて入力
端子と出力端子の間に接続したＭＯＳ型トランジスタを
オンオフ制御するスイッチ回路において、前記制御信号
に基づいて、前記入力端子電圧に基づく第１駆動電圧又
は低電位電源レベルのゲート駆動信号を前記トランジス
タのゲートに供給するゲート駆動回路と、前記トランジ
スタのオン又はオフ状態に応じて電圧を制御したバック
ゲート駆動信号を前記トランジスタのバックゲートに供
給するバックゲート駆動回路と、を備えた。これによ
り、オン状態におけるトランジスタのオン抵抗値の変化
を抑え、オフ状態におけるトランジスタの寄生ダイオー
ドにより逆流電流を防止する。
め、請求項１に記載の発明は、制御信号に基づいて入力
端子と出力端子の間に接続したＭＯＳ型トランジスタを
オンオフ制御するスイッチ回路において、前記制御信号
に基づいて、前記入力端子電圧に基づく第１駆動電圧又
は低電位電源レベルのゲート駆動信号を前記トランジス
タのゲートに供給するゲート駆動回路と、前記トランジ
スタのオン又はオフ状態に応じて電圧を制御したバック
ゲート駆動信号を前記トランジスタのバックゲートに供
給するバックゲート駆動回路と、を備えた。これによ
り、オン状態におけるトランジスタのオン抵抗値の変化
を抑え、オフ状態におけるトランジスタの寄生ダイオー
ドにより逆流電流を防止する。
【００１５】前記バックゲート駆動回路は、請求項２の
ように、前記制御信号に基づいて、前記トランジスタが
オフ状態の時には前記ゲート電圧と同一電圧のバックゲ
ート駆動信号をバックゲートに供給し、前記トランジス
タがオン状態の時には前記出力端子と同一電圧のバック
ゲート駆動信号を前記バックゲートに供給する。
ように、前記制御信号に基づいて、前記トランジスタが
オフ状態の時には前記ゲート電圧と同一電圧のバックゲ
ート駆動信号をバックゲートに供給し、前記トランジス
タがオン状態の時には前記出力端子と同一電圧のバック
ゲート駆動信号を前記バックゲートに供給する。
【００１６】請求項３によれば、前記制御信号に基づい
て動作し、前記入力端子電圧を昇圧した第１駆動電圧を
生成するチャージポンプ回路が備えられる。これによ
り、トランジスタをオン制御するゲート駆動信号を容易
に生成するとともに、制御信号に基づく非動作時におい
てチャージポンプ回路にて消費する電力分だけ全体の消
費電力を低減する。
て動作し、前記入力端子電圧を昇圧した第１駆動電圧を
生成するチャージポンプ回路が備えられる。これによ
り、トランジスタをオン制御するゲート駆動信号を容易
に生成するとともに、制御信号に基づく非動作時におい
てチャージポンプ回路にて消費する電力分だけ全体の消
費電力を低減する。
【００１７】請求項４によれば、制御信号のレベルをシ
フトするレベルシフト回路を備え、前記ゲート駆動回路
及びバックゲート駆動回路のうちの少なくとも一方は、
前記レベルシフト回路の出力信号に基づいて前記駆動信
号のレベルを制御する。これにより、制御信号のレベル
に関わらずにゲート駆動信号又はバックゲート駆動信号
のレベルを制御する。
フトするレベルシフト回路を備え、前記ゲート駆動回路
及びバックゲート駆動回路のうちの少なくとも一方は、
前記レベルシフト回路の出力信号に基づいて前記駆動信
号のレベルを制御する。これにより、制御信号のレベル
に関わらずにゲート駆動信号又はバックゲート駆動信号
のレベルを制御する。
【００１８】請求項５に記載の発明は、請求項１乃至４
のうちの何れか一項に記載のスイッチ回路と、前記出力
端子電圧と基準電圧とを比較し、該比較結果に基づく検
出信号を出力する比較増幅部と、を備え、前記ゲート駆
動回路は、前記制御信号に基づいて動作し、前記検出信
号に対応して前記ゲート駆動信号のレベルを制御するシ
リーズレギュレータである。
のうちの何れか一項に記載のスイッチ回路と、前記出力
端子電圧と基準電圧とを比較し、該比較結果に基づく検
出信号を出力する比較増幅部と、を備え、前記ゲート駆
動回路は、前記制御信号に基づいて動作し、前記検出信
号に対応して前記ゲート駆動信号のレベルを制御するシ
リーズレギュレータである。
【００１９】
【発明の実施の形態】（第一実施形態）以下、本発明を
具体化した第一実施形態を図１及び図２に従って説明す
る。
具体化した第一実施形態を図１及び図２に従って説明す
る。
【００２０】尚、説明の便宜上、図４及び図５と同様の
構成については同一の符号を付して説明する。図１は、
スイッチ回路３１の回路図である。このスイッチ回路３
１は、電池１２及び回路１３とともに携帯電子機器に備
えられると共に、駆動電源の供給・停止を制御する複数
の回路１３にそれぞれ対応して複数のスイッチ回路３１
が設けられる。
構成については同一の符号を付して説明する。図１は、
スイッチ回路３１の回路図である。このスイッチ回路３
１は、電池１２及び回路１３とともに携帯電子機器に備
えられると共に、駆動電源の供給・停止を制御する複数
の回路１３にそれぞれ対応して複数のスイッチ回路３１
が設けられる。
【００２１】スイッチ回路３１は、主スイッチとしての
ＮチャネルＭＯＳトランジスタ１４、ゲート駆動回路と
してのチャージポンプ回路１５及びドライバ回路１６、
レベルシフト回路３２及びバックゲート駆動回路３３を
備える。
ＮチャネルＭＯＳトランジスタ１４、ゲート駆動回路と
してのチャージポンプ回路１５及びドライバ回路１６、
レベルシフト回路３２及びバックゲート駆動回路３３を
備える。
【００２２】トランジスタ１４のドレインは入力端子Ｉ
Ｎに接続され、ソースは出力端子ＯＵＴに接続されてい
る。トランジスタ１４のゲートはドライバ回路１６に接
続され、バックゲートはバックゲート駆動回路３３に接
続されている。
Ｎに接続され、ソースは出力端子ＯＵＴに接続されてい
る。トランジスタ１４のゲートはドライバ回路１６に接
続され、バックゲートはバックゲート駆動回路３３に接
続されている。
【００２３】チャージポンプ回路１５、ドライバ回路１
６及びレベルシフト回路３２には、制御信号ＥＮが入力
される。チャージポンプ回路１５は、Ｈレベルの制御信
号ＥＮに応答して、入力端子ＩＮから供給されるバッテ
リ電圧ＶＢを所定電圧昇圧して生成したドライブ電圧Ｖ
Ｄを出力する動作を実行する。このドライブ電圧ＶＤ
は、バッテリ電圧ＶＢとトランジスタ１４のドレイン−
ゲート間電圧の合計値より高い電位を持つ。
６及びレベルシフト回路３２には、制御信号ＥＮが入力
される。チャージポンプ回路１５は、Ｈレベルの制御信
号ＥＮに応答して、入力端子ＩＮから供給されるバッテ
リ電圧ＶＢを所定電圧昇圧して生成したドライブ電圧Ｖ
Ｄを出力する動作を実行する。このドライブ電圧ＶＤ
は、バッテリ電圧ＶＢとトランジスタ１４のドレイン−
ゲート間電圧の合計値より高い電位を持つ。
【００２４】ドライバ回路１６は、Ｈレベルの制御信号
ＥＮに応答して、ドライブ電圧ＶＤと同一電圧を有する
ゲート駆動信号ＳＧをトランジスタ１４のゲートに供給
する。これにより、トランジスタ１４はオン状態にな
り、電池１２からスイッチ回路１１を介して回路１３に
駆動電源が供給される。
ＥＮに応答して、ドライブ電圧ＶＤと同一電圧を有する
ゲート駆動信号ＳＧをトランジスタ１４のゲートに供給
する。これにより、トランジスタ１４はオン状態にな
り、電池１２からスイッチ回路１１を介して回路１３に
駆動電源が供給される。
【００２５】チャージポンプ回路１５はＬレベルの制御
信号ＥＮに応答して非動作状態になり、ドライバ回路１
６はＬレベルの制御信号ＥＮに応答してトランジスタ１
４のゲートに低電位電源レベル（本実施形態ではグラン
ドＧＮＤレベル）のゲート駆動信号ＳＧを供給する。こ
れにより、トランジスタ１４はオフ状態になり、回路１
３へ駆動電源が供給されない。従って、回路１３の動作
に必要な分だけ消費電力が少なくなる。
信号ＥＮに応答して非動作状態になり、ドライバ回路１
６はＬレベルの制御信号ＥＮに応答してトランジスタ１
４のゲートに低電位電源レベル（本実施形態ではグラン
ドＧＮＤレベル）のゲート駆動信号ＳＧを供給する。こ
れにより、トランジスタ１４はオフ状態になり、回路１
３へ駆動電源が供給されない。従って、回路１３の動作
に必要な分だけ消費電力が少なくなる。
【００２６】レベルシフト回路３２は、制御信号ＥＮの
レベルをバッテリ電圧ＶＢのレベルに適合させた制御信
号ＥＮ２をバックゲート駆動回路３３に出力する。この
制御信号ＥＮ２は、制御信号ＥＮと同一の位相を持つ。
この制御信号ＥＮのレベルは、図示しない制御回路の出
力レベルであり、これはバッテリ電圧ＶＢよりも低い
（又は高い）場合が多い。従って、レベルシフト回路３
２によりレベル変換する。尚、バックゲート駆動回路３
３が所定レベルの制御信号ＥＮにより動作可能な構成で
あれば、レベルシフト回路３２を省略してもよい。
レベルをバッテリ電圧ＶＢのレベルに適合させた制御信
号ＥＮ２をバックゲート駆動回路３３に出力する。この
制御信号ＥＮ２は、制御信号ＥＮと同一の位相を持つ。
この制御信号ＥＮのレベルは、図示しない制御回路の出
力レベルであり、これはバッテリ電圧ＶＢよりも低い
（又は高い）場合が多い。従って、レベルシフト回路３
２によりレベル変換する。尚、バックゲート駆動回路３
３が所定レベルの制御信号ＥＮにより動作可能な構成で
あれば、レベルシフト回路３２を省略してもよい。
【００２７】バックゲート駆動回路３３は、出力端子Ｏ
ＵＴ及びグランドＧＮＤに接続されると共に、出力端子
がトランジスタ１４のバックゲートに接続されている。
バックゲート駆動回路３３は、制御信号ＥＮ２に応答し
て、出力端子ＯＵＴのレベル又はグランドＧＮＤレベル
のバックゲート駆動信号ＳＢをトランジスタ１４のバッ
クゲートに供給する。
ＵＴ及びグランドＧＮＤに接続されると共に、出力端子
がトランジスタ１４のバックゲートに接続されている。
バックゲート駆動回路３３は、制御信号ＥＮ２に応答し
て、出力端子ＯＵＴのレベル又はグランドＧＮＤレベル
のバックゲート駆動信号ＳＢをトランジスタ１４のバッ
クゲートに供給する。
【００２８】詳述すると、バックゲート駆動回路３３
は、Ｈレベル（バッテリ電圧ＶＢレベル）の制御信号Ｅ
Ｎ２に応答して出力端子ＯＵＴと実質的に同一レベルを
有するバックゲート駆動信号ＳＢをトランジスタ１４の
バックゲートに供給する。また、バックゲート駆動回路
３３は、Ｌレベル（グランドＧＮＤレベル）の制御信号
ＥＮ２に応答してグランドＧＮＤレベルを有するバック
ゲート駆動信号ＳＢを供給する。
は、Ｈレベル（バッテリ電圧ＶＢレベル）の制御信号Ｅ
Ｎ２に応答して出力端子ＯＵＴと実質的に同一レベルを
有するバックゲート駆動信号ＳＢをトランジスタ１４の
バックゲートに供給する。また、バックゲート駆動回路
３３は、Ｌレベル（グランドＧＮＤレベル）の制御信号
ＥＮ２に応答してグランドＧＮＤレベルを有するバック
ゲート駆動信号ＳＢを供給する。
【００２９】このように供給されるバックゲート駆動信
号ＳＢは、トランジスタ１４のゲートに供給されるゲー
ト駆動信号ＳＧの位相とほぼ同一の位相を持つ。即ち、
ドライバ回路１６は、Ｈレベルの制御信号ＥＮに応答し
てドライブ電圧ＶＤレベルのゲート駆動信号ＳＧを、Ｌ
レベルの制御信号ＥＮに応答してグランドＧＮＤレベル
のゲート駆動信号ＳＧをトランジスタ１４のゲートに供
給する。そして、レベルシフト回路３２は、制御信号Ｅ
Ｎをレベル変換して制御信号ＥＮ２を生成する。従っ
て、バックゲート駆動信号ＳＢとゲート駆動信号ＳＧは
ほぼ同相となる。
号ＳＢは、トランジスタ１４のゲートに供給されるゲー
ト駆動信号ＳＧの位相とほぼ同一の位相を持つ。即ち、
ドライバ回路１６は、Ｈレベルの制御信号ＥＮに応答し
てドライブ電圧ＶＤレベルのゲート駆動信号ＳＧを、Ｌ
レベルの制御信号ＥＮに応答してグランドＧＮＤレベル
のゲート駆動信号ＳＧをトランジスタ１４のゲートに供
給する。そして、レベルシフト回路３２は、制御信号Ｅ
Ｎをレベル変換して制御信号ＥＮ２を生成する。従っ
て、バックゲート駆動信号ＳＢとゲート駆動信号ＳＧは
ほぼ同相となる。
【００３０】次に、スイッチ回路３１の原理を図２に従
って説明する。尚、図２において、チャージポンプ回路
１５及びレベルシフト回路３２を省略している。そし
て、ドライバ回路１６及びバックゲート駆動回路３３の
構成により、図１の制御信号ＥＮを反転した制御信号Ｘ
ＥＮを用いてそれらの動作を説明する。
って説明する。尚、図２において、チャージポンプ回路
１５及びレベルシフト回路３２を省略している。そし
て、ドライバ回路１６及びバックゲート駆動回路３３の
構成により、図１の制御信号ＥＮを反転した制御信号Ｘ
ＥＮを用いてそれらの動作を説明する。
【００３１】ドライバ回路１６は、ＰチャネルＭＯＳト
ランジスタＴr1とＮチャネルＭＯＳトランジスタＴr2を
備える。トランジスタＴr1のソースにはドライブ電圧Ｖ
Ｄが供給され、ドレインはトランジスタＴr2のドレイン
に接続され、そのトランジスタＴr2のソースはグランド
ＧＮＤに接続される。両トランジスタＴr1，Ｔr2のゲー
トは互いに接続されて制御信号ＸＥＮが供給され、バッ
クゲートはそれぞれのソースに接続される。そして、両
トランジスタＴr1，Ｔr2のドレイン間のノードはトラン
ジスタ１４のゲートに接続される。
ランジスタＴr1とＮチャネルＭＯＳトランジスタＴr2を
備える。トランジスタＴr1のソースにはドライブ電圧Ｖ
Ｄが供給され、ドレインはトランジスタＴr2のドレイン
に接続され、そのトランジスタＴr2のソースはグランド
ＧＮＤに接続される。両トランジスタＴr1，Ｔr2のゲー
トは互いに接続されて制御信号ＸＥＮが供給され、バッ
クゲートはそれぞれのソースに接続される。そして、両
トランジスタＴr1，Ｔr2のドレイン間のノードはトラン
ジスタ１４のゲートに接続される。
【００３２】バックゲート駆動回路３３は、Ｐチャネル
ＭＯＳトランジスタＴr3とＮチャネルＭＯＳトランジス
タＴr4を備える。トランジスタＴr3のソースは出力端子
ＯＵＴに接続され、ドレインはトランジスタＴr4のドレ
インに接続され、そのトランジスタＴr4のソースはグラ
ンドＧＮＤに接続される。両トランジスタＴr3，Ｔr4の
ゲートは互いに接続されて制御信号ＸＥＮが供給され、
バックゲートはそれぞれのソースに接続される。そし
て、両トランジスタＴr3，Ｔr4のドレイン間のノードは
トランジスタ１４のバックゲートに接続される。
ＭＯＳトランジスタＴr3とＮチャネルＭＯＳトランジス
タＴr4を備える。トランジスタＴr3のソースは出力端子
ＯＵＴに接続され、ドレインはトランジスタＴr4のドレ
インに接続され、そのトランジスタＴr4のソースはグラ
ンドＧＮＤに接続される。両トランジスタＴr3，Ｔr4の
ゲートは互いに接続されて制御信号ＸＥＮが供給され、
バックゲートはそれぞれのソースに接続される。そし
て、両トランジスタＴr3，Ｔr4のドレイン間のノードは
トランジスタ１４のバックゲートに接続される。
【００３３】今、Ｌレベルの制御信号ＸＥＮ（Ｈレベル
の制御信号ＥＮ）が供給されると、ドライバ回路１６は
トランジスタＴr1がオンしてドライブ電圧ＶＤを同一電
圧を有するゲート駆動信号ＳＧをトランジスタ１４のゲ
ートに供給し、バックゲート駆動回路３３はトランジス
タＴr3がオンして出力端子ＯＵＴと同一電圧を有するバ
ックゲート駆動信号ＳＢをトランジスタ１４のバックゲ
ートに供給する。
の制御信号ＥＮ）が供給されると、ドライバ回路１６は
トランジスタＴr1がオンしてドライブ電圧ＶＤを同一電
圧を有するゲート駆動信号ＳＧをトランジスタ１４のゲ
ートに供給し、バックゲート駆動回路３３はトランジス
タＴr3がオンして出力端子ＯＵＴと同一電圧を有するバ
ックゲート駆動信号ＳＢをトランジスタ１４のバックゲ
ートに供給する。
【００３４】トランジスタ１４は、ドライブ電圧ＶＤレ
ベルのゲート駆動信号ＳＧによりオンする。このとき、
トランジスタ１４のバックゲート電位は出力端子ＯＵＴ
と同一電位を有する、即ち、バックゲートがそのソース
に接続された状態と等価となる。従って、トランジスタ
１４のオン抵抗は、入力端子ＩＮの電圧の影響を受けな
い、即ち、入力電圧に対する依存性を持たない。
ベルのゲート駆動信号ＳＧによりオンする。このとき、
トランジスタ１４のバックゲート電位は出力端子ＯＵＴ
と同一電位を有する、即ち、バックゲートがそのソース
に接続された状態と等価となる。従って、トランジスタ
１４のオン抵抗は、入力端子ＩＮの電圧の影響を受けな
い、即ち、入力電圧に対する依存性を持たない。
【００３５】次に、Ｈレベルの制御信号ＸＥＮ（Ｌレベ
ルの制御信号ＥＮ）が供給されると、ドライバ回路１６
はトランジスタＴr2がオンしてグランドＧＮＤレベルを
有するゲート駆動信号ＳＧをトランジスタ１４のゲート
に供給する。バックゲート駆動回路３３はトランジスタ
Ｔr4がオンしてグランドＧＮＤレベルを有するバックゲ
ート駆動信号ＳＢをトランジスタ１４のバックゲートに
供給する。
ルの制御信号ＥＮ）が供給されると、ドライバ回路１６
はトランジスタＴr2がオンしてグランドＧＮＤレベルを
有するゲート駆動信号ＳＧをトランジスタ１４のゲート
に供給する。バックゲート駆動回路３３はトランジスタ
Ｔr4がオンしてグランドＧＮＤレベルを有するバックゲ
ート駆動信号ＳＢをトランジスタ１４のバックゲートに
供給する。
【００３６】トランジスタ１４は、グランドＧＮＤレベ
ルのゲート駆動信号ＳＧによりオフする。このとき、ト
ランジスタ１４のバックゲート電位はグランドＧＮＤレ
ベルであるため、バックゲート−ソース間及びバックゲ
ート−ドレイン間にそれぞれ寄生ダイオードＤ２２，Ｄ
２３を有する。この寄生ダイオードＤ２２は、出力端子
ＯＵＴから入力端子ＩＮに向かう電流を阻止する、即
ち、出力端子ＯＵＴから入力端子ＩＮに向かって流れる
逆流電流を防止する。
ルのゲート駆動信号ＳＧによりオフする。このとき、ト
ランジスタ１４のバックゲート電位はグランドＧＮＤレ
ベルであるため、バックゲート−ソース間及びバックゲ
ート−ドレイン間にそれぞれ寄生ダイオードＤ２２，Ｄ
２３を有する。この寄生ダイオードＤ２２は、出力端子
ＯＵＴから入力端子ＩＮに向かう電流を阻止する、即
ち、出力端子ＯＵＴから入力端子ＩＮに向かって流れる
逆流電流を防止する。
【００３７】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）バックゲート駆動回路３３により、オン状態のト
ランジスタ１４のバックゲートに出力端子ＯＵＴの電圧
と同一電圧を持つバックゲート駆動信号ＳＢを供給し、
オフ状態のトランジスタ１４のバックゲートにグランド
ＧＮＤレベルのバックゲート駆動信号ＳＢを供給した。
この結果、オン状態のトランジスタ１４におけるオン抵
抗値の入力電圧依存性が低減されると共に、オフ状態の
トランジスタ１４の寄生ダイオード２２によって逆流電
流を防止することができる。
ば、以下の効果を奏する。 （１）バックゲート駆動回路３３により、オン状態のト
ランジスタ１４のバックゲートに出力端子ＯＵＴの電圧
と同一電圧を持つバックゲート駆動信号ＳＢを供給し、
オフ状態のトランジスタ１４のバックゲートにグランド
ＧＮＤレベルのバックゲート駆動信号ＳＢを供給した。
この結果、オン状態のトランジスタ１４におけるオン抵
抗値の入力電圧依存性が低減されると共に、オフ状態の
トランジスタ１４の寄生ダイオード２２によって逆流電
流を防止することができる。
【００３８】（２）レベルシフト回路３２を備え、制御
信号ＥＮのレベルをシフトした制御信号ＳＮ２によりバ
ックゲート駆動回路３３が動作するようにした。この結
果、制御信号ＥＮのレベルに関わらずにバックゲート駆
動信号ＳＢのレベルを制御することができる。
信号ＥＮのレベルをシフトした制御信号ＳＮ２によりバ
ックゲート駆動回路３３が動作するようにした。この結
果、制御信号ＥＮのレベルに関わらずにバックゲート駆
動信号ＳＢのレベルを制御することができる。
【００３９】（第二実施形態）以下、本発明を具体化し
た第二実施形態を図３に従って説明する。尚、説明の便
宜上、図１と同様の構成については同一の符号を付して
その説明を一部省略する。
た第二実施形態を図３に従って説明する。尚、説明の便
宜上、図１と同様の構成については同一の符号を付して
その説明を一部省略する。
【００４０】図３は、携帯電子機器等に備えられるシリ
ーズレギュレータ４１のブロック回路図である。シリー
ズレギュレータ４１は、第一実施形態のスイッチ回路３
１と同様に、入力端子ＩＮに接続された電池１２のバッ
テリ電圧ＶＢから所定電圧の駆動電源を生成する。そし
て、図示しない制御回路から入力される制御信号ＥＮに
応答して生成した駆動電源を出力端子ＯＵＴに接続され
た回路１３に供給・停止する。
ーズレギュレータ４１のブロック回路図である。シリー
ズレギュレータ４１は、第一実施形態のスイッチ回路３
１と同様に、入力端子ＩＮに接続された電池１２のバッ
テリ電圧ＶＢから所定電圧の駆動電源を生成する。そし
て、図示しない制御回路から入力される制御信号ＥＮに
応答して生成した駆動電源を出力端子ＯＵＴに接続され
た回路１３に供給・停止する。
【００４１】シリーズレギュレータ４１は、スイッチ回
路４２、比較増幅部としての差動増幅器４３及び基準電
源４４を備える。差動増幅器４３の非反転入力端子は出
力端子ＯＵＴに接続され、反転入力端子には基準電源４
４から基準電圧が供給される。差動増幅器４３は、出力
端子ＯＵＴの電圧、即ち駆動電源電圧と基準電圧を比較
し、それらの差電圧（誤差電圧）を増幅した電圧を有す
る検出信号ＳＫをスイッチ回路４２に出力する。
路４２、比較増幅部としての差動増幅器４３及び基準電
源４４を備える。差動増幅器４３の非反転入力端子は出
力端子ＯＵＴに接続され、反転入力端子には基準電源４
４から基準電圧が供給される。差動増幅器４３は、出力
端子ＯＵＴの電圧、即ち駆動電源電圧と基準電圧を比較
し、それらの差電圧（誤差電圧）を増幅した電圧を有す
る検出信号ＳＫをスイッチ回路４２に出力する。
【００４２】スイッチ回路４２は、第一実施形態のスイ
ッチ回路３１の構成に対して、ドライバ回路４５が備え
られている。ドライバ回路４５は、制御信号ＥＮ及び検
出信号ＳＫに基づいて、ゲート駆動信号ＳＧの電圧をド
ライブ電圧ＶＤレベルからグランドＧＮＤレベルの範囲
内で制御する。
ッチ回路３１の構成に対して、ドライバ回路４５が備え
られている。ドライバ回路４５は、制御信号ＥＮ及び検
出信号ＳＫに基づいて、ゲート駆動信号ＳＧの電圧をド
ライブ電圧ＶＤレベルからグランドＧＮＤレベルの範囲
内で制御する。
【００４３】詳述すると、ドライバ回路４５は、Ｈレベ
ルの制御信号ＥＮに応答して、検出信号ＳＫに基づいて
ゲート駆動信号ＳＧのレベルを制御する。トランジスタ
１４は、ゲート駆動信号ＳＧのレベルに応じたオン抵抗
値を有する。即ち、入力端子ＩＮと出力端子ＯＵＴの間
のコンダクタを制御する。これにより、シリーズレギュ
レータ４１は、バッテリ電圧ＶＢから生成した一定の所
定電圧（基準電圧）を有する駆動電源を出力する。
ルの制御信号ＥＮに応答して、検出信号ＳＫに基づいて
ゲート駆動信号ＳＧのレベルを制御する。トランジスタ
１４は、ゲート駆動信号ＳＧのレベルに応じたオン抵抗
値を有する。即ち、入力端子ＩＮと出力端子ＯＵＴの間
のコンダクタを制御する。これにより、シリーズレギュ
レータ４１は、バッテリ電圧ＶＢから生成した一定の所
定電圧（基準電圧）を有する駆動電源を出力する。
【００４４】ドライバ回路４５は、Ｌレベルの制御信号
ＥＮに応答してグランドＧＮＤレベルのゲート駆動信号
ＤＧをトランジスタ１４のゲートに供給し、トランジス
タ１４はそれによりオフする。このとき、第一実施形態
と同様に、トランジスタ１４のバックゲートにはバック
ゲート駆動回路３３からグランドＧＮＤレベルのこれに
より、図１の回路１３には駆動電源が供給されないの
で、その分消費電力が少なくなる。
ＥＮに応答してグランドＧＮＤレベルのゲート駆動信号
ＤＧをトランジスタ１４のゲートに供給し、トランジス
タ１４はそれによりオフする。このとき、第一実施形態
と同様に、トランジスタ１４のバックゲートにはバック
ゲート駆動回路３３からグランドＧＮＤレベルのこれに
より、図１の回路１３には駆動電源が供給されないの
で、その分消費電力が少なくなる。
【００４５】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）トランジスタ１４によるスイッチ機能を備えたシ
リーズレギュレータにおいて、そのトランジスタ１４の
オン抵抗の入力電圧依存性を低減すると共に、オフ状態
のトランジスタ１４の寄生ダイオード２２により逆流電
流を防止することができる。
ば、以下の効果を奏する。 （１）トランジスタ１４によるスイッチ機能を備えたシ
リーズレギュレータにおいて、そのトランジスタ１４の
オン抵抗の入力電圧依存性を低減すると共に、オフ状態
のトランジスタ１４の寄生ダイオード２２により逆流電
流を防止することができる。
【００４６】尚、前記実施形態は、以下の態様に変更し
てもよい。 ○上記実施形態では、レベルシフト回路３２をバックゲ
ート駆動回路３３の入力段に設けたが、制御信号ＥＮの
レベルに応じてドライバ回路１６の入力段にのみ設ける
構成としても良い。また、ドライバ回路１６及びバック
ゲート駆動回路３３の入力段に設ける構成としても良
い。
てもよい。 ○上記実施形態では、レベルシフト回路３２をバックゲ
ート駆動回路３３の入力段に設けたが、制御信号ＥＮの
レベルに応じてドライバ回路１６の入力段にのみ設ける
構成としても良い。また、ドライバ回路１６及びバック
ゲート駆動回路３３の入力段に設ける構成としても良
い。
【００４７】
【発明の効果】以上詳述したように、本発明によれば、
占有面積の著しい増大を抑え、ＭＯＳ型トランジスタが
オフ状態での逆流防止及びオン抵抗値の入力電圧依存性
低減を図ること可能なスイッチ回路及びシリーズレギュ
レータを提供することができる。
占有面積の著しい増大を抑え、ＭＯＳ型トランジスタが
オフ状態での逆流防止及びオン抵抗値の入力電圧依存性
低減を図ること可能なスイッチ回路及びシリーズレギュ
レータを提供することができる。
【図１】 第一実施形態のスイッチ回路のブロック回路
図である。
図である。
【図２】 スイッチ回路の原理説明図である。
【図３】 第二実施形態のシリーズレギュレータのブロ
ック回路図である。
ック回路図である。
【図４】 第一従来例のブロック回路図である。
【図５】 第二従来例のブロック回路図である。
【図６】 主スイッチの入力電圧−オン抵抗特性図であ
る。
る。
【図７】 従来の別の主スイッチの回路図である。
１４ 主スイッチとしてのトランジスタ １６ ゲート駆動回路としてのドライバ回路 ３１ スイッチ回路 ３２ レベルシフト回路 ３３ バックゲート駆動回路 ４１ シリーズレギュレータ ４５ ゲート駆動回路としてのドライバ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲富 研一 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5H410 BB04 CC02 DD02 EA11 EB01 EB16 EB37 FF03 FF25
Claims (5)
- 【請求項１】 制御信号に基づいて入力端子と出力端子
の間に接続したＭＯＳ型トランジスタをオンオフ制御す
るスイッチ回路において、 前記制御信号に基づいて、前記入力端子電圧に基づく第
１駆動電圧又は低電位電源レベルのゲート駆動信号を前
記トランジスタのゲートに供給するゲート駆動回路と、 前記トランジスタのオン又はオフ状態に応じて電圧を制
御したバックゲート駆動信号を前記トランジスタのバッ
クゲートに供給するバックゲート駆動回路と、を備えた
ことを特徴とするスイッチ回路。 - 【請求項２】 前記バックゲート駆動回路は、前記制御
信号に基づいて、前記トランジスタがオフ状態の時には
前記ゲート電圧と同一電圧のバックゲート駆動信号をバ
ックゲートに供給し、前記トランジスタがオン状態の時
には前記出力端子と同一電圧のバックゲート駆動信号を
前記バックゲートに供給する、ことを特徴とする請求項
１に記載のスイッチ回路。 - 【請求項３】 前記制御信号に基づいて動作し、前記入
力端子電圧を昇圧した第１駆動電圧を生成するチャージ
ポンプ回路を備えた、ことを特徴とする請求項１又は２
に記載のスイッチ回路。 - 【請求項４】 前記制御信号のレベルをシフトするレベ
ルシフト回路を備え、前記ゲート駆動回路及びバックゲ
ート駆動回路のうちの少なくとも一方は、前記レベルシ
フト回路の出力信号に基づいて前記駆動信号のレベルを
制御する、ことを特徴とする請求項１乃至３のうちの何
れか一項に記載のスイッチ回路。 - 【請求項５】 請求項１乃至４のうちの何れか一項に記
載のスイッチ回路と、 前記出力端子電圧と基準電圧とを比較し、該比較結果に
基づく検出信号を出力する比較増幅部と、を備え、 前記ゲート駆動回路は、前記制御信号に基づいて動作
し、前記検出信号に対応して前記ゲート駆動信号のレベ
ルを制御する、ことを特徴とするシリーズレギュレー
タ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11222747A JP2001051730A (ja) | 1999-08-05 | 1999-08-05 | スイッチ回路及びシリーズレギュレータ |
| US09/526,748 US6400209B1 (en) | 1999-08-05 | 2000-03-16 | Switch circuit with back gate voltage control and series regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11222747A JP2001051730A (ja) | 1999-08-05 | 1999-08-05 | スイッチ回路及びシリーズレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001051730A true JP2001051730A (ja) | 2001-02-23 |
Family
ID=16787283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11222747A Pending JP2001051730A (ja) | 1999-08-05 | 1999-08-05 | スイッチ回路及びシリーズレギュレータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6400209B1 (ja) |
| JP (1) | JP2001051730A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007068390A (ja) * | 2005-08-01 | 2007-03-15 | Sanyo Electric Co Ltd | 保護回路を有する組電池 |
| JP2008288902A (ja) * | 2007-05-17 | 2008-11-27 | Sony Corp | 電源装置および電源装置の動作方法 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791396B2 (en) * | 2001-10-24 | 2004-09-14 | Saifun Semiconductors Ltd. | Stack element circuit |
| US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| US6882513B2 (en) * | 2002-09-13 | 2005-04-19 | Ami Semiconductor, Inc. | Integrated overvoltage and reverse voltage protection circuit |
| US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
| US7148739B2 (en) * | 2002-12-19 | 2006-12-12 | Saifun Semiconductors Ltd. | Charge pump element with body effect cancellation for early charge pump stages |
| US20040151032A1 (en) * | 2003-01-30 | 2004-08-05 | Yan Polansky | High speed and low noise output buffer |
| US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| US6885244B2 (en) | 2003-03-24 | 2005-04-26 | Saifun Semiconductors Ltd. | Operational amplifier with fast rise time |
| US6906966B2 (en) | 2003-06-16 | 2005-06-14 | Saifun Semiconductors Ltd. | Fast discharge for program and verification |
| US7050319B2 (en) * | 2003-12-03 | 2006-05-23 | Micron Technology, Inc. | Memory architecture and method of manufacture and operation thereof |
| US8339102B2 (en) * | 2004-02-10 | 2012-12-25 | Spansion Israel Ltd | System and method for regulating loading on an integrated circuit power supply |
| US7176728B2 (en) * | 2004-02-10 | 2007-02-13 | Saifun Semiconductors Ltd | High voltage low power driver |
| WO2005094178A2 (en) | 2004-04-01 | 2005-10-13 | Saifun Semiconductors Ltd. | Method, circuit and systems for erasing one or more non-volatile memory cells |
| US7190212B2 (en) * | 2004-06-08 | 2007-03-13 | Saifun Semiconductors Ltd | Power-up and BGREF circuitry |
| US7256438B2 (en) * | 2004-06-08 | 2007-08-14 | Saifun Semiconductors Ltd | MOS capacitor with reduced parasitic capacitance |
| US7187595B2 (en) * | 2004-06-08 | 2007-03-06 | Saifun Semiconductors Ltd. | Replenishment for internal voltage |
| US7095655B2 (en) * | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
| US7319357B2 (en) * | 2004-08-24 | 2008-01-15 | Texas Instruments Incorporated | System for controlling switch transistor performance |
| US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| US7224204B2 (en) * | 2005-03-08 | 2007-05-29 | Linear Technology Corporation | Method and circuit for driving a gate of a MOS transistor negative |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
| EP1746645A3 (en) | 2005-07-18 | 2009-01-21 | Saifun Semiconductors Ltd. | Memory array with sub-minimum feature size word line spacing and method of fabrication |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| US20070097572A1 (en) * | 2005-10-28 | 2007-05-03 | Caretta Integrated Circuits | Protective circuit |
| JP4597044B2 (ja) * | 2005-12-09 | 2010-12-15 | 株式会社リコー | 逆流防止回路 |
| US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| US7626360B2 (en) * | 2006-08-11 | 2009-12-01 | Cirrus Logic, Inc. | Charge-pump biased battery protection circuit |
| US7545170B2 (en) * | 2007-02-15 | 2009-06-09 | Himax Technologies Limited | Source driver and level shifting method thereof |
| US20120194153A1 (en) * | 2011-02-01 | 2012-08-02 | Carmine Cozzolino | Constant vgs mos switch with charge pump |
| JP5845112B2 (ja) * | 2012-02-29 | 2016-01-20 | セイコーインスツル株式会社 | スイッチ回路 |
| US9705307B2 (en) | 2015-01-27 | 2017-07-11 | Qualcomm Incorporated | Self-sensing reverse current protection switch |
| JP6543133B2 (ja) * | 2015-08-19 | 2019-07-10 | 株式会社東芝 | 電力供給装置及びその制御方法 |
| US9625926B1 (en) * | 2015-11-18 | 2017-04-18 | Qualcomm Incorporated | Multiple input regulator circuit |
| US10790817B2 (en) * | 2019-02-08 | 2020-09-29 | Qorvo Us, Inc. | Power switch with bootstrap driver for continuous time operation |
| EP4131779A1 (en) * | 2021-08-03 | 2023-02-08 | Infineon Technologies Austria AG | Gate driver device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191278A (en) * | 1991-10-23 | 1993-03-02 | International Business Machines Corporation | High bandwidth low dropout linear regulator |
| JPH08330902A (ja) | 1995-06-02 | 1996-12-13 | Canon Inc | 電子回路 |
| JPH09167950A (ja) | 1995-12-18 | 1997-06-24 | Nissan Motor Co Ltd | アナログスイッチ |
| US5880620A (en) * | 1997-04-22 | 1999-03-09 | Xilinx, Inc. | Pass gate circuit with body bias control |
| JP3258930B2 (ja) * | 1997-04-24 | 2002-02-18 | 東芝マイクロエレクトロニクス株式会社 | トランスミッション・ゲート |
| FR2783942B1 (fr) * | 1998-09-30 | 2004-02-13 | St Microelectronics Sa | Dispositif de regulation de tension |
| US5963080A (en) * | 1998-12-23 | 1999-10-05 | Fairchild Semiconductor Corporation | Undershoot hardened FET switch |
| US6239649B1 (en) * | 1999-04-20 | 2001-05-29 | International Business Machines Corporation | Switched body SOI (silicon on insulator) circuits and fabrication method therefor |
| US6225857B1 (en) * | 2000-02-08 | 2001-05-01 | Analog Devices, Inc. | Non-inverting driver circuit for low-dropout voltage regulator |
-
1999
- 1999-08-05 JP JP11222747A patent/JP2001051730A/ja active Pending
-
2000
- 2000-03-16 US US09/526,748 patent/US6400209B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007068390A (ja) * | 2005-08-01 | 2007-03-15 | Sanyo Electric Co Ltd | 保護回路を有する組電池 |
| JP4522384B2 (ja) * | 2005-08-01 | 2010-08-11 | 三洋電機株式会社 | 保護回路を有する組電池 |
| JP2008288902A (ja) * | 2007-05-17 | 2008-11-27 | Sony Corp | 電源装置および電源装置の動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6400209B1 (en) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001051730A (ja) | スイッチ回路及びシリーズレギュレータ | |
| JP4652918B2 (ja) | 昇圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
| US6870354B2 (en) | Power source circuit | |
| US6812782B2 (en) | Switch mode converter that allows 100% duty cycle on gate driver | |
| US7911192B2 (en) | High voltage power regulation using two power switches with low voltage transistors | |
| US7414442B2 (en) | Buffer circuit and integrated circuit | |
| US7737773B2 (en) | Semiconductor device, step-down chopper regulator, and electronic equipment | |
| US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
| US7456658B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| US20060255781A1 (en) | Constant voltage power supply | |
| US10454376B1 (en) | Power supply circuit | |
| KR100834219B1 (ko) | 레벨 시프트 회로 및 이를 구비한 스위칭 레귤레이터 | |
| JP3637904B2 (ja) | 電源回路 | |
| JPH10322192A (ja) | レベル変換回路 | |
| US11011111B2 (en) | Display driving device | |
| US8786360B2 (en) | Circuit and method for fast switching of a current mirror with large MOSFET size | |
| US20090167419A1 (en) | Voltage converting circuit | |
| JP6827112B2 (ja) | 制御回路、及び理想ダイオード回路 | |
| JP4066231B2 (ja) | スイッチングレギュレータ | |
| KR101323896B1 (ko) | 시스템의 전원공급제어장치 및 방법 | |
| US7323927B2 (en) | Integrated charge pump | |
| US6351163B1 (en) | Reset circuit | |
| JP2005135366A (ja) | カレントミラー回路 | |
| JP4608063B2 (ja) | 出力インターフェース回路 | |
| JP2002315317A (ja) | Ｄｃ／ｄｃコンバータおよびそのスイッチングノイズ低減方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |