JP5845112B2 - スイッチ回路 - Google Patents

Description

本発明は、正または負の電圧が入力される端子に設けられるスイッチ回路に関する。

図４は、従来のスイッチ回路の回路である。スイッチ回路は、入力端子ＩＮに入力される正または負の電圧を、スイッチ制御端子ＥＮの信号に応じて内部回路１５に伝達するか遮断するかを制御する。

入力端子ＩＮから入力された正の電圧ＶＩＮ＋を内部回路１５の入力端子であるノードＢへ伝達させる場合を考える。スイッチ制御端子ＥＮの信号をアクティブ状態のＶＤＤ電圧にし、ＮＭＯＳトランジスタ１１及び１２をＯＮする。従って、入力端子ＩＮから入力された正の電圧ＶＩＮ＋は内部回路１５の入力であるノードＢへ伝達される。このとき、ＮＭＯＳトランジスタ１３はＯＦＦしているため、ノードＢの電圧に影響を与えない。

次に、入力端子ＩＮから入力された正の電圧ＶＩＮ＋を、内部回路１５の入力であるノードＢへ伝達させない場合を考える。スイッチ制御端子ＥＮの信号を非アクティブ状態のＧＮＤ電圧にする。ＮＭＯＳトランジスタ１１は、ドレインが電圧ＶＩＮ＋でゲートがＧＮＤ電圧なのでＯＦＦする。ＮＭＯＳトランジスタ１３がＯＮしてノードＡをＧＮＤ電圧にしている。ＮＭＯＳトランジスタ１２は、ドレインとゲートがＧＮＤ電圧なのでＯＦＦする。従って、入力端子ＩＮから入力された正の電圧ＶＩＮ＋は内部回路１５の入力であるノードＢへ伝達されない。

次に、入力端子ＩＮから入力された負の電圧ＶＩＮ−を内部回路１５の入力であるノードＢへ伝達させない場合を考える。スイッチ制御端子ＥＮの信号を非アクティブ状態のＧＮＤ電圧にする。しかし、ＮＭＯＳトランジスタ１１は、ドレインに入力端子ＩＮからＧＮＤ電圧よりも低い負の電圧ＶＩＮ−が印加されているため、弱反転領域のＯＮ状態となる。ここで、ＮＭＯＳトランジスタ１３はＯＮしているので、ノードＡは入力された負の電圧ＶＩＮ−ではなく、ＧＮＤ電圧になる。ＮＭＯＳトランジスタ１２は、ドレインとゲート電圧がＧＮＤ電圧なのでＯＦＦする。従って、入力端子ＩＮから入力された負の電圧ＶＩＮ−は、内部回路１５の入力であるノードＢへ伝達されない。

このように、従来のスイッチ回路は入力端子ＩＮから負電圧が入力されても内部回路１５の入力へ負電圧の伝達を防止でき、内部回路の誤動作を防ぐことができる。

特開２０１０−２０６７７９号公報

しかしながら、従来のスイッチ回路は、スイッチ制御端子ＥＮの信号のアクティブ状態をＶＤＤ電圧とすると、入力端子ＩＮから入力された正の電圧ＶＩＮ＋は、電圧（ＶＤＤ−ＶＧＳ−ＶＯＶ）以上の電圧はノードＢへ伝達できない。ここで、ＶＤＤは電源電圧、ＶＧＳはＮＭＯＳトランジスタ１１及び１２の閾値電圧（ＶＧＳ＞０Ｖ）、ＶＯＶはＮＭＯＳトランジスタ１１及び１２を確実にＯＮさせるのに必要なオーバードライブ電圧（ＶＯＶ＞０Ｖ）である。

また、電圧（ＶＤＤ−ＶＧＳ−ＶＯＶ）以上の電圧、例えば、電源電圧ＶＤＤをノードＢへ伝達させたい場合、スイッチ制御端子ＥＮのアクティブ状態の信号は、電圧（ＶＤＤ＋ＶＧＳ＋ＶＯＶ）以上の電圧である必要がある。従って、昇圧回路やレベルシフト回路が必要となり、回路規模が増え製品のコストアップとなってしまう。

本発明のスイッチ回路は上記課題を解決するためになされたもので、ドレインが半導体装置の入力端子に接続され、ソースが第一ノードに接続され、ゲートが制御端子に接続された第一ＮＭＯＳトランジスタと、ドレインが第一ノードに接続され、ソースが第二ノードに接続され、ゲートが制御端子に接続された第二ＮＭＯＳトランジスタと、ソースが半導体装置の入力端子に接続され、ドレインが第一ノードに接続され、ゲートがインバータを介して制御端子に接続された第一ＰＭＯＳトランジスタと、ソースが第一ノードに接続され、ドレインが第二ノードに接続され、ゲートがインバータを介して制御端子に接続された第二ＰＭＯＳトランジスタと、ソースが接地電圧に接続され、ドレインが第一ノードに接続され、ゲートがインバータを介して制御端子に接続された第三ＮＭＯＳトランジスタと、を備え、第二ノードが内部回路に接続される。

本発明のスイッチ回路によれば、入力端子ＩＮから負の電圧が入力されても内部回路１５の入力へ伝達を防止し、かつ正の電圧はＶＤＤ電圧までの電圧を内部回路１５の入力へ伝達できる。

第一の実施形態のスイッチ回路を示す回路図である。 第二の実施形態のスイッチ回路を示す回路図である。 第二の実施形態のレベルシフタ回路の一例を示す回路図である。 従来のスイッチ回路を示す回路図である。

以下、本発明のスイッチ回路の実施形態を、図面を参照して説明する。スイッチ回路は、入力端子ＩＮに入力される正または負の電圧を、スイッチ制御端子ＥＮの信号に応じて内部回路１５に伝達するか遮断するかを制御する。

＜第一の実施形態＞
図１は、第一の実施形態のスイッチ回路を示す回路図である。
第一の実施形態のスイッチ回路は、ＮＭＯＳトランジスタ１１、１２及び１３と、ＰＭＯＳトランジスタ１６及び１７と、インバータ１４と、を備える。

ＮＭＯＳトランジスタ１１は、ドレインが入力端子ＩＮに接続され、ゲートはスイッチ制御端子ＥＮに接続され、ソースはＮＭＯＳトランジスタ１２のドレインに接続され、バックゲートはＧＮＤに接続される。ＮＭＯＳトランジスタ１２は、ゲートがスイッチ制御端子ＥＮに接続され、ソースは内部回路１５の入力端子（ノードＢ）に接続され、バックゲートはＧＮＤに接続される。ＰＭＯＳトランジスタ１６は、ソースが入力端子ＩＮに接続され、ゲートはインバータ１４の出力端子に接続され、ドレインはＰＭＯＳトランジスタ１７のソースに接続され、バックゲートはＶＤＤに接続される。ＰＭＯＳトランジスタ１７は、ゲートがインバータ１４の出力に接続され、ドレインはノードＢに接続され、バックゲートはＶＤＤに接続される。インバータ１４は、入力端子がスイッチ制御ＥＮに接続される。ＮＭＯＳトランジスタ１３は、ゲートがインバータ１４の出力端子に接続され、ソースはＧＮＤに接地され、ドレインはＮＭＯＳトランジスタ１１のソース、ＮＭＯＳトランジスタ１２のドレイン、ＰＭＯＳトランジスタ１６のドレイン、ＰＭＯＳトランジスタ１７のソースに接続され、バックゲートはＧＮＤに接続される。

ＮＭＯＳトランジスタ１１及び１２、ＰＭＯＳトランジスタ１６及び１７は、スイッチ制御端子ＥＮの信号によってオン／オフが制御される。インバータ回路１４は、入力されたＶＤＤ／ＧＮＤ電圧の信号を反転して出力する。ＮＭＯＳトランジスタ１３は、ＮＭＯＳトランジスタ１１及び１２、ＰＭＯＳトランジスタ１６及び１７がオフしたとき、オンするよう制御される。

次に、第一の実施形態のスイッチ回路の動作について説明する。
（１）入力端子ＩＮから入力された正の電圧ＶＩＮ＋をノードＢへ伝達させない場合
スイッチ制御端子ＥＮは、非アクティブ状態のＧＮＤ電圧の信号が入力される。ＮＭＯＳトランジスタ１１は、ドレインが電圧ＶＩＮ＋でゲートがＧＮＤ電圧なのでＯＦＦする。ＰＭＯＳトランジスタ１６は、ソースが電圧ＶＩＮ＋でゲートがＶＤＤ電圧なのでＯＦＦする。ＮＭＯＳトランジスタ１３は、ゲートがＶＤＤ電圧なのでＯＮしてノードＡをＧＮＤ電圧にしている。ＮＭＯＳトランジスタ１２は、ドレインとゲートがＧＮＤ電圧なのでＯＦＦする。ＰＭＯＳトランジスタ１７は、ソースがＧＮＤ電圧でゲートがＶＤＤ電圧なのでＯＦＦする。従って、入力端子ＩＮから入力された正の電圧ＶＩＮ＋は、ノードＢへ伝達されない。

（２）入力端子ＩＮから入力された負の電圧ＶＩＮ−をノードＢへ伝達させない場合
スイッチ制御端子ＥＮは、非アクティブ状態のＧＮＤ電圧の信号が入力される。ＮＭＯＳトランジスタ１１は、ドレインが負の電圧ＶＩＮ−でゲートがＧＮＤ電圧なので、弱反転領域のＯＮ状態となる。しかし、ＮＭＯＳトランジスタ１３は、ゲートがＶＤＤ電圧なのでＯＮしてノードＡをＧＮＤ電圧にする。ＮＭＯＳトランジスタ１２は、ドレインがＧＮＤ電圧でありゲート電圧もＧＮＤ電圧のためＯＦＦする。ＰＭＯＳトランジスタ１６及び１７は、ゲートがＶＤＤ電圧なのでＯＦＦする。従って、入力端子ＩＮから入力された負の電圧ＶＩＮ−は、ノードＢへ伝達されない。

（３）入力端子ＩＮから入力された正の電圧（ＶＤＤ電圧）をノードＢへ伝達させる場合
スイッチ制御端子ＥＮは、アクティブ状態のＶＤＤ電圧の信号が入力される。ＮＭＯＳトランジスタ１１は、ドレインとゲートがＶＤＤ電圧なので、ソース（ノードＡ）には電圧（ＶＤＤ−ＶＧＳ−ＶＯＶ）が伝達される。ここでＶＤＤは電源電圧、ＶＧＳはＮＭＯＳトランジスタ１１及び１２の閾値電圧（ＶＧＳ＞０Ｖ）、ＶＯＶはＮＭＯＳトランジスタ１１及び１２を確実にオンさせるのに必要なオーバードライブ電圧（ＶＯＶ＞０Ｖ）である。

一方、ＰＭＯＳトランジスタ１６は、ソースがＶＤＤ電圧でゲートがＧＮＤ電圧なのでＯＮして、ドレインにはＶＤＤ電圧が伝達される。ここで、ＰＭＯＳトランジスタ１６はフルオンしているため、ノードＡの電圧はＰＭＯＳトランジスタ１６のドレインの電圧が支配的になる。従って、ノードＡの電圧はＶＤＤ電圧になる。

ＮＭＯＳトランジスタ１２とＰＭＯＳトランジスタ１７の関係も同様であるため、ノードＢにはＶＤＤ電圧が伝達できる。
以上説明したように、本実施形態のスイッチ回路は、ＧＮＤ電圧〜ＶＤＤ電圧の範囲の入力電圧を伝達することが可能となる。

＜第二の実施形態＞
図２は、第二の実施形態のスイッチ回路を示す回路図である。
第二の実施形態のスイッチ回路は、図１の回路に加え、レベルシフタ回路１８を備える。レベルシフタ回路１８は、その電源端子Ｖが入力端子ＩＮに接続され、出力端子ＯがＰＭＯＳトランジスタ１６のゲートに接続され、入力端子Ｉがスイッチ制御端子ＥＮに接続される。また、ＰＭＯＳトランジスタ１６のバックゲートは入力端子ＩＮに接続される。

レベルシフタ回路１８は、入力端子Ｉの信号を電源端子Ｖの電圧によって電圧変換し、出力端子Ｏから出力する。本実施形態では、入力と出力の論理が反転するように構成されている。入力端子Ｉの信号がＶＤＤ電圧の場合は、出力端子ＯからＧＮＤ電圧の信号を出力する。入力端子Ｉの信号がＧＮＤ電圧の場合は、出力端子Ｏから電源端子Ｖの電圧の信号を出力する。

（１）入力端子ＩＮから入力されたＶＤＤ電圧よりも高い電圧をノードＢへ伝達させない場合
ＰＭＯＳトランジスタ１６は、バックゲートがＶＤＤに接続されていると、ソース電圧よりもバックゲート電圧のほうが低くなる。従って、入力端子ＩＮ〜ＰＭＯＳトランジスタ１６（ソース〜バックゲート）〜ＶＤＤへ不要な電流が流れてしまう。

第二の実施形態のスイッチ回路では、ＰＭＯＳトランジスタ１６のバックゲートとソースが入力端子ＩＮに接続されているため、バックゲートとソース間の電位差がなくなり、ＶＤＤへの電流経路は存在しなくなる。また、ＰＭＯＳトランジスタ１６のゲートは、レベルシフタ回路１８の出力端子Ｏから出力される入力端子ＩＮの電圧である。従って、ＰＭＯＳトランジスタ１６のゲートは、ＯＦＦするために必要な電圧が印加される。

その他の入力端子ＩＮの電圧とスイッチ回路の制御の組み合わせについては、第一の実施形態で述べた回路動作と同様である。
図３は、第二の実施形態のスイッチ回路に用いるレベルシフタ回路構成の一例である。ＰＭＯＳトランジスタ２１及び２２と、ＮＭＯＳトランジスタ２３及び２４、を備えた、一般的かつ、簡単なレベルシフタ回路の構成でよい。

このように、第二の実施形態のスイッチ回路では、スイッチオフ時に入力端子ＩＮからＶＤＤ電圧よりも高い電圧が印加されたときでも、入力端子ＩＮに不要な電流が流れることが防止でき、ＰＭＯＳトランジスタ１６の破壊を防止できる。

１１〜１３、２２、２３ ＮＭＯＳトランジスタ
１６、１７、２１、２２ ＰＭＯＳトランジスタ
１４、１５ インバータ
１５ 内部回路
１８ レベルシフタ回路

Claims (1)

1. 正または負の電圧が入力される半導体装置の入力端子に設けられ、前記正または負の電圧を内部回路に伝達するスイッチ回路において、
   ドレインが前記半導体装置の入力端子に接続され、ソースが第一ノードに接続され、ゲートが制御端子に接続された第一ＮＭＯＳトランジスタと、
   ドレインが前記第一ノードに接続され、ソースが第二ノードに接続され、ゲートが前記制御端子に接続された第二ＮＭＯＳトランジスタと、
   ソースが前記半導体装置の入力端子に接続され、ドレインが前記第一ノードに接続され、バックゲートが前記半導体装置の入力端子に接続された第一ＰＭＯＳトランジスタと、
   ソースが前記第一ノードに接続され、ドレインが前記第二ノードに接続され、ゲートが前記インバータを介して前記制御端子に接続された第二ＰＭＯＳトランジスタと、
   入力端子が前記制御端子に接続され、出力端子が前記第一ＰＭＯＳトランジスタのゲートに接続され、電源端子が前記半導体装置の入力端子に接続されたレベルシフタ回路と、
   ソースが接地電圧に接続され、ドレインが前記第一ノードに接続され、ゲートが前記インバータを介して前記制御端子に接続された第三ＮＭＯＳトランジスタと、を備え
   前記第二ノードが前記内部回路に接続されることを特徴とするスイッチ回路。

Images