TW201637364A - 開關電路 - Google Patents

開關電路 Download PDF

Info

Publication number
TW201637364A
TW201637364A TW105120564A TW105120564A TW201637364A TW 201637364 A TW201637364 A TW 201637364A TW 105120564 A TW105120564 A TW 105120564A TW 105120564 A TW105120564 A TW 105120564A TW 201637364 A TW201637364 A TW 201637364A
Authority
TW
Taiwan
Prior art keywords
voltage
node
input
gate
input terminal
Prior art date
Application number
TW105120564A
Other languages
English (en)
Other versions
TWI575872B (zh
Inventor
Yutaka Sato
Original Assignee
Sii Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sii Semiconductor Corp filed Critical Sii Semiconductor Corp
Publication of TW201637364A publication Critical patent/TW201637364A/zh
Application granted granted Critical
Publication of TWI575872B publication Critical patent/TWI575872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本發明是在於提供一種即使在輸入端子被輸入正或負的電壓，還是可對內部電路確實地控制傳達或遮斷GND~VDD的電壓之開關電路。 在構成開關電路的NMOS電晶體追加PMOS電晶體，以輸入端子的電壓來控制PMOS電晶體的閘極，藉此可確實地控制傳達或遮斷GND~VDD的電壓。

Description

開關電路
本發明是有關設在被輸入正或負的電壓的端子之開關電路。
圖4是以往的開關電路的電路。開關電路是按照開關控制端子EN的訊號來控制對內部電路15傳達或遮斷被輸入至輸入端子IN的正或負的電壓。
想像使從輸入端子IN輸入的正的電壓VIN+往內部電路15的輸入端子之節點B傳達的情況。將開關控制端子EN的訊號設為主動狀態的VDD電壓，開啟(ON)NMOS電晶體11及12。因此，從輸入端子IN輸入的正的電壓VIN+是被傳達至內部電路15的輸入之節點B。此時，NMOS電晶體13是關閉(OFF)，所以不對節點B的電壓造成影響。
其次，想像不使從輸入端子IN輸入的正的電壓VIN+往內部電路15的輸入之節點B傳達的情況。將開關控制端子EN的訊號設為非主動狀態的GND電壓。由於NMOS電晶體11是汲極為電壓VIN+，閘極為GND電 壓，所以關閉(OFF)。NMOS電晶體13為開啟(ON)，使節點A形成GND電壓。由於NMOS電晶體12是汲極與閘極為GND電壓，所以關閉(OFF)。因此，從輸入端子IN輸入的正的電壓VIN+是未被傳達至內部電路15的輸入之節點B。
其次，想像不使從輸入端子IN輸入的負的電壓VIN-往內部電路15的輸入之節點B傳達的情況。將開關控制端子EN的訊號設為非主動狀態的GND電壓。但，NMOS電晶體11是從輸入端子IN施加比GND電壓更低的負的電壓VIN-至汲極，所以成為弱反轉領域的ON狀態。在此，由於NMOS電晶體13為開啟(ON)，因此節點A不是被輸入的負的電壓VIN-，而是形成GND電壓。由於NMOS電晶體12是汲極與閘極電壓為GND電壓，所以關閉(OFF)。因此，從輸入端子IN輸入的負的電壓VIN-是不被傳達至內部電路15的輸入之節點B。
如此，以往的開關電路是即使從輸入端子IN輸入負電壓，還是可防止往內部電路15的輸入傳達負電壓，可防止內部電路的誤動作。
〔先行技術文獻〕 〔專利文獻〕
[專利文獻1]特開2010-206779號公報
然而，以往的開關電路是若將開關控制端子EN的訊號的主動狀態設為VDD電壓，則從輸入端子IN輸入的正的電壓VIN+是電壓(VDD-VGS-VOV)以上的電壓無法往節點B傳達。在此，VDD是電源電壓，VGS是NMOS電晶體11及12的臨界值電壓(VGS>0V)，VOV是為了使NMOS電晶體11及12確實地開啟(ON)而所必要的過驅動電壓(VOV>0V)。
並且，不使電壓(VDD-VGS-VOV)以上的電壓例如電源電壓VDD往節點B傳達時，開關控制端子EN的主動狀態的訊號是需要電壓(VDD+VGS+VOV)以上的電壓。因此，需要昇壓電路或準位轉換電路，電路規模會增加，製品的成本提高。
本發明的開關電路是為了解決上述課題而研發者，係具備：第一NMOS電晶體，其係汲極被連接至半導體裝置的輸入端子，源極被連接至第一節點，閘極被連接至控制端子；第二NMOS電晶體，其係汲極被連接至第一節點，源極被連接至第二節點，閘極被連接至控制端子；第一PMOS電晶體，其係源極被連接至半導體裝置的輸入端子，汲極被連接至第一節點，閘極係經由反相器來連接至控制端子； 第二PMOS電晶體，其係源極被連接至第一節點，汲極被連接至第二節點，閘極係經由反相器來連接至控制端子；第三NMOS電晶體，其係源極被連接至接地電壓，汲極被連接至第一節點，閘極係經由前述反相器來連接至控制端子，第二節點係被連接至內部電路。
若根據本發明的開關電路，則即使負的電壓從輸入端子IN輸入，還是可防止往內部電路15的輸入傳達，且正的電壓可將至VDD電壓的電壓往內部電路15的輸入傳達。
11~13、22、23‧‧‧NMOS電晶體
16、17、21、22‧‧‧PMOS電晶體
14、15‧‧‧反相器
15‧‧‧內部電路
18‧‧‧準位轉換電路
圖1是表示第一實施形態的開關電路的電路圖。
圖2是表示第二實施形態的開關電路的電路圖。
圖3是表示第二實施形態的準位轉換電路的一例的電路圖。
圖4是表示以往的開關電路的電路圖。
以下，參照圖面來說明本發明的開關電路的實施形態。開關電路是按照開關控制端子EN的訊號來控制對內 部電路15傳達或遮斷被輸入至輸入端子IN的正或負的電壓。
<第一實施形態>
圖1是表示第一實施形態的開關電路的電路圖。
第一實施形態的開關電路是具備：NMOS電晶體11、12及13、PMOS電晶體16及17、及反相器(Inverter)14。
NMOS電晶體11是汲極被連接至輸入端子IN，閘極被連接至開關控制端子EN，源極被連接至NMOS電晶體12的汲極，背閘極(back gate)被連接至GND。NMOS電晶體12是閘極被連接至開關控制端子EN，源極被連接至內部電路15的輸入端子(節點B)，背閘極被連接至GND。PMOS電晶體16是源極被連接至輸入端子IN，閘極被連接至反相器14的輸出端子，汲極被連接至PMOS電晶體17的源極，背閘極被連接至VDD。PMOS電晶體17是閘極被連接至反相器14的輸出，汲極被連接至節點B，背閘極被連接至VDD。反相器14是輸入端子被連接至開關控制EN。NMOS電晶體13是閘極被連接至反相器14的輸出端子，源極被接地至GND，汲極被連接至NMOS電晶體11的源極、NMOS電晶體12的汲極、PMOS電晶體16的汲極、PMOS電晶體17的源極，背閘極被連接至GND。
NMOS電晶體11及12、PMOS電晶體16及17是藉 由開關控制端子EN的訊號來控制開啟/關閉。反相器電路14是將被輸入的VDD/GND電壓的訊號反轉而輸出。NMOS電晶體13是當NMOS電晶體11及12、PMOS電晶體16及17關閉時，控制成開啟。
其次，說明有關第一實施形態的開關電路的動作。
(1)不使從輸入端子IN輸入之正的電壓VIN+往節點B傳達時
開關控制端子EN是被輸入非主動狀態的GND電壓的訊號。NMOS電晶體11是汲極為電壓VIN+，閘極為GND電壓，所以關閉(OFF)。PMOS電晶體16是源極為電壓VIN+，閘極為VDD電壓，所以關閉(OFF)。NMOS電晶體13是閘極為VDD電壓，所以開啟(ON)而使節點A形成GND電壓。NMOS電晶體12是汲極與閘極為GND電壓，所以關閉(OFF)。PMOS電晶體17是源極為GND電壓，閘極為VDD電壓，所以關閉(OFF)。因此，從輸入端子IN輸入的正的電壓VIN+是未被傳達至節點B。
(2)不使從輸入端子IN輸入的負的電壓VIN-往節點B傳達時
開關控制端子EN是被輸入非主動狀態的GND電壓的訊號。NMOS電晶體11是汲極為負的電壓VIN-，閘極為GND電壓，所以成為弱反轉領域的ON狀態。但， NMOS電晶體13是閘極為VDD電壓，所以開啟(ON)而使節點A形成GND電壓。NMOS電晶體12是汲極為GND電壓，閘極電壓亦為GND電壓，所以關閉(OFF)。PMOS電晶體16及17是閘極為VDD電壓，所以關閉(OFF)。因此，從輸入端子IN輸入的負的電壓VIN-是未被傳達至節點B。
(3)使從輸入端子IN輸入的正的電壓(VDD電壓)往節點B傳達時
開關控制端子EN是被輸入主動狀態的VDD電壓的訊號。NMOS電晶體11是汲極與閘極為VDD電壓，所以在源極(節點A)被傳達電壓(VDD-VGS-VOV)。在此，VDD是電源電壓，VGS是NMOS電晶體11及12的臨界值電壓(VGS>0V)，VOV是為了使NMOS電晶體11及12確實地開啟而所必要的過驅動電壓(VOV>0V)。
另一方面，PMOS電晶體16是源極為VDD電壓，閘極為GND電壓，所以在汲極被傳達VDD電壓。在此，PMOS電晶體16是全開，所以節點A的電壓是PMOS電晶體16的汲極的電壓會形成支配性。因此，節點A的電壓是形成VDD電壓。
NMOS電晶體12與PMOS電晶體17的關係也是同樣，因此在節點B可傳達VDD電壓。
如以上說明般，本實施形態的開關電路是可傳達 GND電壓~VDD電壓的範圍的輸入電壓。
<第二實施形態>
圖2是表示第二實施形態的開關電路的電路圖。
第二實施形態的開關電路是除了圖1的電路，還具備準位轉換電路(level shifter circuit)18。準位轉換電路18是其電源端子V會被連接至輸入端子IN，輸出端子O會被連接至PMOS電晶體16的閘極，輸入端子I會被連接至開關控制端子EN。並且，PMOS電晶體16的背閘極是被連接至輸入端子IN。
準位轉換電路18是藉由電源端子V的電壓來電壓變換輸入端子I的訊號，從輸出端子O輸出。本實施形態是構成輸入與輸出的邏輯會反轉。當輸入端子I的訊號為VDD電壓時，從輸出端子O輸出GND電壓的訊號。當輸入端子I的訊號為GND電壓時，從輸出端子O輸出電源端子V的電壓的訊號。
(1)不使從輸入端子IN輸入之比VDD電壓更高的電壓往節點B傳達時
PMOS電晶體16是若背閘極被連接至VDD，則背閘極電壓會比源極電壓更低。因此，不要的電流會流往輸入端子IN~PMOS電晶體16(源極~背閘極)~VDD。
在第二實施形態的開關電路是PMOS電晶體16的背閘極及源極會被連接至輸入端子IN，因此背閘極與源極 間的電位差會變無，往VDD的電流路徑不存在。並且，PMOS電晶體16的閘極是從準位轉換電路18的輸出端子O輸出之輸入端子IN的電壓。因此，PMOS電晶體16的閘極為了關閉(OFF)而被施加必要的電壓。
其他的輸入端子IN的電壓與開關電路的控制的組合是與在第一實施形態所述的電路動作同樣。
圖3是使用在第二實施形態的開關電路的準位轉換電路構成的一例。具備PMOS電晶體21及22、NMOS電晶體23及24之一般性且簡單的準位轉換電路的構成即可。
如此，在第二實施形態的開關電路中，即使在開關關閉時從輸入端子IN施加比VDD電壓更高的電壓，還是可防止不要的電流流至輸入端子IN，可防止PMOS電晶體16的破壞。
11~13‧‧‧NMOS電晶體
16、17‧‧‧PMOS電晶體
14、15‧‧‧反相器
15‧‧‧內部電路
EN‧‧‧開關控制端子
IN‧‧‧輸入端子
A、B‧‧‧節點

Claims (1)

  1. 一種開關電路，係設在被輸入正或負的電壓的半導體裝置的輸入端子，將前述正或負的電壓傳達至內部電路之開關電路，其特徵係具備：第一NMOS電晶體，其係汲極被連接至前述半導體裝置的輸入端子，源極被連接至第一節點，閘極被連接至控制端子；第二NMOS電晶體，其係汲極被連接至前述第一節點，源極被連接至第二節點，閘極被連接至前述控制端子；第一PMOS電晶體，其係源極被連接至前述半導體裝置的輸入端子，汲極被連接至前述第一節點；第二PMOS電晶體，其係源極被連接至前述第一節點，汲極被連接至前述第二節點，閘極係經由前述反相器來連接至前述控制端子；第三NMOS電晶體，其係源極被連接至接地電壓，汲極被連接至前述第一節點，閘極係經由前述反相器來連接至前述控制端子，前述第二節點係被連接至前述內部電路，又，具備準位轉換電路，其係輸入端子被連接至前述控制端子，輸出端子被連接至前述第一PMOS電晶體的閘極，電源端子被連接至前述半導體裝置的輸入端子，前述第一PMOS電晶體的背閘極被連接至前述半導體裝置的輸入端子。
TW105120564A 2012-02-29 2013-01-23 Switch circuit TWI575872B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012044156A JP5845112B2 (ja) 2012-02-29 2012-02-29 スイッチ回路

Publications (2)

Publication Number Publication Date
TW201637364A true TW201637364A (zh) 2016-10-16
TWI575872B TWI575872B (zh) 2017-03-21

Family

ID=49082201

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102102471A TW201340602A (zh) 2012-02-29 2013-01-23 開關電路
TW105120564A TWI575872B (zh) 2012-02-29 2013-01-23 Switch circuit

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102102471A TW201340602A (zh) 2012-02-29 2013-01-23 開關電路

Country Status (6)

Country Link
US (1) US9444451B2 (zh)
JP (1) JP5845112B2 (zh)
KR (1) KR101716941B1 (zh)
CN (1) CN104137418B (zh)
TW (2) TW201340602A (zh)
WO (1) WO2013128997A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150381160A1 (en) * 2014-06-26 2015-12-31 Infineon Technologies Ag Robust multiplexer, and method for operating a robust multiplexer
JP2016136681A (ja) * 2015-01-23 2016-07-28 エスアイアイ・セミコンダクタ株式会社 スイッチ回路
US10236873B2 (en) * 2015-03-17 2019-03-19 Xilinx, Inc. Analog switch having reduced gate-induced drain leakage
KR101638352B1 (ko) 2015-04-24 2016-07-13 주식회사 지니틱스 코일에 연결된 출력단자를 플로팅되도록 하는 회로를 갖는 코일 구동 ic
WO2018039560A1 (en) 2016-08-26 2018-03-01 Allstate Insurance Company Automatic hail damage detection and repair
JP7329411B2 (ja) * 2019-10-18 2023-08-18 エイブリック株式会社 アナログスイッチ
EP4329198A1 (en) * 2022-08-23 2024-02-28 Nexperia B.V. Area efficient bidirectional switch with off state injection current control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600753B2 (ja) * 1988-02-03 1997-04-16 日本電気株式会社 入力回路
JPH01236731A (ja) * 1988-03-16 1989-09-21 Nec Corp 相補型アナログスイッチ
GB2319128A (en) * 1996-10-30 1998-05-13 Motorola Gmbh A CMOS transmission gate multiplexer with improved OFF isolation
EP0993119A1 (en) * 1998-10-09 2000-04-12 Mitsubishi Semiconductor Europe GmbH Multiplexer circuit and analogue-to-digital converter
JP2001051730A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd スイッチ回路及びシリーズレギュレータ
US6911860B1 (en) * 2001-11-09 2005-06-28 Altera Corporation On/off reference voltage switch for multiple I/O standards
JP2010206779A (ja) 2009-02-06 2010-09-16 Seiko Instruments Inc スイッチ回路
WO2011079879A1 (en) * 2009-12-30 2011-07-07 Stmicroelectronics S.R.L. Low voltage isolation switch, in particular for a transmission channel for ultrasound applications
JP5476198B2 (ja) * 2010-04-19 2014-04-23 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
CN102332901A (zh) * 2011-08-15 2012-01-25 苏州佳世达电通有限公司 开关电路及显示装置

Also Published As

Publication number Publication date
KR101716941B1 (ko) 2017-03-27
JP2013183206A (ja) 2013-09-12
KR20140138138A (ko) 2014-12-03
US9444451B2 (en) 2016-09-13
TWI575872B (zh) 2017-03-21
WO2013128997A1 (ja) 2013-09-06
CN104137418B (zh) 2017-06-16
CN104137418A (zh) 2014-11-05
TW201340602A (zh) 2013-10-01
JP5845112B2 (ja) 2016-01-20
US20140361825A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
TWI575872B (zh) Switch circuit
US7205820B1 (en) Systems and methods for translation of signal levels across voltage domains
US8860472B2 (en) Power switch driving circuits and switching mode power supply circuits thereof
US9059700B2 (en) Voltage translator
JP2013214957A (ja) 起動回路を有する完全相補型自己バイアス差動受信機
CN106505990B (zh) 具有可选滞后和速度的输入缓冲器
JP5987619B2 (ja) 出力回路
US9660651B2 (en) Level shift circuit
US9787310B2 (en) Level-shifter circuit for low-input voltages
US10263621B2 (en) Level shifter with improved voltage difference
US20180034464A1 (en) Level shifter
US10355675B2 (en) Input circuit
TWM517481U (zh) 電壓位準轉換器
TWM576366U (zh) 具輔助電路之位準轉換電路
US11073856B2 (en) Input circuit having hysteresis without power supply voltage dependence
ATE456191T1 (de) Vor batterieverpolung geschützte logikausgangsstufe einer integrierten schaltung
JP2014168131A (ja) Ｃｍｏｓインバータ回路
TWM460460U (zh) 低功耗電位轉換器
TWM587403U (zh) 低功率電壓位準轉換器
TWM578459U (zh) 節能電壓位準轉換器
TWM565920U (zh) 電壓位準轉換器
JP2018142894A (ja) 出力バッファ及び半導体装置
TWM528035U (zh) 電位轉換器
TWM508849U (zh) 電位轉換器
TWM455893U (zh) 具低漏電流之電壓位準移位器